CN116709871A - 半导体元件结构的制备方法 - Google Patents

半导体元件结构的制备方法 Download PDF

Info

Publication number
CN116709871A
CN116709871A CN202310009583.3A CN202310009583A CN116709871A CN 116709871 A CN116709871 A CN 116709871A CN 202310009583 A CN202310009583 A CN 202310009583A CN 116709871 A CN116709871 A CN 116709871A
Authority
CN
China
Prior art keywords
pattern
light emitting
feature
light
transmittance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310009583.3A
Other languages
English (en)
Inventor
魏均谚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN116709871A publication Critical patent/CN116709871A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请提供一种半导体元件结构的制备方法。该制备方法包含：提供一基底；在该基底上形成一第一发光特征；在该第一发光特征上形成一第一图案；形成与该第一图案横向重叠的一第一导电特征；以及在该第一图案上形成一第二图案；其中该第一发光特征经配置以发出包括一第一波长的一光线，并且该第一图案对包括该第一波长的该光线具有一第一透射率，该第二图案对包括该第一波长的该光线具有一第二透射率，并且该第一透射率与该第二透射率不同。

Description

半导体元件结构的制备方法
技术领域
本申请案主张美国第17/683,474及17/683,845号专利申请案的优先权(即优先权日为“2022年3月1日”)，其内容以全文引用的方式并入本文中。
本公开关于一种半导体元件结构。特别是有关于一种具有叠置标记结构的半导体元件结构。
背景技术
随着半导体产业的发展，在微影操作中减少光阻图案及底层图案的叠置误差变得更加重要。由于各种因素，如一当前层与叠置标记结构的一预层之间的光学图像不清晰，使得正确测量叠置误差愈形困难，因此开发一种新的半导体元件结构及该半导体元件结构的制备方法，以更精确地测量叠置误差。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
发明内容
本公开的一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一导电特征、一第一发光特征、一第一图案、以及一第二图案。该第一发光特征设置于该基底上。该第一图案设置于该第一发光特征上。该第二图案设置于该第一图案上。该第一导电特征至少与该第一图案横向重叠。该第一发光特征经配置以发出包括一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一透射率。该第二图案对该第一波长的该光线具有一第二透射率。该第一透射率与该第二透射率不同。
本公开的另一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征、一叠置标记结构、以及一第一导电特征。该第一发光特征设置于该基底上。该第一发光特征包括金属离子，用以发出包括一第一波长的一荧光。该叠置标记结构设置于该第一发光特征上。该叠置标记结构经配置以吸收及/或反射从该第一发光特征发出的该荧光。该第一导电特征至少与该叠置标记结构侧面重叠。
本公开的另一个方面提供一种半导体元件结构的制备方法。该制备方法包括：提供一基底；在该基底上形成一第一发光特征；在该第一发光特征上形成一第一图案；形成与该第一图案横向重叠的一第一导电特征；以及在该第一图案上形成一第二图案，其中该第一发光特征经配置以发出包括一第一波长的一光线，并且该第一图案对包括该第一波长的该光线具有一第一透射率，该第二图案对包括该第一波长的该光线具有一第二透射率，并且该第一透射率与该第二透射率不同。
本公开的实施例提供一种包括发光特征的半导体元件结构。该发光特征可经配置以发出荧光。荧光可以改善光学图像中叠置标记结构的当前层与预层之间的对比。因此，可以根据上述光学图像更准确地计算出叠置误差。
上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
图1是俯视图，例示本公开一些实施例的晶圆。
图2是图1中虚线区域的放大俯视图，例示本公开的一些实施例。
图3是俯视图，例示本公开一些实施例的半导体元件结构。
图4A是沿图3的线A-A'的剖视图，例示本公开的一些实施例。
图4B是例示发光特征的光线发出机制。
图5是俯视图，例示本公开一些实施例的半导体元件结构。
图6A是例示本公开一些实施例的半导体元件结构的光学图像。
图6B是例示本公开一些实施例的半导体元件结构的光学图像。
图7A是剖视图，例示本公开一些实施例的半导体元件结构。
图7B是例示发光特征的光线发出机制。
图8是例示本公开一些实施例的半导体元件结构的光学图像。
图9是例示本公开一些实施例的半导体元件结构的光学图像。
图10是方框图，例示本公开一些实施例的半导体制备系统。
图11是流程图，例示本公开各个方面的半导体元件结构的制备方法。
图12A、图12B、图12C、图12D、图12E、图12F、图12G、图12H、图12I、图12J、图12K、图12L、图12M、图12N、图12O、及图12P是例示本公开一些实施例的半导体元件结构的制备方法的一个或多个阶段。
图13是剖视图，例示本公开一些实施例的半导体元件结构。
图14是剖视图，例示本公开一些实施例的半导体元件结构。
图15是剖视图，例示本公开一些实施例的半导体元件结构。
图16是例示本公开各个方面的半导体制备系统的硬件的图。
其中，附图标记说明如下：
10：晶圆
21：叠置标记结构
22：叠置标记结构
30：切割道
40：芯片
50a：半导体元件结构
50b：半导体元件结构
50c：半导体元件结构
100：基底
100s1：表面
100s2：表面
110a：叠置标记结构
110b：叠置标记结构
111：图案
112：图案
120：发光特征
130：中间结构
140：遮罩
150：发光特征
200a：光学图像
200b：光学图像
200c：光学图像
200d：光学图像
211：轮廓
211'：轮廓
221：轮廓
222：轮廓
223：轮廓
224：轮廓
230：轮廓
230'：轮廓
300：半导体制备系统
310：晶圆
320-1，...，及320-N：制造设备
330：制造设备
340-1，...，及340-N：制造设备
350：曝光设备
360：叠置测量设备
370：叠置校正系统
380：网络
390：控制器
400：制备方法
410：操作
420：操作
430：操作
440：操作
450：操作
460：操作
470：操作
480：操作
500a：半导体元件结构
500b：半导体元件结构
500c：半导体元件结构
500d：半导体元件结构
502：基底
504：金属化层
506：底层
508：感光层
510：发光材料
510a：发光特征
510b：发光特征
510c：发光特征
512：介电层
514：介电层
516：遮罩
518：导电特征
520：图案
522：底层
524：感光层
526a：发光特征
526b：发光特征
528：介电层
530：遮罩
532：图案
534：导电特征
540：标记结构
600：半导体制备系统
601：硬件处理器
603：非临时性电脑可读存储媒介
605：总线
607：输入及输出(I/O)接口
609：网络接口
610：使用者界面
A1：投影区
A2：投影区
A-A'：线
F1：光线(或荧光)
F2：光线(或荧光)
L1：光线
L2：光线
LE1：金属离子
LE2：金属离子
O1：开口
O2：开口
X：方向
Y：方向
Z：方向
具体实施方式
现在用具体的语言来描述附图中说明的本公开的实施例，或实例。应理解的是，在此不打算限制本公开的范围。对所描述的实施例的任何改变或修改，以及对本文所描述的原理的任何更应用，都应被认为是与本公开内容有关的技术领域的普通技术人员通常会做的。参考数字可以在整个实施例中重复，但这并不一定表示一个实施例的特征适用于另一个实施例，即使它们共用相同的参考数字。
应理解的是，尽管用语第一、第二、第三等可用于描述各种元素、元件、区域、层或部分，但这些元素、元件、区域、层或部分不受这些用语的限制。相反，这些用语只是用来区分一个元素、元件、区域、层或部分与另一个元素、元件、区域、层或部分。因此，下面讨论的第一个元素、元件、区域、层或部分可以称为第二个元素、元件、区域、层或部分而不偏离本发明概念的教导。
本文使用的用语仅用于描述特定的实施例，并不打算局限于本发明的概念。正如本文所使用的，单数形式的“一”、“一个”及“该”也包括复数形式，除非上下文明确指出。应更理解，用语“包括”及“包含”，当在本说明书中使用时，指出了所述特征、整数、步骤、操作、元素或元件的存在，但不排除存在或增加一个或多个其他特征、整数、步骤、操作、元素、元件或其组。
参照图1及图2，图1是俯视图，例示本公开各个方面的晶圆10，图2是图1中虚线区域放大的俯视图。
如图1及图2所示，晶圆10沿切割道30切割成多个芯片40。每个芯片40可以包括半导体元件，其可以包括主动元件及/或被动元件。主动元件可以包括一存储器芯片(例如，动态随机存取存储器(DRAM)芯片，静态随机存取存储器(SRAM)芯片等)；一电源管理芯片(例如，电源管理集成电路(PMIC)芯片)；一逻辑芯片(例如，系统芯片(SoC)、中央处理器(CPU)、图形处理器(GPU)、应用处理器(AP)、微控制器等)；一射频(RF)芯片；一感测器芯片；一微机电系统(MEMS)芯片；一信号处理芯片(如数字信号处理(DSP)芯片)；一前端芯片(如模拟前端(AFE)芯片)或其他主动元件。被动元件可包括一电容器、一电阻器、一电感器、一熔丝或其他被动元件。
如图2所示，叠置标记结构21及22可以设置于晶圆10上。在一些实施例中，叠置标记结构21或22可以位于切割道30上。叠置标记结构21或22可以设置于每个芯片40的边缘的角落处。在一些实施例中，叠置标记结构21或22可以位于芯片40内部。在一些实施例中，可以利用叠置标记结构21来测量一当前层，例如一光阻层的开口，是否与半导体制程中的一预层精确对齐。在一些实施例中，可以利用叠置标记结构21或22来产生一当前层(或上层)与一预层(或下层)之间的一叠置误差。
图3是俯视图，例示本公开各个方面的半导体元件结构50a。
如图3所示，半导体元件结构50a，例如一晶圆，可以包括在基底100上的叠置标记结构110a。在一些实施例中，图2所示的叠置标记结构21可以包括与图3所示的叠置标记结构110a相似或相同的图案或结构。在一些实施例中，图2所示的叠置标记结构22可以包括与图3所示的叠置标记结构110a相似或相同的图案或结构。
基底100可以是一半导体基底，例如一块状(bulk)半导体、一绝缘体上的半导体(SOI)基底，或类似的基底。基底100可以包括一元素(elementary)半导体，包括一单晶形式、一多晶形式或一非晶形式的硅或锗；一化合物半导体材料，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及锑化铟中的至少一种；一合金半导体材料，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及GaInAsP中的至少一种；任何其他适合的材料；或其组合。在一些实施例中，合金半导体基底可以是具有梯度Ge特征的SiGe合金，其中Si及Ge的组成从梯度SiGe特征的一个位置的比例变为另一个位置的比例。在另一个实施例中，SiGe合金形成在硅基底上。在一些实施例中，SiGe合金可以被与SiGe合金接触的另一种材料机械地拉紧。在一些实施例中，基底100可以具有一多层结构，或者基底100可以包括一多层化合物半导体结构。
在一些实施例中，根据本公开的各个方面，可以利用叠置标记结构110a在基底100上对齐不同的层。叠置标记结构110a可以包括基底100上的图案111及112。图案111可以是一预层的图案。图案112可以是一当前层的图案。预层(或下层)可以位于与当前层(或上层)不同的水平层面。预层(或下层)可以位于比当前层(或上层)低的水平层面。在一些实施例中，图案111可以沿Z方向至少部分地与图案112重叠。
在使用一叠置标记结构，如叠置标记结构110a测量一叠置误差时，沿叠置标记结构110a的X-方向的一直线测量X-方向偏差。Y-方向偏差是沿着叠置标记结构110a的Y-方向的一直线进一步测量。单个叠置标记结构，包括图案111及112，可以用来测量一基底上两个层之间的X-方向及Y-方向的偏差。因此，可以根据X-及Y-方向的偏差来确定当前层及预层是否精确对齐。叠置误差可以包括X-方向的偏差(ΔX)，Y-方向的偏差(ΔY)，或两者的组合。
图4A是沿图3的线A-A'的剖视图，例示本公开的一些实施例。在一些实施例中，半导体元件结构50a还可以包括发光特征120、中间结构130及遮罩140。
如图4A所示，基底100可以具有表面100s1及与表面100s1相对的表面100s2。基底100的表面100s2可以是一主动表面，输入/输出终端设置于其上。基底100的表面100s1可以是一背面表面。
在一些实施例中，发光特征120可以设置于基底100的表面100s2上。在一些实施例中，发光特征120可用来发出具有一第一波段的光线。在一些实施例中，发光特征120可以用来发出具有一第一波段的荧光。在一些实施例中，发光特征120可以包括一介电层及其中的一发光材料。例如，在具有一特定波长的一光线入射到发光特征120后，发光材料可以吸收光线并被激发。被激发的发光材料可以发出具有第一波段的光线。应该指出的是，在其他实施例中，发光特征发出的光线(或荧光)可以是一特定波长的光线。
诱发荧光的光线的波长可以取决于发光特征120的发光材料。在一些实施例中，第一波段(或波长)可以从大约100纳米到大约1000纳米的范围内，例如100纳米、200纳米、300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米或1000纳米。例如，从发光特征120发出的光线的波长可以包括从大约300纳米到大约500纳米的范围内的一波段。在另一例示中，从发光特征120发出的光线的波长可以是617纳米。
发光特征120的介电层可以包括氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)，或其他适合的材料。
在一些实施例中，发光特征120的发光材料可以包括过渡金属的金属离子，例如铕(Eu)、铥(Tm)、镨(Pr)、钕(Nd)、钐(Sm)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、铈(Ce)、钷(Pm)、钆(Gd)、镥(Lu)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锔(Cm)、铍(Bk)、锎(Cf)、锿(Es)、镄(Fm)、钔(Md)、锘(No)、铹(Lr)、其组合或其他适合的金属。
在一些实施例中，发光特征120的发光材料可以包括有机材料，例如包括芳香族基团的化合物或聚合物。例如，发光特征120的发光材料可以包括选自苯、萘、吡啶、嘧啶、三嗪、噻吩、异噻唑、三唑、哒嗪、吡咯、吡唑、咪唑、噻二唑、吡嗪、呋喃、异恶唑、恶唑、恶二唑、喹啉、异喹啉、喹喔啉、喹唑啉、噻二唑、苯并三嗪、酞嗪、四唑、吲哚、苯并呋喃、苯并噻吩、苯并恶唑、苯并噻唑、吲唑、苯并咪唑、苯并三唑、苯并异噻唑、苯并噻二唑、二苯并呋喃、二苯并噻吩、二苯并硒吩、咔唑的官能基或其他适合的官能基。
在一些实施例中，发光特征120的发光材料可以包括半导体材料。在一些实施例中，发光特征120的发光材料可以包括同质界面(homojunction)、异质界面(heterojunction)、单一量子井(SQW)、多重量子井(MQW)或任何其他适用结构。在一些实施例中，发光材料可以包括InxGa(1-x)N、AlxInyGa(1-x-y)N或其他适合的材料。
在一些实施例中，图案111可以设置于发光特征120上。在一些实施例中，图案111可以与发光特征120垂直重叠。在一些实施例中，图案111可以沿Z方向与发光特征120重叠。图案111可以设置于中间结构130内或下面。在一些实施例中，图案111可以包括与一隔离结构相同的材料。在一些实施例中，图案111可以设置于与隔离结构相同的标高处。隔离结构可以包括，例如，一浅沟隔离(STI)、一场氧化层(FOX)、一区域硅氧化(LOCOS)特征及/或其他适合的隔离元件。隔离结构可以包括一介电材料，如氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、一低k(介电常数)介电材料、其组合及/或其他适合的材料。
在一些实施例中，图案111可以包括与一栅极结构相同的材料。栅极结构可以是牺牲性的，例如，一虚置栅极结构。在一些实施例中，图案111可以设置于与栅极结构相同的标高处。在一些实施例中，图案111可以包括一介电层及一导电层，介电层的材料与一栅极介电层的材料相同，导电层的材料与一栅极电极层的材料相同。
在一些实施例中，栅极介电层可以包括氧化硅(SiOx)、氮化硅(SixNy)、氮氧化硅(SiON)，或其组合。在一些实施例中，栅极介电层可以包括一介电材料，如一高k介电材料。高k介电材料可具有大于4的介电常数(k值)。高k介电材料可包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化铝(Al2O3)、氧化钛(TiO2)或其他适用材料。其他适合的材料也在本公开的考量范围之内。
在一些实施例中，栅极电极层可以包括一多晶硅层。在一些实施例中，栅极电极层可以包含导电材料，如铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)或其他适用材料。在一些实施例中，该极电极层可以包括一功函数(work function)层。功函数层包含一金属材料，金属材料可以包括N-功函数的金属或P-功函数的金属。N-功函数金属包括钨(W)、铜(Cu)、钛(Ti)、银(Ag)、铝(Al)、钛铝合金(TiAl)、钛铝氮化物(TiAlN)、碳化钽(TaC)、氮化钽碳(TaCN)、氮化钽硅(TaSiN)、锰(Mn)、锆(Zr)或其组合。P-功函数的金属包括氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)、钌(Ru)或其组合。其他适合的材料也在本公开的考量范围之内。栅极电极层的制作技术可以包含低压化学气相沉积(LPCVD)及等离子体增强CVD(PECVD)。
在一些实施例中，图案111可以包括与一导电通孔相同的材料，该材料可以设置于一导电迹线上，如零金属层(M0)、第一金属层(M1)、第二金属层(M2)等。在本实施例中，图案111可以包括一阻障层及阻障层包围的一导电层。阻障层可以包括金属氮化物或其他适合的材料。导电层可以包括金属，如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他适合的材料。在本实施例中，图案111的制作技术可以包含适合的沉积制程，例如，溅镀及物理气相沉积(PVD)。
中间结构130可以包括一个或多个包含绝缘材料的中间层，如氧化硅或氮化硅。在一些实施例中，中间结构130可以包括导电层，如金属层或合金层。
图案112设置于中间结构130上。图案112可以设置于基底100的表面100s2上或上面。在一些实施例中，图案112可以至少与图案111垂直重叠。在一些实施例中，图案112可以至少沿Z方向与图案111重叠。在一些实施例中，图案112可以至少与发光特征120垂直重叠。在一些实施例中，图案112至少可以沿Z方向与发光特征120重叠。在一些实施例中，图案112可以是由遮罩140定义的多个开口。遮罩140可以形成在中间结构130上，并将在随后的制程中被移除。遮罩140可以包括一正型或一负型的光阻，如聚合物，或一硬遮罩，如氮化硅或氮氧化硅。包括遮罩140及图案112在内的当前层可以使用适合的微影制程进行图案化，例如，在中间结构130上形成一光阻层，借由一光罩将光阻层曝露于一图案，烘烤及显影光阻以形成遮罩140及图案112。然后，遮罩140可用于将图案定义到中间结构130中，因此中间结构130从光阻层中曝露的部分可以被移除。
在一些实施例中，叠置标记结构110a可以经配置以吸收及/或反射从发光特征120发出的光线(或荧光)。在一些实施例中，图案111可以经配置以吸收及/或反射从发光特征120发出的光线(或荧光)。对于由发光特征120发出的光线(或荧光)的第一波段(或波长)，图案111可以具有一第一透射率。对于发光特征120发出的光线(或荧光)的第一波段(或波长)，图案112可以具有一第二透射率。在一些实施例中，第一透射率与第二透射率不同。在一些实施例中，第一透射率小于第二透射率。在一些实施例中，第一透射率可以小于30％，例如30％、20％、15％、10％、7％、5％、3％、1％，或甚至更小。图案111与112之间较大的透射率差异可有助于叠置测量设备识别一光学图像的图案111与112。在本实施例中，由发光特征120发出的光线(或荧光)可以提高光学图像的图案111及112之间的对比度。例如，光学图像中的图案111及112的轮廓可以被叠置测量设备的感测器清楚地识别。因此，可以更准确地计算出叠置误差。
图4B是例示发光特征120的一光线发出机制。
在一些实施例中，发光特征120可以包括其中的金属离子LE1。在一些实施例中，当金属离子LE1接收到光线L1时，发光特征120可以发出光线(或荧光)F1。在一些实施例中，图案111对光线(或荧光)F1的第一透射率及图案112对光线(或荧光)F1的第二透射率不同。
图5是俯视图，例示本公开一些实施例的半导体元件结构50b。图5中所示的半导体元件结构50b可以与图3中所示的半导体元件结构50a相似，不同的是，半导体元件结构50b可以包括取代叠置标记结构110a的叠置标记结构110b。
如图5所示，叠置标记结构110b可以包括多个图案111及112。每个图案111或112可以位于四个正交目的地区域中的一个，其中两个经配置以测量X-方向的叠置误差，两个经配置以测量Y-方向的叠置误差。
图6A是例示本公开一些实施例的半导体元件结构的光学图像200a。
在一些实施例中，光学图像200a可以包括211及230。轮廓211可以对应于图案111的图像。轮廓230可以对应于中间结构130的图像。在一些实施例中，对于由发光特征120发出的光线(或荧光)的第一波段(或波长)，中间结构130可以具有一第三透射率。在一些实施例中，第一透射率与第三透射率不同。在一些实施例中，第一透射率小于第三透射率。如图6A所示，在光学图像200a中，轮廓230的亮度可以超过轮廓211的亮度。
图6B是例示本公开一些实施例的半导体元件结构的光学图像200b。
在一些实施例中，光学图像200b可以包括轮廓211'及230'。轮廓211'可以对应于图案111的图像。轮廓230'可以对应于中间结构130的图像。在一些实施例中，第一透射率可以超过第三透射率。如图6B所示，在光学图像200b中，轮廓211'的亮度可以超过轮廓230'的亮度。
在本实施例中，图案111与光学图像(例如200a或200b)的中间结构130之间的对比度可以得到改善，有助于识别图案111的轮廓。因此，可以更准确地计算叠置误差。
同样地，图案112及中间结构130之间的对比度也可以被控制或修改。在一些实施例中，第二透射率可以小于第三透射率。在一些实施例中，第二透射率可以超过第三透射率。在一些实施例中，第三透射率可以在第一透射率与第二透射率的范围内。借由调整第一透射率、第二透射率及第三透射率之间的关系，可以更准确地计算出叠置误差。
图7A是剖视图，例示本公开各个方面的半导体元件结构50c。图7A中所示的半导体元件结构50c可以类似于图4A中所示的半导体元件结构50a，不同的是，半导体元件结构50c还可以包括发光特征150。
在一些实施例中，发光特征150可以设置于图案112的下面。在一些实施例中，发光特征150可以经设置于图案111与112之间。在一些实施例中，发光特征150可以设置于中间结构130与图案112之间。在一些实施例中，发光特征150可以嵌入到中间结构130中。在一些实施例中，图案112可以与发光特征150垂直重叠。在一些实施例中，图案112可以沿Z方向与发光特征150重叠。在一些实施例中，可以利用发光特征150来发出具有不同于第一波段(或波长)的一第二波段(或波长)的光线。在一些实施例中，发光特征150可以用来发出具有第二波段(或波长)的荧光。在一些实施例中，发光特征150可以包括一介电层及掺杂在其中的一发光材料。例如，在具有特定波长的一光线入射到发光特征150后，发光材料可以吸收光线并被激发。被激发的发光材料可以发出具有一第二波段(或波长)的光线。
诱发荧光的光线的波长可以取决于发光特征150的发光材料。在一些实施例中，第二波段(或波长)可以从大约100纳米到大约1000纳米的范围内，例如100纳米、200纳米、300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米或1000纳米。
发光特征150的介电层可以包括氧化硅(SiOx)、氮化硅(SixNy)、氮氧化物(SiON)，或其他适合的材料。
在一些实施例中，发光特征150的发光材料可以包括过渡金属的金属离子，例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属。在一些实施例中，发光特征150的发光材料可以包括有机材料，如包括芳香族基团的化合物或聚合物。在一些实施例中，发光特征150的发光材料可以包括半导体材料。在一些实施例中，发光特征150的发光材料可以包括同质界面、异质界面、单一量子井(SQW)、多重量子井(MQW)或任何其他适用结构。
在一些实施例中，叠置标记结构110a可以经配置以吸收及/或反射从发光特征150发出的光线(或荧光)。在一些实施例中，图案112可以经配置以吸收及/或反射从发光特征150发出的光线(或荧光)。图案112可以对发光特征150发出的光线(或荧光)的第二波段(或波长)具有一第四透射率。在一些实施例中，第四透射率与第一透射率不同。在一些实施例中，第四透射率与第二透射率不同。在一些实施例中，第四透射率比第二透射率小。在一些实施例中，第四透射率与第三透射率不同。在一些实施例中，第四透射率小于第三透射率。在一些实施例中，第四透射率可以小于30％，如30％、20％、15％、10％、7％、5％、3％、1％，或更小。由发光特征150发出的光线(或荧光)可以改善图案111、112及/或中间结构130的对比度。因此，可以更准确地计算出叠置误差。
图7B例示发光特征150的一光线发出机制。
在一些实施例中，发光特征150可以包括其中的金属离子LE2。在一些实施例中，当金属离子LE2接收到光线L2时，发光特征150可以发出光线(或荧光)F2。在一些实施例中，图案112对光线(或荧光)F2的第三透射率及图案112对光线(或荧光)F1(如图4B所示)的第二透射率不同。在一些实施例中，光线L1的波长可以与光线L2的波长不同。在一些实施例中，光线(或荧光)F1的波长可以与光线(或荧光)F2的波长不同。在一些实施例中，金属离子LE1可以与金属离子LE2不同。
图8是是例示本公开一些实施例的半导体元件结构的光学图像200c。
在本实施例中，图案111与112之间的叠置误差不等于零。也就是说，图案111及112沿X-方向、Y-方向或其组合有偏移。在一些实施例中，光学图像200c可以包括轮廓221、222、223及224。轮廓221可以对应于一个区域的图像，其中没有图案111及112设置于中间结构130上。轮廓222可以对应于一个区域的图像，其中图案112在垂直方向上不与图案111重叠。轮廓223可以对应于一个区域的图像，其中图案111在垂直方向上与图案112重叠。轮廓224可以对应于一个区域的图像，其中图案111在垂直方向上不与图案112重叠。
在一些实施例中，轮廓221可以呈现包括第一波段(或波长)及第二波段(或波长)的颜色。在一些实施例中，轮廓222可以呈现包括第一波段(或波长)的颜色。在一些实施例中，轮廓223可以呈现出与轮廓221、222或224相比亮度较低的颜色。在一些实施例中，轮廓224可以呈现包括第二波段(或波长)的颜色。
由于在光学图像200c中，图案111、图案112以及图案111与112之间的重叠区域之间的对比度可以得到改善，因此可以更准确地计算出重叠误差。
图9是例示本公开一些实施例的半导体元件结构的光学图像200d。
在这个实施例中，图案111与112之间的叠置误差等于零。也就是说，图案111沿X-方向及Y-方向与图案112对齐。在一些实施例中，光学图像200d可以包括轮廓221及轮廓223。
借由计算轮廓223的面积，可以确定叠置误差的程度。由于在本实施例中可以清楚地识别出轮廓223，因此可以更准确地计算出叠置误差。
图10是方框图，例示本公开一些实施例的半导体制备系统300。
半导体制备系统300可以包括制造设备320-1，…，及320-N、330、340-1，…，及340-N、曝光设备350、以及叠置测量设备360。叠置校正系统370可以包括或建立在叠置测量设备360中。制造设备320-1，…，及320-N、330、340-1，…，及340-N、曝光设备350、以及叠置测量设备360可以通过网络380与控制器390进行信号耦合。在一些实施例中，叠置校正系统370可以是独立的系统，通过网络380与叠置测量设备360信号耦合。
制造设备320-1，…，及320-N可以用来在预层(例如图案111)及基底之间形成元件或特征，例如图4A所示的发光特征120。每个制造设备320-1、…、及320-N可用以执行一沉积制程、蚀刻制程、化学机械研磨制程、光阻涂层制程、烘烤制程、对齐制程或其他制程。
制造设备330可用于在一预层中形成图案，如图4A中所示的图案111。在一些实施例中，制造设备330可用于形成一隔离结构、一栅极结构、一导电通孔或其他层。预层的图案可以包括介电材料、半导体材料或导电材料。
制造设备340-1，…，及340-N可以用于形成一中间结构，例如图4A中所示的中间结构130。制造设备340-1、…、及340-N的每一个可以用来执行一沉积制程、一蚀刻制程、化学机械研磨制程、光阻涂层制程、烘烤制程、一对齐制程或其他制程。
曝光设备350可用于形成一当前层的图案，如图4A中所示的图案112。
在一些实施例中，叠置测量设备360可用于获得预层及当前层的图案的光学图像，并根据上述预层及当前层的图案(例如，图案111及112)的光学图像(例如，图案200a、200b、200c或200d)产生叠置误差。
叠置校正系统370可以包括校正参数，以用于产生校正的第一及第二叠置误差。叠置校正系统370可以包括，例如，一计算器或一服务器。在一些实施例中，校正的叠置误差可以由程序码或程序语言产生或计算。例如，校正的叠置误差可以由从叠置测量设备360获得的叠置误差及叠置校正系统370的校正参数确定。在一些实施例中，X-方向的偏差(ΔX)、Y-方向的偏差(ΔY)，或两者的组合，可以从校正参数中产生。每个X-方向的偏差(ΔX)，Y-方向的偏差(ΔY)，或两者的组合，可以由校正参数作为变数的公式来表示。在一些实施例中，叠置校正系统370可以接收来自预层图案及当前层图案的光学图像信息，然后产生X-方向的偏差(ΔX)、Y-方向的偏差(ΔY)或两者的组合，以补偿从叠置测量设备360获得的叠置误差。
网络380可以是网际网络或实施网络通讯协定(如传输控制协议(TCP)的内部网络。通过网络380，每个制造设备320-1、…、及320-N、330、340-1、…、及340-N、曝光设备350、以及叠置测量设备360可以从控制器390下载或上传关于晶圆或制造设备的在制品(WIP)信息。
控制器390可以包括一处理器，例如一中央处理单元(CPU)。在一些实施例中，可以利用控制器390来产生是否根据第一叠置误差及第二叠置误差以调整曝光设备350的指令。
尽管图10没有显示在制造设备320之前的任何其他制造设备，但该例示性实施例并不表示具有限制性。在其他例示性实施例中，各种制造设备可以安排在制造设备320之前，并可以根据设计要求用于执行各种制程。
在例示性的实施例中，晶圆310经转移到制造设备320，以开始一连串不同的制程。晶圆310可以由各种阶段的制程形成至少一层材料。例示性实施例并不旨在限制晶圆310的制程。在其他例示性实施例中，在晶圆310被转移到制造设备320之前，晶圆310可以包括各种层，或产品的开始与完成之间的任何阶段。在例示性实施例中，晶圆310可以由制造设备320-1，…，及320-N、330、340-1，…，及340-N、曝光设备350、以及叠置测量设备360按顺序进行处理。
图11是流程图，例示本公开各个方面的半导体元件结构的制备方法。
制备方法400从操作410开始，其中提供一基底。基底可以具有一第一表面及与第一表面相对的一第二表面。第一表面也可以称为背面表面。第二表面也可称为主动表面，在其上形成主动特征，如栅极结构或连接到输入/输出终端的导线。
制备方法400继续进行操作420，其中在基底上形成一第一发光特征。在一些实施例中，第一发光特征可以包括介电层中的一发光材料。在一些实施例中，发光材料可以包括例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属离子。在一些实施例中，上述金属离子可以形成在一液体介电材料中。液态介电材料，包括金属离子，可以借由，例如，旋涂的方式形成在基底上。可以执行一退火制程及/或一烘烤制程以固化液态介电材料，因此形成第一发光特征。在其他实施例中，第一发光特征可以包括有机材料及/或半导体材料，并且制作技术可以包含适当的制程。第一发光特征的制作技术可以包含图10中所示的设备320-1、…、及320-N。
制备方法400继续进行操作430，其中在基底的第二表面上形成一第一图案及一第一导电特征。第一图案可以包括与第一导电特征相同的材料。在一些实施例中，第一导电特征是一金属化层(如M0、M1、M2等)上的一导电通孔。第一图案及第一导电特征的制作技术可以包含制程，如CVD、PVD、ALD或其他适合的制程。第一图案及第一导电特征的制作技术可以包含图10中所示的设备330。
制备方法400继续进行操作440，其中形成一中间结构以覆盖第一图案及第一导电特征。中间结构可以包括一个或多个包含绝缘材料的中间层，例如氧化硅或氮化硅。中间结构可以包括形成在介电层中的导电特征。在一些实施例中，中间结构的制作技术可以包含CVD、PVD、ALD、干蚀刻、湿蚀刻、CMP、微影制程。第一发光特征的制作技术可以包含图10中所示的设备340-1、…、及340-N。
制备方法400继续进行操作450，其中在基底上形成一第二发光特征。在一些实施例中，第二发光特征可以包括一介电层中的发光材料。在一些实施例中，发光材料可以包括金属离子，例如Eu、Tm、Pr、Nd、Sm、Tb、Dy、Ho、Er、Yb、Ce、Pm、Gd、Lu、Th、Pa、U、Np、Pu、Am、Cm、Bk、Cf、Es、Fm、Md、No、Lr或其他适合的金属。在一些实施例中，上述金属离子的制作技术可以是在一液体介电材料中。液态介电材料(包括金属离子)的制作技术可以包含，例如，旋涂，以形成在中间结构上。可以执行一退火制程及/或一烘烤制程以固化液态介电材料，因此形成第二发光特征。在其他实施例中，第二发光特征可以包括有机材料及/或半导体材料，并且制作技术可以包含适当的制程。在一些实施例中，操作450是可选的。在一些实施例中，操作450可以省略。
制备方法400继续进行操作460，其中在第二发光特征上形成一第二图案。在一些实施例中，第二图案可以是一遮罩(例如一光阻层)的开口。在一些实施例中，操作460可以包括，例如，在中间结构上或在第二发光特征上形成一光阻层、将光阻层曝露于一光罩的图案、烘烤及显影光阻层以形成第二图案。此外，由遮罩定义的开口可以与第一导电特征垂直对齐。第二图案的制作技术至少可以包含图10中所示的曝光设备350。
制备方法400继续进行操作470，在该操作中产生一叠置误差。可以根据第一图案及第二图案来产生叠置误差。在一些实施例中，可以借由叠置测量设备获得一光学图像。在一些实施例中，叠置测量设备可以包括一光源、一光感测器及一光滤波器。在一些实施例中，可以利用光源来发出光线，以激发第一发光特征的发光材料，因此诱发荧光。在一些实施例中，可以利用光感测器来接收第一发光特征及/或第二发光特征发出的荧光，因此产生一光学图像。在一些实施例中，可以利用滤波器来选择光感测器所接收的光线的一特定波长，因此改善光学图像的对比度。叠置误差可以由光学图像确定。在本实施例中，第一图案、第二图案及中间结构的轮廓的对比度可以借由第一发光特征及/或第二发光特征发出的荧光来改善。因此，可以更准确地计算出叠置误差。叠置误差可以由图10中所示的曝光设备350产生。
制备方法400继续进行操作480，其中可以形成与第一导电特征垂直对齐的一第二导电特征。在一些实施例中，在产生叠置误差后，执行一蚀刻制程以去除第一导电特征上的中间结构，因此形成曝露第一导电特征的开口。接下来，可以沉积一导电材料以填充开口并填充第二图案。因此，第二导电特征可以形成在第一导电特征上。在一些实施例中，第二导电特征是一金属化层上的导电通孔，如M1、M2等。第二导电特征的制作技术可以包含制程，如CVD、PVD、ALD或其他适合的制程。
图12A、图12B、图12C、图12D、图12E、图12F、图12G、图12H、图12I、图12J、图12K、图12L、图12M、图12N、图12O、及图12P是例示本公开一些实施例的半导体元件结构500a的制备方法的一个或多个阶段。
参照图12A，可以提供基底502。基底502可以是一半导体基底。在一些实施例中，可以在基底502上形成金属化层504。在一些实施例中，可以在金属化层504上形成底层506。金属化层504可以包括金属，如W、Al、Cu、Ti、Ta、其合金或其他适用材料。金属化层504可以是M0、M1、M2等。底层506可以包括多个介电层，其中一些可以作为一抗反射涂层(ARC)层。
参照图12B，可以在底层506上形成感光层508。在一些实施例中，感光层508可以包括一光阻，如一正型或负型光阻。
参照图12C，可以执行一蚀刻制程，以去除感光层508及底层506的一部分，因此形成一凹槽。在一些实施例中，底层506的曝露的上表面可以作为凹槽的一底部。发光材料510可以形成在感光层508上。在一些实施例中，发光材料510可以填充由感光层508及底层506定义的凹槽。在一些实施例中，发光材料510可以包括掺杂在一介电层中的过渡金属的金属离子，如SiO2、SiN、SiON或其他适合的材料。发光材料510可以在金属离子吸收一特定波长的光线后发出荧光。
参照图12D，可以执行一蚀刻制程以去除部分发光材料510及底层506，以及剩余的感光层508，因此形成发光特征510a。在一些实施例中，蚀刻制程可以包括，例如，一干蚀刻制程。在一些实施例中，发光特征510a的侧向表面的一部分可以曝露。在一些实施例中，发光特征510a的一部分可以嵌入底层506中。
参照图12E，可以形成介电层512以覆盖发光特征510a。在一些实施例中，介电层512可以覆盖发光特征510a的上表面及侧表面。在一些实施例中，介电层512可以包括SiO2、SiN、SiON或其他适合的材料。
参照图12F，可以在介电层512上形成介电层514。介电层514可以经图案化以形成多个开口，其中一些开口与发光特征510a垂直重叠。在一些实施例中，介电层514可以包括SiO2、SiN、SiON或其他适合的材料。在一些实施例中，介电层512及514可以对蚀刻剂(如HF、H3PO4，或其他适合的蚀刻剂)具有不同的蚀刻选择性。
参照图12G，可以形成遮罩516，以填充垂直重叠于发光特征510a的开口。可以执行一蚀刻制程以形成开口O1。开口O1可以穿透介电层512及514，以及底层506。在一些实施例中，金属化层504可以从开口O1曝露。在一些实施例中，遮罩516可以包括，例如，一光阻。
参照图12H，遮罩516可以被移除，因此垂直重叠于发光特征510a的开口可以曝露。可以形成一导电材料以填充开口O1及垂直重叠于发光特征510a的开口。因此，可以形成导电特征518及一个图案520。在一些实施例中，导电特征518可以与发光特征510a横向重叠。在一些实施例中，导电特征518可以与图案520横向重叠。在一些实施例中，导电特征518可以包括W、Al、Cu、Ti、Ta、其合金或其他适用材料。在一些实施例中，图案520可以包括W、Al、Cu、Ti、Ta、其合金或其他适用材料。在一些实施例中，导电特征518可以与金属化层504接触。在一些实施例中，导电特征518可以与金属化层504电连接。
参照图12I，可以形成底层522及感光层524以覆盖导电特征518及图案520。底层522可以包括多个介电层，其中一些可以作为一ARC层。感光层524可以包括，例如，一光阻。
参照图12J，可以执行一蚀刻制程以去除底层522及感光层524的一部分，因此形成与图案520及发光特征510a垂直对齐的一凹槽。在一些实施例中，底层522曝露的上表面可以作为凹槽的底部。在一些实施例中，发光材料526可以填充由底层522及感光层524定义的凹槽。在一些实施例中，发光材料526可以包括掺杂在介电层中的过渡金属的金属离子，如SiO2、SiN、SiON、或其他适合的材料。发光材料526可以在金属离子吸收特定波长的光线后发出荧光。在一些实施例中，发光材料526发出的荧光的波长可以与发光材料510发出的不同。
参照图12K，可以执行一蚀刻制程以去除部分发光材料526及底层522，以及剩余的感光层524，因此形成发光特征526a。在一些实施例中，蚀刻制程可以包括，例如，一干蚀刻制程。在一些实施例中，发光特征526a的侧向表面的一部分可以被曝露。在一些实施例中，发光特征526a的一部分可以嵌入到底层522中。在一些实施例中，发光特征526a可以与发光特征510a垂直重叠。在一些实施例中，发光特征526a可以与图案520垂直重叠。在一些实施例中，发光特征526a可以不与导电特征518横向重叠。
参照图12L，可以在介电层512上形成介电层528。在一些实施例中，介电层528可以包括SiO2、SiN、SiON或其他适合的材料。在一些实施例中，介电层528可以覆盖发光特征526a的上表面及侧表面。
参照图12M，可以形成遮罩530以覆盖介电层528。遮罩530可以包括，例如，一光阻。
参照图12N，可以执行一蚀刻制程以去除遮罩530的一部分，因此形成图案532。在一些实施例中，图案532可以是由遮罩530定义的开口。在一些实施例中，图案532可以与发光特征526a垂直重叠。在一些实施例中，图案532可以与发光特征510a垂直重叠。在一些实施例中，图案532可以与图案520垂直重叠。在一些实施例中，图案532可以至少与图案520垂直对齐。此外，由遮罩530定义的一些开口可以与导电特征518垂直对齐并曝露介电层528。在一些实施例中，图案520及532可以作为叠置标记结构540。在一些实施例中，在图案532形成之后，可以产生一叠置误差以确定图案520及532之间的一错位程度。
在一些实施例中，叠置测量设备可以包括一光源以发出一光线。光线可用来诱导发光特征510a及/或526a发出荧光。上述荧光可以有助于提高光学图像中的图案520及532的对比度。因此，可以更准确地测量图案520及532之间的叠置误差。
参照图12O，可以执行一蚀刻制程以形成开口O2。开口O2可以穿透遮罩530、介电层528及底层522。在一些实施例中，导电特征518可以从开口O2曝露。在一些实施例中，可以形成一遮罩(未示出)，以填充垂直重叠于发光特征526a的开口。在开孔O2形成后，遮罩可以被移除。
参照图12P，可以形成一导电材料以填充开口O2及图案532，因此形成导电特征534。因此，可以产生半导体元件结构500a。在一些实施例中，导电特征534可以与发光特征526a横向重叠。在一些实施例中，导电特征534可以与图案532横向重叠。在一些实施例中，导电特征534可以包括W、Al、Cu、Ti、Ta、其合金或其他适用材料。在一些实施例中，导电特征534可以与导电特征518接触。在一些实施例中，导电特征534可以与导电特征518电连接。在一些实施例中，导电特征534可以与导电特征518垂直对齐。
图13是剖视图，例示本公开一些实施例的半导体元件结构500b。图13中所示的半导体元件结构500b可以与图12中所示的半导体元件结构500a相似，不同的是，半导体元件结构500b可以具有取代发光特征510a的发光特征510b。
发光特征510b在基底502上具有投影区A1。发光特征526a在基底502上具有投影区A2。在一些实施例中，投影区A1可以不等于投影区A2。在一些实施例中，投影区A1可以超过投影区A2。
图14是剖视图，例示本公开一些实施例的半导体元件结构500c。图14中所示的半导体元件结构500c可以类似于图12中所示的半导体元件结构500a，不同的是，半导体元件结构500c可以具有取代发光特性526a的发光特性526b。
在一些实施例中，发光特征526b的投影区A2可以超过发光特征510a的投影区A1。
图15是剖视图，例示本公开一些实施例的半导体元件结构500d。图15中所示的半导体元件结构500d可以与图12中所示的半导体元件结构500a相似，不同的是，半导体元件结构500d可以具有取代发光特性510a的发光特性510c。
在一些实施例中，发光特征510c可以与图案520直接接触。在一些实施例中，发光特征510c可以与图案520的底面直接接触。
图11及图12A至图12P中例示的制程可以在控制器390，或者借由控制设施中所有的一部分制造设备来组织制备晶圆的计算系统中实现。图16是例示本公开各个方面的半导体制备系统600的硬件的图。系统600包括一个或多个硬件处理器601及编码有，即存储有程序码(即一组可执行指令)的非临时性电脑可读存储媒介603。电脑可读存储媒介603也可以编码有用于与生产半导体设备的制造设备对接的指令。处理器601借由总线605与电脑可读存储媒介603电连接。处理器601也借由总线605与输入及输出(I/O)接口607电耦合。网络接口609也经由总线605与处理器601电连接。网络接口连接到一网络，因此处理器601及电脑可读存储媒介603可以经由网络380连接到外部元件。处理器601经配置以执行编码于电脑可读存储媒介605中的电脑程序码，以使系统600可用于执行如图11所示方法中描述的部分或全部操作。
在一些例示性实施例中，处理器601是，但不限于，一中央处理单元(CPU)、一多处理器、一分散式处理系统、一特定应用集成电路(ASIC)及/或一适合的处理单元。各种电路或单元都在本公开的考量范围内。
在一些例示性实施例中，电脑可读存储媒介603是，但不限于，电子、磁性、光学、电磁、红外及/或半导体系统(或装置或设备)。例如，电脑可读存储媒介603包括一半导体或固态存储器、一磁带、一抽取式电脑磁盘、一随机存取存储器(RAM)一、只读存储器(ROM)、一硬盘和/或一光碟。在一个或多个使用光碟的例示性实施例中，电脑可读存储媒介603还包括一光碟-只读存储器(CD-ROM)、一光碟-读/写(CD-R/W)及/或一数字多功能影音光盘(DVD)。
在一些例示性实施例中，存储媒介603存储经配置以使系统600执行图11中所示方法的电脑程序码。在一个或多个例示性实施例中，存储媒介601还存储执行图11中说明的方法所需的信息以及在执行这些方法期间产生的信息及/或执行图11中说明的方法的操作的一组可执行指令。在一些例示性实施例中，可以为使用者提供使用者界面610，例如，一图形化使用者界面(GUI)，以便使用者在系统600上操作。
在一些例示性的实施例中，存储媒介603存储用于与外部机器对接的指令。该指令使处理器601能够产生可由外部机器读取的指令，以便在分析过程中有效地实施图11例示的方法。
系统600包括输入及输出(I/O)接口607。I/O接口607与外部电路相连接。在一些例示性实施例中，I/O接口607可以包括，但不限于，一键盘、键板、鼠标、轨迹球、轨迹板、触控式屏幕及/或游标方向键，用于向处理器601传达信息及命令。
在一些例示性的实施例中，I/O接口607可以包括一显示器，如一阴极射线管(CRT)、液晶显示器(LCD)、扬声器等。例如，显示器显示信息。
系统600还可以包括与处理器601耦合的网络接口609。网络接口609允许系统600与网络380通讯，其中一个或多个其他电脑系统连接到该网络。例如，系统600可以通过连接到网络380的网络接口609连接到制造设备320-1，…，及320-N、330、340-1，…，及340-N、曝光设备350，以及叠置测量设备360。
本公开的一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一导电特征、一第一发光特征、一第一图案、以及一第二图案。该第一发光特征设置于该基底上。该第一图案设置于该第一发光特征上。该第二图案设置于该第一图案上。该第一导电特征至少与该第一图案横向重叠。该第一发光特征经配置以发出包括一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一透射率。该第二图案对该第一波长的该光线具有一第二透射率。该第一透射率与该第二透射率不同。
本公开的另一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一发光特征、一叠置标记结构、以及一第一导电特征。该第一发光特征设置于该基底上。该第一发光特征包括金属离子，用以发出包括一第一波长的一荧光。该叠置标记结构设置于该第一发光特征上。该叠置标记结构经配置以吸收及/或反射从该第一发光特征发出的该荧光。该第一导电特征至少与该叠置标记结构侧面重叠。
本公开的另一个方面提供一种半导体元件结构的制备方法。该制备方法包括：提供一基底；在该基底上形成一第一发光特征；在该第一发光特征上形成一第一图案；形成与该第一图案横向重叠的一第一导电特征；以及在该第一图案上形成一第二图案，其中该第一发光特征经配置以发出包括一第一波长的一光线，并且该第一图案对包括该第一波长的该光线具有一第一透射率，该第二图案对包括该第一波长的该光线具有一第二透射率，并且该第一透射率与该第二透射率不同。
本公开的实施例提供一种包括发光特征的半导体元件结构。该发光特征可经配置以发出荧光。荧光可以改善光学图像中叠置标记结构的当前层与预层之间的对比。因此，可以根据上述光学图像更准确地计算出叠置误差。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (18)

1.一种半导体元件结构的制备方法，包括：
提供一基底；
在该基底上提供一第一发光特征，其中该第一发光特征用以发出包括一第一波长的一荧光；
在该第一发光特征上提供一叠置标记结构，其中该叠置标记结构经配置以吸收或反射从该第一发光特征发出的该荧光；以及
提供一第一导电特征，至少与该叠置标记结构横向重叠。
2.如权利要求1所述的制备方法，其中该第一发光特征包括金属离子。
3.如权利要求1所述的制备方法，其中该叠置标记结构包括一第一图案及该第一图案上的一第二图案，其中该第一图案对包括该第一波长的该荧光具有一第一透射率，该第二图案对包括该第一波长的该荧光具有一第二透射率，并且该第一透射率与该第二透射率不同。
4.如权利要求3所述的制备方法，其中该第一图案至少与该第一导电特征横向重叠。
5.如权利要求3所述的制备方法，更包括：
在该第一图案与该第二图案之间形成一第二发光特征，其中该第二发光特征用以发出一荧光，该荧光包括不同于该第一波长的一第二波长。
6.如权利要求5所述的制备方法，其中该第二图案对包括该第二波长的该荧光具有一第三透射率，并且该第三透射率与该第二透射率不同。
7.如权利要求5所述的制备方法，其中该第一导电特征不与该第二发光特征横向重叠。
8.如权利要求5所述的制备方法，其中该第一发光特征与该第二发光特征垂直重叠。
9.如权利要求5所述的制备方法，更包括：
形成与该第一导电特征垂直对齐的一第二导电特征，其中该第二导电特征至少与该第二发光特征侧面重叠。
10.一种半导体元件结构的制备方法，包括：
提供一基底；
在该基底上形成一第一发光特征；
在该第一发光特征上形成一第一图案；
形成与该第一图案横向重叠的一第一导电特征；以及
在该第一图案上形成一第二图案；
其中该第一发光特征经配置以发出包括一第一波长的一光线，并且该第一图案对包括该第一波长的该光线具有一第一透射率，该第二图案对包括该第一波长的该光线具有一第二透射率，并且该第一透射率与该第二透射率不同。
11.如权利要求10所述的制备方法，其中该第一发光特征包括金属离子。
12.如权利要求10所述的制备方法，更包括：
在该第一图案上形成一第二发光特征，其中该第二图案形成在该第二发光特征上，而该第二发光特征经配置以发出一光线，该光线包括不同于该第一波长的一第二波长。
13.如权利要求12所述的制备方法，其中该第二发光特征包括金属离子。
14.如权利要求12所述的制备方法，其中该第二图案对包括该第二波长的该光线具有一第三透射率，并且该第三透射率与该第二透射率不同。
15.如权利要求14所述的制备方法，更包括：
形成与该第一导电特征垂直对齐的一第二导电特征。
16.如权利要求15所述的制备方法，其中该第二导电特征与该第二图案横向重叠。
17.如权利要求10所述的制备方法，其中该第一图案及该第二图案共同作为一叠置标记结构，并且该第一图案至少与该第二图案垂直重叠。
18.如权利要求10所述的制备方法，其中该第一发光特征经配置以发出该第一波长的一荧光。
CN202310009583.3A 2022-03-01 2023-01-04 半导体元件结构的制备方法 Pending CN116709871A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/683,845 2022-03-01
US17/683,474 2022-03-01
US17/683,845 US20230282783A1 (en) 2022-03-01 2022-03-01 Method for manufacturing semiconductor device structure

Publications (1)

Publication Number Publication Date
CN116709871A true CN116709871A (zh) 2023-09-05

Family

ID=87838106

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211615805.8A Pending CN116705764A (zh) 2022-03-01 2022-12-15 具有叠置标记结构的半导体元件结构
CN202310009583.3A Pending CN116709871A (zh) 2022-03-01 2023-01-04 半导体元件结构的制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211615805.8A Pending CN116705764A (zh) 2022-03-01 2022-12-15 具有叠置标记结构的半导体元件结构

Country Status (2)

Country Link
US (1) US20230282783A1 (zh)
CN (2) CN116705764A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574603B1 (ko) * 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
TWI648878B (zh) * 2018-05-15 2019-01-21 東貝光電科技股份有限公司 Led發光源、led發光源之製造方法及其直下式顯示器
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법

Also Published As

Publication number Publication date
US20230282783A1 (en) 2023-09-07
CN116705764A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN102656516B (zh) 光掩模坯料及光掩模的制造方法
US20230389436A1 (en) Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices
EP2594992B1 (en) Evaluation of etching conditions for pattern-forming film
TWI799272B (zh) 具有疊置標記結構之半導體元件結構的製備方法
CN116709871A (zh) 半导体元件结构的制备方法
US11796924B2 (en) Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US12002765B2 (en) Marks for overlay measurement and overlay error correction
TWI809931B (zh) 具有疊對標記之半導體元件結構的製備方法
US20230282592A1 (en) Semiconductor device structure including overlay mark structure
US20230326868A1 (en) Semiconductor device structure with overlay mark
CN116895642A (zh) 具有叠对标记的半导体元件结构
JP3913145B2 (ja) パターン形成方法
TWI803262B (zh) 疊置測量及疊置誤差的校正標記
CN108493205B (zh) 一种消除铝垫与显影液反应缺陷的方法
JP2001196355A (ja) 半導体装置の製造方法
US20230213874A1 (en) Method for overlay error correction
US20230213872A1 (en) Mark for overlay measurement
TWI809784B (zh) 疊置誤差的校正方法
TWI803256B (zh) 半導體元件結構的製備方法
US20230266676A1 (en) Semiconductor structure and system for manufacturing the same
CN117525035A (zh) 半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination