TWI803262B - 疊置測量及疊置誤差的校正標記 - Google Patents

疊置測量及疊置誤差的校正標記 Download PDF

Info

Publication number
TWI803262B
TWI803262B TW111111675A TW111111675A TWI803262B TW I803262 B TWI803262 B TW I803262B TW 111111675 A TW111111675 A TW 111111675A TW 111111675 A TW111111675 A TW 111111675A TW I803262 B TWI803262 B TW I803262B
Authority
TW
Taiwan
Prior art keywords
pattern
overlay
substrate
layer
overlay error
Prior art date
Application number
TW111111675A
Other languages
English (en)
Other versions
TW202328829A (zh
Inventor
馬士元
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/568,118 external-priority patent/US11796924B2/en
Priority claimed from US17/568,041 external-priority patent/US20230215809A1/en
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI803262B publication Critical patent/TWI803262B/zh
Publication of TW202328829A publication Critical patent/TW202328829A/zh

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

本揭露提供一種疊置誤差的校正標記。該校正標記包括一第一圖案以及一第二圖案。該第一圖案設置在該基底的一第一表面上。該第二圖案設置在該基底的一第二表面上。該基底的該第二表面與該基底的該第一表面相對。該第一圖案至少與該第二圖案的一部分重疊,並且該第一圖案和該第二圖案共同定義一第一疊置誤差。

Description

疊置測量及疊置誤差的校正標記
本申請案主張美國第17/568,041及17/568,118號專利申請案之優先權(即優先權日為「2022年1月4日」),其內容以全文引用之方式併入本文中。
本揭露關於一種疊置測量及疊置誤差的校正標記。
隨著半導體工業的發展,在微影操作中減少光阻圖案和底層圖案的疊置誤差(overlay error)變得更加重要。由於各種因素,如測量結構的不對稱形狀,使得正確測量疊置誤差變得更加困難,因此需要一種新的疊置標記和方法,以更精確地測量疊置誤差。
上文之「先前技術」說明僅係提供背景技術,並未承認上文之「先前技術」說明揭示本揭露之標的,不構成本揭露之先前技術,且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種疊置校正的標記。該標記包括一第一圖案和一第二圖案。該第一圖案設置在一基底的一第一表面上。該第二圖案設置在該基底的一第二表面上,該基底的該第二表面與該基底的 第一表面相對。該第一圖案至少與該第二圖案的一部分重疊,並且該第一圖案和該第二圖案共同定義一第一疊置誤差。
本揭露的另一個方面提供一種疊置校正的標記。該標記包括一第一疊置標記和一第二疊置標記。該第一疊置標記包括設置在一基底的一第一表面上的一第一圖案和一第二圖案。該第一疊置標記用來產生一第一疊置誤差。該第二疊置標記包括設置在該基底的一第二表面的一第三圖案和設置在該基底的該第一表面的一第四圖案。該基底的該第一表面與該基底的該第二表面相對。該第二疊置標記用來產生一第二疊置誤差,且該第二疊置標記用來校正該第一疊置誤差。
本揭露的另一個方面提供一種疊置誤差校正的方法。該方法包括基於一第一疊置標記產生一第一疊置誤差,其中該第一疊置誤差指示該第一疊置標記的一下部圖案和一上部圖案之間的一錯位,以及,因應於檢測該第一疊置誤差的異常,基於一第二疊置標記產生一第二疊置誤差,並根據該第二疊置誤差確定該第一疊置誤差中的異常是否由該下部圖案和該上部圖案的該錯位引起。
本揭露的另一個方面提供一種半導體設備元件的製備方法。該製備方法包括提供一基底,具有一第一表面和其相對的一第二表面,在該基底的該第一表面上形成一第一圖案,在該基底的該第二表面上形成一第二圖案,形成覆蓋該第二圖案的一中間結構,在該基底的該第二表面上形成一第三圖案,其中該第二圖案和該第三圖案共同定義一第一疊置誤差,以及在該基底的該第二表面上形成一第四圖案,其中該第一圖案和該第四圖案共同定義一第二疊置誤差。
本揭露的實施例提供用於疊置誤差測量的疊置標記。可共 用兩個疊置標記來確定疊置誤差的異常是由當層和前層的錯位造成,或是由晶圓翹曲造成。使用兩個疊置標記的兩個測量步驟,可以防止曝光設備的不準確調整。因此,可以提高曝光設備的可用時間。
上文已相當廣泛地概述本揭露之技術特徵及優點,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:晶圓
21:疊置標記
22:疊置標記
30:切割道
40:晶片
100:基底
100s1:表面
100s2:表面
110:疊置標記
111:圖案
112:圖案
120a:疊置標記
120b:疊置標記
120c:疊置標記
121a:圖案
121b:圖案
121c:圖案
122:圖案
122':特徵
130:中間結構
140:遮罩
150:虛置層
160a:疊置標記
160b:疊置標記
161a:圖案
161b:圖案
162:圖案
170:中間結構
180:遮罩
300:半導體製備系統
310:製造設備
320-1,…,320-N:製造設備
330:製造設備
340-1,…,340-N:製造設備
350:曝光設備
360:疊置測量設備
370:疊置(OVL)校正系統
380:網路
390:控制器
400:製備方法
410:操作
420:操作
430:操作
440:操作
450:操作
500:方法
510:操作
520:操作
530:操作
540:操作
550:操作
560:操作
570:操作
600:半導體製備系統
601:處理器
603:電腦可讀儲存媒介
605:匯流排
607:輸入及輸出(I/O)介面
609:網路介面
610:使用者介面
A-A':線
B-B':線
C-C':線
X:方向
Y:方向
Z:方向
參閱實施方式與申請專利範圍合併考量圖式時,可得以更全面了解本申請案之揭示內容,圖式中相同的元件符號係指相同的元件。
圖1是俯視圖,例示本揭露一些實施例之晶圓。
圖2是放大視圖,例示本揭露一些實施例之圖1中的點狀區域。
圖3是俯視圖,例示本揭露一些實施例之疊置標記。
圖3A是例示本揭露一些實施例沿圖3的線A-A'的剖視圖。
圖3B是例示本揭露一些實施例沿圖3的線B-B'的剖視圖。
圖4是俯視圖,例示本揭露一些實施例之疊置標記。
圖4A是例示本揭露一些實施例沿圖4的C-C'線的剖視圖。
圖5是剖視圖,例示本揭露一些實施例之疊置標記。
圖6是剖視圖,例示本揭露一些實施例之疊置標記。
圖7是剖視圖,例示本揭露一些實施例之疊置標記。
圖8是剖視圖,例示本揭露一些實施例之疊置標記。
圖9是方框圖,例示本揭露一些實施例之半導體製備系統。
圖10是流程圖,例示本揭露各個方面之疊置標記的製備方法。
圖11是流程圖,例示本揭露各個方面之疊置錯誤的校正方法。
圖12是例示本揭露各個方面之半導體製備系統的硬體的圖。
現在用具體的語言來描述附圖中說明的本揭露的實施例,或實例。應理解的是,在此不旨在限制本揭露的範圍。對所描述的實施例的任何改變或修改,以及對本文所描述的原理的任何進一步應用,都應被認為是與本揭露內容有關的技術領域的普通技術人員通常會做的。參考數字可以在整個實施例中重複,但這並不旨在一個實施例的特徵適用於另一個實施例,即使它們共用相同的參考數字。
應理解的是,儘管術語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分。可用於描述各種元素、部件、區域、層或部分,但這些元素、部件、區域、層或部分不受這些術語的限制。相反,這些術語只是用來區分一個元素、元件、區域、層或部分與另一個區域、層或部分。因此,下面討論的第一個元素、元件、區域、層或部分可以被稱為第二個元素、元件、區域、層或部分而不偏離本發明概念的教導。
本文使用的術語僅用於描述特定的實施例,並不旨在局限於本發明的概念。正如本文所使用的,單數形式的"一"、"一個"和"該"旨在包括複數形式,除非上下文明確指出。應進一步理解,術語”包括”和”包含”在本說明書中使用時,指出了所述特徵、整數、步驟、操作、 元素或元件的存在,但不排除存在或增加一個或複數個其他特徵、整數、步驟、操作、元素、元件或其組。
圖1是俯視圖,例示本揭露各個方面之晶圓10,圖2是圖1中點狀區域的放大視圖。
如圖1和圖2所示,晶圓10沿切割道30被鋸成複數個晶片40。每個晶片40可包括半導體元件,半導體元件可包括主動元件和/或被動元件。主動元件可包括一記憶體晶片(例如,動態隨機存取記憶體(DRAM)晶片、靜態隨機存取記憶體(SRAM)晶片等)、一電源管理晶片(例如,電源管理積體電路(PMIC)晶片)、一邏輯晶片(例如,系統晶片(SoC)、中央處理單元(CPU)、圖形處理單元(GPU)、應用處理器(AP)、微控制器等)、一射頻(RF)晶片、一感測器晶片、一微機電系統(MEMS)晶片、一訊號處理晶片(如數位訊號處理(DSP)晶片)、一前端晶片(如類比前端(AFE)晶片)或其他主動元件。被動元件可包括一電容器、一電阻器、一電感器、一熔絲或其他被動元件。
如圖2所示,疊置標記21和22可設置在晶圓10上。在一些實施例中,疊置標記21或22可位於切割道30上。疊置標記21或22可設置在每個晶片40的邊緣的角上。在一些實施例中,疊置標記21或22可位於晶片40的內部。在一些實施例中,疊置標記21可用於測量一當層(current layer),如一光阻層的開口,是否與半導體製程中的一前層精確對齊。在一些實施例中,可利用疊置標記21在當層(或上層)和前層(或下層)之間產生一第一疊置誤差。在一些實施例中,可利用疊置標記22在晶圓10的兩個相對側的兩個圖案(例如,當前圖案和參考圖案)之間產生一第二疊置。在一些實施例中,可利用疊置標記22來校正從疊置標記21產生的第一疊 置誤差。在一些實施例中,可利用疊置標記22來確定從疊置標記21產生的第一疊置誤差中的異常(或不正常)是否是由當層和前層的錯位引起。在一些實施例中,可利用疊置標記22來確定第一疊置誤差中的異常是否是由晶圓的翹曲引起。在一些實施例中,可共用疊置標記21和22來確定晶圓10的翹曲程度。在一些實施例中,可共用疊置標記21和22來確定從疊置標記21產生的第一疊置誤差中的異常是否是由晶圓10的翹曲引起。
圖3是俯視圖,例示本揭露各個方面之用於在基底100上對準不同層的疊置標記110。如圖3所示,一半導體元件結構,如晶圓,可包括在基底100上的疊置標記110。在一些實施例中,圖2所示的疊置標記21可包括與圖3中的疊置標記110類似或相同的圖案或結構。
基底100可以是一種半導體基底,例如塊狀(bulk)半導體、絕緣體上的半導體(SOI)基底,或類似的基底。基底100可包括一元素(elementary)半導體,包括單晶形式、多晶形式或無定形(amorphous)形式的矽或鍺;一化合物半導體材料,包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦中的至少一種。一合金半導體材料,包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP中的至少一種;任何其他合適的材料;或其組合。在一些實施例中,合金半導體基底可以是具有梯度Ge特徵的SiGe合金,其中Si和Ge的組成從梯度SiGe特徵的一個位置的比例變為另一個位置的比例。在另一個實施例中,SiGe合金是在矽基底上形成。在一些實施例中,SiGe合金可被與SiGe合金接觸的另一種材料機械地拉緊。在一些實施例中,基底100可以具有多層結構,或者基底100可包括一多層化合物半導體結構。
疊置標記110可包括基底100上的圖案111和圖案112。圖案 111可以是一前層的圖案。圖案112可以是一當層的圖案。前層(或下層)可位於與當層(或上層)不同的水平層面。每個圖案111(或圖案112)可以位於四個正交目的地區域之一,其中兩個用於測量X方向的疊置誤差,兩個用於測量Y方向的疊置誤差。
在使用疊置標記(如疊置標記110)測量一疊置誤差時,沿疊置標記110的X方向的一直線來測量X方向的偏差。Y方向的偏差是沿著疊置標記110的Y方向的一直線進一步測量。一單個疊置標記,包括圖案111和112,可用來測量基底上兩個層之間的X方向和Y方向的偏差。因此,可以根據X方向和Y方向的偏差來確定當層和前層是否精確對準。疊置誤差可包括X方向的偏差(△X),Y方向的偏差(△Y),或其兩者的組合。
圖3A是沿圖3的線A-A'拍攝的剖視圖。
如圖3和圖3A所示,基底100可以有表面100s1和與表面100s1相對的表面100s2。基底100的表面100s2可以是一主動表面,在該表面上設置一輸入及輸出終端。基底100的表面100s1可以是一背面表面。圖案111可設置在基底100的表面100s1上。圖案111可設置置在中間結構130內或下面。在一些實施例中,圖案111可包括與一隔離結構相同的材料。在一些實施例中,圖案111可設置在與隔離結構相同標高處。隔離結構可包括,例如,淺溝隔離(STI)、場氧化(FOX)、矽的局部氧化(LOCOS)特徵、和/或其他合適的隔離元件。隔離結構可包括一介電質材料,如氧化矽、氮化矽、氮氧化矽(silicon oxy-nitride)、摻氟矽酸鹽(FSG)、一低k介電質材料、其組合和/或其他合適的材料。
在一些實施例中,圖案111可包括與一閘極結構相同的材料。閘極結構可以是犧牲性的,例如,一虛置(dymmy)閘極結構。在一些 實施例中,圖案111可設置在與閘極結構相同的標高處。在一些實施例中,圖案111可包括與一閘極介電質層相同材料的一介電質層和與一閘極電極層相同材料的一導電層。
在一些實施例中,閘極介電質層可包括氧化矽(SiOx)、氮化矽(SixNy)、氮氧化矽(SiON),或其組合。在一些實施例中,閘極介電質層可包括介電質材料,如一高k介電質材料。高k材料可具有大於4的介電常數(k值)。高k材料可包括氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鋁(Al2O3)、氧化鈦(TiO2)或其他適用材料。其他合適的材料也在本揭露的考量範圍內。
在一些實施例中,閘極電極層可包括一多晶矽層。在一些實施例中,閘極電極層的製作技術可以是一導電材料,如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他適用材料。在一些實施例中,閘極電極層可包括一功函數層。功函數層的製作技術是一金屬材料,且金屬材料可包括N-功函數的金屬或P-功函數的金屬。N-功函數金屬包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、氮化鉭碳(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)或其組合。P-功函數的金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或其組合。其他合適的材料也在本揭露的考量範圍內。閘極電極層可藉由低壓化學氣相沉積(LPCVD)和電漿增強CVD(PECVD)形成。
在一些實施例中,圖案111可包括與一導電通孔相同的材料,該材料可設置在一導電導線上,如第一金屬層(M1層)。在本實施例中,圖案111可包括一阻障層和由阻障層包圍的一導電層。阻障層可包括 金屬氮化物或其他合適的材料。導電層可包括金屬,如W、Ta、Ti、Ni、Co、Hf、Ru、Zr、Zn、Fe、Sn、Al、Cu、Ag、Mo、Cr、合金或其他合適的材料。在本實施例中,圖案111可藉由合適的沉積製程形成,例如,濺鍍或物理氣相沉積(PVD)。
中間結構130可包括製作技術是絕緣材料的一個或複數個中間層,如氧化矽或氮化矽。在一些實施例中,中間結構130可包括導電層,如金屬層或合金層。在一些實施例中,一個或複數個中間層可藉由一合適的成膜方法形成,如化學氣相沉積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD)。在中間層形成後,可執行一熱操作,如快速熱退火。在其他的實施例中,執行一平坦化操作,如化學機械研磨(CMP)操作。在其他實施例中,可執行一移除操作,如蝕刻製程。蝕刻製程可包括,例如,乾蝕刻製程或濕蝕刻製程。可以理解的是,在上述製程之前、期間和之後可以提供額外的操作,而且對於本方法的其他實施例,可以替換或取消上述的一些操作。操作/製程的順序可以互換。
圖3B是沿圖3的線B-B'拍攝的剖視圖。
如圖3和圖3B所示,圖案112設置在中間結構130上。圖案112可設置在基底100的表面100s2上或上方。在一些實施例中,圖案112可以是由遮罩140定義的複數個開口。遮罩140可以形成在中間結構130上,並將在隨後的製程中被移除。遮罩140可包括一正型或一負型的光阻(如聚合物),或一硬遮罩(如氮化矽或氮氧化矽)。包括遮罩140和圖案112在內的當層可以使用合適的微影方法進行圖案化,例如,在中間結構130上形成一光阻層,藉由一光罩將光阻層曝光成圖案,或烘烤和顯影光阻以形成遮罩140和圖案112。然後,遮罩140可用於將圖案定義到中間結構 130中,因此使中間結構130中由光阻層曝露的部分可以被移除。
圖4是俯視圖,例示本揭露一些實施例之疊置標記120a。如圖4所示,半導體元件結構,如一晶圓,可包括在基底100上的疊置標記120a。在一些實施例中,圖2所示的疊置標記22可包括與圖4所示的疊置標記120a類似或相同的圖案或結構。
疊置標記120a可包括圖案121a和122。在一些實施例中,圖案121a和122可設置在基底100的兩個相對的表面上。在一些實施例中,圖案121a的輪廓和圖案122的輪廓在平面視圖中等形(equiform)。在一些實施例中,圖案121a的輪廓與圖案122的輪廓相對於XY平面對稱。在一些實施例中,圖案121a的形狀和圖案122的形狀實質上相同。在一些實施例中,圖案121a的尺寸和圖案122的尺寸實質上相同。在一些實施例中,圖案121a沿Z方向至少與圖案122的一部分重疊。在一些實施例中,圖案121a和122中的每一個可由單個的連續圖案組成。在一些實施例中,上述單個的連續圖案可以有任何輪廓或形狀。在本實施例中,圖案121a也可稱為一參考圖案。在本揭露內容中,用語"等形"可以表示兩個尺寸和/或形狀相同的圖案。
在使用一疊置標記,如疊置標記120a測量一疊置誤差時,沿疊置標記120a的X方向的一直線測量X方向的偏差。Y方向的偏差是沿著疊置標記120a的Y方向的一直線進一步測量。因此,圖案121a和122是否精確對準可以根據X方向和Y方向的偏差來確定。疊置誤差可包括X方向的偏差(△X),Y方向的偏差(△Y),或其兩者的組合。
圖4A是例示本揭露一些實施例沿圖4的C-C'線的剖視圖。
在一些實施例中,圖案121a可設置在基底100的表面100s1 上。在一些實施例中,圖案121a可包括從基底100的表面100s1突出的一層,例如一虛置層。在一些實施例中,圖案121a的材料可包括一多晶矽層。在一些實施例中,圖案121a的製作技術可以是一金屬,例如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他適用材料。圖案121a可藉由LPCVD、PECVD、濺鍍或其他合適的製程形成。在一些實施例中,圖案121a可包括一種材料,該材料可藉由一光學圖像從基底100的材料中區分出來。在一些實施例中,圖案121a可包括一種可藉由光學圖像從氧化矽中區分出來的材料。
在一些實施例中,圖案122可設置在基底100的表面100s2上或上方。在一些實施例中,圖案122可設置在中間結構130上。在一些實施例中,圖案122可以是由遮罩140定義的開口或凹槽。圖案122可以使用合適的微影法(photolithography)進行圖案化,例如,在中間結構中間結構130上方形成一光阻層,將光阻層藉由一光罩曝光,或烘烤和顯影光阻以形成遮罩圖案122。在一些實施例中,圖案112和122可位於同一水平層面。在一些實施例中,圖案112和122可同時形成。也就是說,圖案112和122可由同一製程形成,並由同一半導體製造設備形成。在一些實施例中,圖案122的輪廓可以與圖案112的輪廓不同。
在一些實施例中,可利用疊置標記110來產生一第一疊置誤差,藉由測量圖案121a和122的位置來測量當層和前層的錯位。在一些實施例中,第一疊置誤差可以是由於當層和前層的錯位而導致的異常。在一些實施例中,第一疊置誤差是由於當層和前層錯位以外的原因造成的異常。例如,晶圓翹曲會導致第一疊置誤差的異常。在這種情況下,第一疊置誤差中的異常不是由當層和前層的錯位引起,如果僅根據第一疊置誤差 調整曝光設備,則調整後的曝光設備將由於不準確或不適當的調整而導致下一個晶圓的錯位。
可利用疊置標記120a來產生一第二疊置誤差。在一些實施例中,可利用疊置標記120a基於第二疊置誤差來校正第一疊置誤差。在一些實施例中,可利用疊置標記120a來確定第一疊置中的異常是否是由晶圓翹曲而不是由當層和前層的錯位引起。如果沒有發生翹曲,圖案121a的光學圖像將疊置在圖案122的圖像上。當晶圓翹曲發生時,圖案121a和122之間將產生位移。在一些實施例中,第二疊置誤差可以隨著翹曲程度的增加而增加。因此,第二疊置誤差可視為估計晶圓翹曲的指標。在一些實施例中,當第二疊置誤差超過一預定值時,可以確定第一疊置誤差中的異常是由翹曲問題而不是錯位引起。因此,曝光設備可以避免對第一疊置誤差和第二疊置誤差的不準確調整。此外,第一疊置誤差和第二疊置誤差都可由疊置測量設備獲得。在本實施例中,不需要將第一疊置誤差異常的晶圓轉移到翹曲測量設備中,例如圖案化晶圓幾何(PWG)計量,因此改善半導體元件結構的製備週期時間。
圖5是剖視圖,例示本揭露一些實施例之疊置標記120b。圖5中所示的疊置標記120b可以與圖4A中所示的疊置標記120a相似,不同的是,疊置標記120b可包括圖案121b。
在一些實施例中,圖案121b可由基底100的表面100s1中的一凹槽來定義。在一些實施例中,可在基底100的表面100s1上進行蝕刻以形成圖案121b。在一些實施例中,基底100的凹槽可用其他材料填充,如介電質材料或導電材料。
在本實施例中,可利用疊置標記120b來確定第一疊置中的 異常是否由晶圓翹曲而不是由當層和前層的錯位引起。因此,曝光設備可以不受第一疊置誤差和第二疊置誤差的影響而出現不準確或不適當的調整。
圖6是剖視圖,例示本揭露一些實施例之疊置標記120c。圖6中所示的疊置標記120c可以類似於圖4A中所示的疊置標記120a,不同的是,疊置標記120c可包括圖案121c。
在一些實施例中,可在基底100的表面100s1上形成一虛置層150。在一些實施例中,圖案121c可由虛置層150中的一凹槽定義。在一些實施例中,可在虛置層150上進行蝕刻以形成圖案121c。在一些實施例中,虛置層150中的凹槽可用其他材料填充。在一些實施例中,虛置層150可包括一多晶矽層。在一些實施例中,虛置層150可以是金屬,如鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)或其他適用材料。在一些實施例中,基底100的表面100s1的一部分可由虛置層150曝露。在一些實施例中,虛置層150中的凹槽可以是一盲孔。
在本實施例中,可利用疊置標記120c來確定第一疊置中的異常是否由晶圓翹曲而不是由當層和前層的錯位引起。因此,曝光設備可以不受第一疊置誤差和第二疊置誤差的影響而出現不準確或不適當的調整。
圖7是剖視圖,例示本揭露一些實施例之疊置標記160a。圖7所示的半導體元件結構與圖4A所示的半導體元件結構相似,不同的是,圖7的半導體元件結構還可包括疊置標記160a。
可利用疊置標記160a來產生一第三疊置誤差。可利用疊置標記160a來確定由另一對當層和前層產生的一疊置誤差的異常是否由晶圓 上的翹曲引起。雖然沒有顯示,但應該注意到,另一對當層和前層可以分別位於中間結構170上和中間結構170內。可利用疊置標記160a來確定疊置誤差的異常是否是由上述當層和前層的錯位引起。
疊置標記160a可包括圖案161a和圖案162,二者可共用以產生第三疊置誤差。在一些實施例中,圖案161a可設置在基底100的表面100s1上。在一些實施例中,圖案161a和圖案121a可位於同一水平層面。在一些實施例中,圖案161a的材料可以與圖案121a的材料相同,並且由相同的製程製成。在一些實施例中,圖案161a的輪廓可以與圖案121a的輪廓相同。在一些實施例中,圖案161a的輪廓可以與圖案121a的輪廓不同。在一些實施例中,圖案161a可以不在Z方向上與圖案121a重疊。
在一些實施例中,圖案162可設置在基底100的表面100s2上或上方。在一些實施例中,圖案162可位於與特徵122'的水平層面不同的位置。圖案162可設置在中間結構170上。中間結構170可包括一個或多個介電質層和設置在介電質層內的導電特徵。中間結構170可覆蓋特徵122'。特徵122'可藉由將導電或介電材料填充到由圖案122定義的開口處而形成。特徵122'可以有與圖案122相同的圖案。在一些實施例中,圖案162可以是由遮罩180定義的一開口或一凹槽。遮罩180可在中間結構170上形成,並將在隨後的製程中被移除。遮罩180可包括一正型或負型的光阻。遮罩180可用於在中間結構170中定義一圖案,如此中間結構170中由光阻層曝露的部分可以被移除。
在一些實施例中,在平面視圖中,圖案162的輪廓和圖案161a的輪廓等形。在一些實施例中,圖案161a的輪廓與圖案162的輪廓相對於XY平面對稱。在一些實施例中,圖案161a的形狀和圖案162的形狀 實質上相同。在一些實施例中,圖案161a的尺寸和圖案162的尺寸實質上相同。在一些實施例中,圖案161a沿Z軸至少與圖案162的一部分重疊。
在本實施例中,疊置標記160a可用於估計晶圓翹曲,其階段與圖4A所示利用疊置標記120a來估計翹曲的階段不同。在本實施例中,可利用疊置標記160a來確定疊置中的異常是否由晶圓翹曲引起,而不是由當層和前層的錯位引起。因此,曝光設備可以不受第三層疊置誤差的影響而出現不準確的調整。
圖8是剖視圖,例示本揭露一些實施例之疊置標記。圖8所示的半導體元件結構可以類似於圖7所示的半導體元件結構,不同的是,該半導體元件結構還可包括疊置標記160b。
可利用疊置標記160b來產生一第三疊置誤差。可利用疊置標記160b來確定從另一對當層和前層產生的疊置誤差中的異常是否是由晶圓上的翹曲引起。疊置標記160b可用於在另一階段估計晶圓翹曲,該階段與圖4A所示利用疊置標記120a估計翹曲的階段不同。
疊置標記160b可包括圖案161b和圖案162,二者可共用以產生第三疊置誤差。在一些實施例中,圖案161b可設置在基底100的表面100s1上。在一些實施例中,圖案161b和圖案121c可位於不同的水平層面。在一些實施例中,圖案121c可由虛置層150中的一凹槽定義。在一些實施例中,虛置層150中的凹槽可以用其他材料填充,如介電質材料或導電材料。在一些實施例中,圖案161b可以是另一虛置層或設置在虛置層150上的另一虛置層的凹槽。例如,圖案161b的材料可包括一多晶矽層、一金屬層或一合金層,並且可藉由LPCVD、PECVD、濺鍍或其他合適的製程形成。
儘管圖8說明了圖案161b的水平層面低於圖案121c的水平層面,但本揭露的內容並不旨在限制性的。在其他一些實施例中,圖案161b的水平層面可以高於圖案121c的水平層面。在一些實施例中,圖案161b可以在Z方向上不與圖案121c重疊。
在本實施例中,可利用疊置標記160b來確定疊置的異常是否由晶圓翹曲而不是由當層和前層的錯位引起。因此,曝光設備可以不受第三層疊置誤差的影響而出現不準確或不適當的調整。
圖9是方框圖,例示本揭露一些實施例之半導體製備系統300。
半導體製備系統300可包括製造設備310,320-1,...,和320-N,330,340-1,...,和340-N,曝光設備350,以及疊置測量設備360。疊置校正系統370可包括或建立在疊置測量設備360中。製造設備310,320-1,...,和320-N,330,340-1,...,和340-N,曝光設備350,以及疊置測量設備360可藉由網路380與控制器390進行訊號耦合。在一些實施例中,疊置校正系統370可以是一獨立的系統,透過網路380與疊置測量設備360訊號耦合。
製造設備310可用於形成參考圖案,例如如圖4A、圖5、圖6、圖7或圖8中分別所示的圖案121a、121b、121c、160a或160b。製造設備310可用於在晶圓的背面表面形成圖案,以做為疊置標記的一部分。
製造設備320-1,...,和320-N可用來在前層,例如圖3A中所示的圖案111和基底之間形成元件或特徵。製造設備320-1,...,和320-N中的每一個都可用來執行一沉積製程、蝕刻製程、化學機械研磨製程、光阻塗層製程、烘烤製程、一對準製程或其他製程。
製造設備330可用於在一前層中形成圖案,例如圖5中所示的圖案111。在一些實施例中,製造設備330可用於形成一隔離結構、一閘極結構、一導電通孔或其他的層。前層的圖案可包括介電質材料、半導體材料或導電材料。
製造設備340-1,...,和340-N可用來形成一中間結構,例如圖4A中所示的中間結構130。製造設備340-1,...,和340-N中的每一個都可用來執行一沉積製程、一蝕刻製程、一化學機械研磨製程、光阻塗層製程、烘烤製程、一對準製程或其他製程。
曝光設備350可用於形成一當層的圖案,如圖3B和圖4A中分別顯示的圖案112和122。
在一些實施例中,可利用疊置測量設備360獲得前層和當層的圖案的光學圖像,並基於上述前層和當層的圖案(例如,圖案111和112)的光學圖像產生一第一疊置誤差。在一些實施例中,可利用疊置測量設備360,基於參考圖案和當層中的圖案(例如,圖案121和122)產生一第二疊置誤差。
疊置校正系統370可包括用於產生校正的第一和第二疊置誤差的校正參數。疊置校正系統370可包括,例如,計算機或伺服器。在一些實施例中,校正後的第一和第二疊置誤差中的每一個可由程式碼或程式語言產生或計算。例如,校正的第一疊置誤差可由從疊置測量設備360獲得的第一疊置誤差和疊置校正系統370的校正參數來確定。在一些實施例中,X方向的偏差(△X)、Y方向的偏差(△Y),或其兩者的組合,可以從校正參數中產生。每個X方向的偏差(△X),Y方向的偏差(△Y),或其兩者的組合,可藉由包含校正參數做為變數的公式表示。在一些實施例 中,疊置校正系統370可接收來自前層的圖案(或參考圖案)和當層的圖案的光學圖像資訊,然後產生X方向偏差(△X)、Y方向偏差(△Y),或其兩者的組合,以補償從疊置測量設備360獲得的第一和第二疊置誤差。
網路380可以是網際網路或應用網路通訊協定(如傳輸控制協議(TCP))的內部網路。透過網路380,每個製造設備310,320-1,...,和320-N,330,340-1,...,和340-N,曝光設備350以及疊置測量設備360可以從控制器390下載或上傳關於晶圓或製造設備的在製品(WIP)資訊。
控制器390可包括一處理器,例如中央處理單元(CPU)。在一些實施例中,可利用控制器390來產生是否基於第一疊置誤差和第二疊置誤差來調整曝光設備350的指令。
儘管圖9沒有顯示在製造設備310之前的任何其他製造設備,但該例示性實施例並不旨在限制性的。在其他例示性實施例中,各種製造設備可以安排在製造設備310之前,並可以根據設計要求用於執行各種製程。
在例示性的實施例中,晶圓301被轉移到製造設備310,以開始一連串不同的製程。晶圓301可藉由各種階段的製程形成至少一層材料。例示性實施例並不旨在限制晶圓301的製程。在其他例示性實施例中,在晶圓301被轉移到製造設備310之前,晶圓301可包括各種層,或產品的開始和完成之間的任何階段。在例示性實施例中,晶圓301可由製造設備310,320-1,...,和320-N,330,340-1,...,和340-N,曝光設備350以及疊置測量設備360按順序進行處理。
圖10是流程圖,例示本揭露各個方面之疊置標記的製備製 備方法400。
製備方法400從操作410開始,其中提供一基底。該基底可以有一第一表面和與第一表面相對的一第二表面。第一表面也可稱為背面表面。第二表面也可稱為主動表面,在其上形成主動特徵,如一閘極結構或連接到輸入及輸出終端的一導線。
製備方法400繼續進行操作420,其中在基底的第一表面上形成一第一圖案。在一些實施例中,第一圖案可以是基底的第一表面上的一多晶矽層。在一些實施例中,第一圖案可以是基底的第一表面上的一凹槽。在一些實施例中,第一圖案可以是形成在基底的第一表面上的一多晶矽層中的一凹槽。在一些實施例中,製備方法400可包括在基底的第一表面上形成一多晶矽層,然後將多晶矽層圖案化以形成第一圖案。在一些實施例中,多晶矽層的剩餘部分可用於定義第一圖案。在一些實施例中,多晶矽層的一凹槽或一開口可用於定義第一圖案。在一些實施例中,製備方法400可包括從基底的第一表面移除基底的一部分,形成以做為第一圖案的一凹槽。第一圖案可由例如圖9中所示的製造設備310形成。
製備方法400繼續進行操作430,其中在基底的第二表面上形成一第二圖案。第二圖案可包括與隔離特徵、閘極結構或導電通孔相同的材料。第二圖案可藉由用於形成隔離特徵、閘極結構或導電通孔的製程來形成。例如,第二圖案可由圖9所示的製造設備330形成。
製備方法400繼續進行操作440,其中形成一中間結構以覆蓋第二圖案。中間結構可包括一個或多個製作材料是絕緣材料的中間層,例如氧化矽或氮化矽。中間結構可包括在介電質層中形成的導電特徵。在一些實施例中,中間結構可藉由CVD、PVG、ALD、乾式蝕刻、濕式蝕 刻、CMP、微影製程形成。中間結構可由例如圖9中所示的製造設備340-1,...,和340-N形成。
製備方法400繼續進行操作450,其中形成一第三圖案以與第二圖案垂直對齊,並且形成一第四圖案以與第一圖案垂直對齊。在一些實施例中,第三圖案和第四圖案可以是一遮罩的開口,例如光阻層。在一些實施例中,操作450可包括,例如,在中間結構上形成一光阻層,藉由一光罩將光阻層曝光成圖案,烘烤和顯影光阻以形成遮罩第三圖案和第四圖案。第三圖案和第四圖案至少可由圖9中所示的曝光設備350形成。
第二圖案和第三圖案可共用以產生測量前層和當層之間偏移的一第一疊置誤差。第一圖案和第四圖案可協作利用來產生一第二疊置誤差,以確定第一疊置誤差中的異常是否是由前層和當層的錯位引起。第一圖案、第二圖案、第三圖案和第四圖案可共用以測量晶圓翹曲的程度。
圖11是流程圖,例示本揭露各個方面之疊置校正的方法500。
該方法從操作510開始,其中提供一第一疊置標記和一第二疊置標記。第一疊置標記可包括圖3所示的疊置標記110,其可包括一前層的一第一圖案(例如,圖案111)和一當層的一第二圖案(例如,圖案112)。第二疊置標記可包括圖4中所示的疊置標記120。第二疊置標記可包括當層的一第三圖案(例如,圖案121)和一第四圖案(例如,圖案122)。在一些實施例中,第二圖案和第四圖案可由曝光設備(例如,曝光設備350)形成。
該方法繼續進行操作520,其中基於第一疊置標記產生一第一疊置誤差,並基於第二疊置標記產生一第二疊置誤差。在一些實施例 中,可以從疊置測量設備(例如,疊置測量設備360)獲得光學圖像。疊置誤差可以基於光學圖像產生。可基於第一圖案和第二圖案計算出第一疊置誤差。第二疊置誤差可基於第三圖案和第四圖案計算。在一些實施例中,操作520還可以包括藉由一疊置校正系統(例如,疊置系統370)對第一疊置誤差和第二疊置誤差進行校正。
該方法繼續進行操作530,在該操作中,執行一第一測定以確定第一疊置誤差是否異常。在一些實施例中,疊置測量設備可透由網路(例如網路380)將第一疊置誤差的一訊號發送到一控制器(例如控制器390),並且控制器可以比較第一疊置誤差和一目標第一疊置誤差。在一些實施例中,目標第一疊置誤差可基於半導體製程的要求預先確定。在一些實施例中,控制器可包括一確定模組(未顯示)以執行操作530。在一些實施例中,當第一疊置誤差超過目標第一疊置誤差時,可以確定第一疊置誤差是異常的。
接下來,基於操作530的第一測定,執行操作540或操作550。在一些實施例中,當第一疊置誤差沒有異常時,可利用曝光設備執行下一個曝光製程,而無需調整曝光設備,如操作540所示。
在一些實施例中,當第一疊置誤差異常時,執行一第二測定,以確定第二疊置誤差是否異常,如操作550中所示。在一些實施例中,疊置測量設備可向控制器發送第二疊置誤差的訊號,然後控制器可以比較第二疊置誤差和一目標第二疊置誤差。在一些實施例中,可以基於半導體製程的要求預先確定目標第二疊置誤差。在一些實施例中,控制器的一確定模組可執行操作550。在一些實施例中,當第二疊置誤差超過目標第二疊置誤差時,可以確定第二疊置誤差是異常的。
接下來,基於操作550的確定,執行操作560或操作570。在一些實施例中,當第二疊置誤差沒有異常時,可以確定晶圓翹曲沒有導致第一疊置誤差的異常。在這種情況下,可以調整曝光設備,然後可利用它來執行下一個曝光製程,如操作560中所示。
在一些實施例中,當第二疊置誤差異常時,可以確定晶圓翹曲導致第一疊置誤差的異常。可利用曝光設備來執行下一個曝光製程,而不調整曝光設備,如操作570中所示。
在一些實施例中,第一疊置誤差的異常不是由前層和當層的錯位引起,而是由晶圓翹曲引起。如果僅基於第一疊置誤差來調整曝光設備,則下一個晶圓將因曝光設備的不準確調整而遭受當層和前層的錯位。為避免這類情況,可利用第二疊置誤差來確定第一疊置誤差中的異常是否是由晶圓翹曲而不是由前層和當層的錯位引起。藉由對兩個疊置標記的兩步測定,可以防止曝光設備的不準確調整。因此,曝光設備的可用時間可以得到提高。
圖10和圖11中說明的製程可在控制器390,或者藉由控制設施中的每一個或一部分製造設備來組織製備晶圓的計算系統中實現。圖12是例示本揭露各個方面之半導體製備系統600的硬體的圖。系統600包括一個或多個硬體處理器601和編碼有,即儲存有程式碼(即一組可執行指令)的一非臨時性的電腦可讀儲存媒介603。電腦可讀儲存媒介603也可以編碼有用於與生產半導體設備的製造設備對接的指令。處理器601藉由匯流排605與電腦可讀儲存媒介603電連接。處理器601也藉由匯流排605與輸入及輸出(I/O)介面607電耦合。網路介面609也經由匯流排605與處理器601電連接。網路介面連接到一網路,因此處理器601和電腦可讀儲存媒 介603能夠經由網路380連接到外部元件。處理器601經配置以執行編碼在電腦可讀儲存媒介603中的電腦程式碼,以使系統600可用於執行如圖10和圖11所示方法中描述的部分或全部操作。
在一些例示性實施例中,處理器601是,但不限於一中央處理單元(CPU)、一多處理器、一分散式處理系統、一特定應用積體電路(ASIC)和/或一合適的處理單元。各種電路或單元都在本揭露的考量範圍內。
在一些例示性實施例中,電腦可讀儲存媒介603是,但不限於電子、磁性、光學、電磁、紅外和/或半導體系統(或裝置或設備)。例如,電腦可讀儲存媒介603包括一半導體或固態記憶體、一磁帶、一抽取式電腦磁碟、一隨機存取記憶體(RAM)、一唯讀記憶體(ROM)、一硬碟和/或一光碟。在一個或多個使用光碟的例示性實施例中,電腦可讀儲存媒介603還包括光碟-唯讀記憶體(CD-ROM)、光碟-讀/寫(CD-R/W)和/或數位視訊光碟(DVD)。
在一些例示性實施例中,儲存媒介603儲存經配置以使系統600執行圖10和圖11中所示方法的電腦程式碼。在一個或多個例示性實施例中,儲存媒介601還儲存執行圖10和圖11中說明的方法所需的資訊以及在執行這些方法期間產生的資訊和/或執行圖10和圖11中說明的方法的操作的一組可執行指令。在一些例示性實施例中,可以為使用者提供使用者介面610,例如,一圖形化使用者介面(GUI),以便使用者在系統600上操作。
在一些例示性的實施例中,儲存媒介603儲存用於與外部機器對接的指令。該指令使處理器601能夠產生可由外部機器讀取的指 令,以便在分析過程中有效地實施圖10和圖11中說明的方法。
系統600包括輸入和輸出(I/O)介面607。I/O介面607與外部電路相連接。在一些例示性實施例中,I/O介面607可包括但不限於鍵盤、鍵板、滑鼠、軌跡球、跟蹤板、觸控式螢幕和/或游標方向鍵,用於向處理器601傳達資訊和命令。
在一些例示性的實施例中,I/O介面607可包括一顯示器,如一陰極射線管(CRT)、液晶顯示器(LCD)、揚聲器等。例如,顯示器顯示資訊。
系統600還可包括與處理器601耦合的網路介面609。網路介面609允許系統600與網路380通訊,其中一個或多個其他電腦系統連接到該網路。例如,系統600可透過連接到網路380的網路介面609連接到製造設備310,320-1,...,320-N,330,340-1,...,和340-N,曝光設備350以及疊置測量設備360。
本揭露的一個方面提供一種疊置校正的標記。該標記包括一第一圖案和一第二圖案。該第一圖案設置在一基底的一第一表面上。該第二圖案設置在該基底的一第二表面上,該基底的該第二表面與該基底的第一表面相對。該第一圖案至少與該第二圖案的一部分重疊,並且該第一圖案和該第二圖案共同定義一第一疊置誤差。
本揭露的另一個方面提供一種疊置校正的標記。該標記包括一第一疊置標記和一第二疊置標記。該第一疊置標記包括設置在一基底的一第一表面上的一第一圖案和一第二圖案。該第一疊置標記用來產生一第一疊置誤差。該第二疊置標記包括設置在該基底的一第二表面的一第三圖案和設置在該基底的該第一表面的一第四圖案。該基底的該第一表面與 該基底的該第二表面相對。該第二疊置標記用來產生一第二疊置誤差,且該第二疊置標記用來校正該第一疊置誤差。
本揭露的另一個方面提供一種疊置誤差校正的方法。該方法包括基於一第一疊置標記產生一第一疊置誤差,其中該第一疊置誤差指示該第一疊置標記的一下部圖案和一上部圖案之間的一錯位,以及,因應於檢測該第一疊置誤差的異常,基於一第二疊置標記產生一第二疊置誤差,並根據該第二疊置誤差確定該第一疊置誤差中的異常是否由該下部圖案和該上部圖案的該錯位引起。
本揭露的另一個方面提供一種半導體設備元件的製備方法。該製備方法包括提供一基底,具有一第一表面和其相對的一第二表面,在該基底的該第一表面上形成一第一圖案,在該基底的該第二表面上形成一第二圖案,形成覆蓋該第二圖案的一中間結構,在該基底的該第二表面上形成一第三圖案,其中該第二圖案和該第三圖案共同定義一第一疊置誤差,以及在該基底的該第二表面上形成一第四圖案,其中該第一圖案和該第四圖案共同定義一第二疊置誤差。
本揭露的實施例提供用於疊置誤差測量的疊置標記。可共用兩個疊置標記來確定疊置誤差的異常是由當層和前層的錯位造成,或是由晶圓翹曲造成。使用兩個疊置標記的兩個測量步驟,可以防止曝光設備的不準確調整。因此,可以提高曝光設備的可用時間。
雖然已詳述本揭露及其優點,然而應理解可以進行其他變化、取代與替代而不脫離揭露專利範圍所界定之本揭露的精神與範圍。例如,可用不同的方法實施上述的許多製程,並且以其他製程或其組合替代上述的許多製程。
再者,本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此,此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。
100:基底
100s1:表面
100s2:表面
120a:疊置標記
121a:圖案
122:圖案
130:中間結構
140:遮罩
X:方向
Z:方向

Claims (10)

  1. 一種疊置誤差的校正標記,包括:設置在一基底一第一表面上的一第一圖案;設置在該基底一第二表面上的一第二圖案,其中該基底的該第二表面與該基底的該第一表面相對,其中該第一圖案至少與該第二圖案的一部分重疊,其中該第一圖案和該第二圖案共同定義一第一疊置誤差;以及設置在該基底的該第一表面上的一虛置層,其中該第一圖案由該虛置層定義。
  2. 如請求項1所述的校正標記,其中該第一圖案的一第一輪廓和該第二圖案的一第二輪廓等形(equiform)。
  3. 如請求項1所述的校正標記,其中該第一圖案從該基底的該第一表面突出。
  4. 如請求項1所述的校正標記,其中該第一圖案從該基底的該第一表面凹陷。
  5. 如請求項1所述的校正標記,更包括:設置在該基底的該第一表面上的一第三圖案;以及設置在該基底的該第一表面上的一第四圖案,其中該第三圖案至 少與該第四圖案重疊,而該第二圖案位於一第一水平層面,該第一水平層面不同於該第四圖案的一水平層面。
  6. 如請求項5所述的校正標記,其中該第一圖案與該第三圖案位於相同的水平層面。
  7. 如請求項5所述的校正標記,其中該第一圖案與該第三圖案位於不同的水平層面。
  8. 如請求項1所述的校正標記,更包括:複數個第五圖案,設置在該基底的該第二表面上,並位於該第二圖案相同的水平層面;以及複數個第六圖案,設置在該基底的該第二表面上,並位於該第一圖案和該第二圖案之間的一水平層面,並且該複數個第五圖案和該複數個第六圖案被共用以產生一第二疊置誤差。
  9. 如請求項8所述的校正標記,其中該複數個第五圖案中的每一個與該複數個第六圖案不重疊。
  10. 如請求項8所述的校正標記,其中該複數個第五圖案中的每一個分別位於一四邊形區域內。
TW111111675A 2022-01-04 2022-03-28 疊置測量及疊置誤差的校正標記 TWI803262B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/568,118 US11796924B2 (en) 2022-01-04 2022-01-04 Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US17/568,041 2022-01-04
US17/568,118 2022-01-04
US17/568,041 US20230215809A1 (en) 2022-01-04 2022-01-04 Marks for overlay measurement and overlay error correction

Publications (2)

Publication Number Publication Date
TWI803262B true TWI803262B (zh) 2023-05-21
TW202328829A TW202328829A (zh) 2023-07-16

Family

ID=87014841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111675A TWI803262B (zh) 2022-01-04 2022-03-28 疊置測量及疊置誤差的校正標記

Country Status (2)

Country Link
CN (2) CN116430692A (zh)
TW (1) TWI803262B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110033790A1 (en) * 2009-08-10 2011-02-10 Canon Kabushiki Kaisha Detection apparatus, exposure apparatus, and device fabrication method
CN102799060A (zh) * 2011-05-26 2012-11-28 联华电子股份有限公司 虚设图案以及形成虚设图案的方法
TW201712447A (zh) * 2015-07-13 2017-04-01 Asml荷蘭公司 微影裝置及元件製造方法
TW202014672A (zh) * 2015-12-23 2020-04-16 荷蘭商Asml荷蘭公司 度量衡方法、目標及基板
TW202034096A (zh) * 2014-08-29 2020-09-16 荷蘭商Asml荷蘭公司 繞射量測標的

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110033790A1 (en) * 2009-08-10 2011-02-10 Canon Kabushiki Kaisha Detection apparatus, exposure apparatus, and device fabrication method
CN102799060A (zh) * 2011-05-26 2012-11-28 联华电子股份有限公司 虚设图案以及形成虚设图案的方法
TW202034096A (zh) * 2014-08-29 2020-09-16 荷蘭商Asml荷蘭公司 繞射量測標的
TW201712447A (zh) * 2015-07-13 2017-04-01 Asml荷蘭公司 微影裝置及元件製造方法
TW202014672A (zh) * 2015-12-23 2020-04-16 荷蘭商Asml荷蘭公司 度量衡方法、目標及基板

Also Published As

Publication number Publication date
TW202329211A (zh) 2023-07-16
CN116430692A (zh) 2023-07-14
TW202328829A (zh) 2023-07-16
CN116400568A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
TWI803262B (zh) 疊置測量及疊置誤差的校正標記
TWI833185B (zh) 疊置誤差的校正方法及半導體元件的製備方法
TWI817418B (zh) 疊置誤差的測量標記
US8234602B2 (en) Semiconductor-device manufacturing method
US11796924B2 (en) Method for overlay error correction and method for manufacturing a semiconductor device structure with overlay marks
US20230215809A1 (en) Marks for overlay measurement and overlay error correction
US20230213872A1 (en) Mark for overlay measurement
US20230213874A1 (en) Method for overlay error correction
TW202409747A (zh) 半導體元件及其製備方法
TW202407468A (zh) 半導體元件及其製備方法
TWI799272B (zh) 具有疊置標記結構之半導體元件結構的製備方法
CN117525035A (zh) 半导体元件及其制备方法
JP2011040601A (ja) 半導体装置の製造方法
JP3913145B2 (ja) パターン形成方法
TWI809929B (zh) 具有疊對標記的半導體元件結構
JP2010103438A (ja) パターニング方法、露光システム、プログラム及びデバイス製造方法
TWI803256B (zh) 半導體元件結構的製備方法
TWI833455B (zh) 減少陣列區缺陷之半導體元件的製備方法
TWI799296B (zh) 半導體結構的製備方法
CN116709871A (zh) 半导体元件结构的制备方法
TWI727049B (zh) 半導體裝置的形成方法
JP4714777B2 (ja) 半導体装置の製造方法
CN116895584A (zh) 具有叠对标记的半导体元件结构的制备方法