CN109524518B - 一种红光led外延结构及制作方法 - Google Patents

一种红光led外延结构及制作方法 Download PDF

Info

Publication number
CN109524518B
CN109524518B CN201811390736.9A CN201811390736A CN109524518B CN 109524518 B CN109524518 B CN 109524518B CN 201811390736 A CN201811390736 A CN 201811390736A CN 109524518 B CN109524518 B CN 109524518B
Authority
CN
China
Prior art keywords
layer
inclusive
ingap
epitaxial structure
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811390736.9A
Other languages
English (en)
Other versions
CN109524518A (zh
Inventor
田宇
韩效亚
吴真龙
杜石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201811390736.9A priority Critical patent/CN109524518B/zh
Publication of CN109524518A publication Critical patent/CN109524518A/zh
Application granted granted Critical
Publication of CN109524518B publication Critical patent/CN109524518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种红光LED外延结构及制作方法,该红光LED外延结构通过设置存储层,使电洞集聚与此,随着电洞的不断增加,以及存储层本身可产生大量的电洞,从第一GaP层和第二GaP层跃迁过来的电洞拥有更高的电洞势能,电洞之间的碰撞,会产生更多的电洞跃迁至MWQ多量子阱层,即有源区,从而提供更高的电子与空穴对,进而提高内量子效率,同时生长第一InGaP层和第二InGaP层可以通过低温生长出更高的掺杂,通过第一GaP层和第二GaP层降低在高温生长过程中对In的影响,可以提供更高的电洞。

Description

一种红光LED外延结构及制作方法
技术领域
本发明涉及LED技术领域,更具体地说,涉及一种红光LED外延结构及制作方法。
背景技术
随着科学技术的不断发展,各种各样的LED(Light Emitting Diode,发光二极管)已广泛应用于人们的日常生活、工作以及工业中,为人们的生活带来了极大的便利。
但是,目前红光LED中外延结构的电流扩展不好,空穴迁移低且掺杂难度浓度低。
发明内容
有鉴于此,为解决上述问题,本发明提供一种红光LED外延结构及制作方法,技术方案如下:
一种红光LED外延结构,所述红光LED外延结构包括:
衬底;
在所述衬底上以第一方向依次设置的缓冲层、N型DBR反射镜层、N型限制层、第一波导层、多量子阱层、第二波导层、P型限制层和欧姆接触层,所述第一方向垂直于所述衬底,且由所述衬底指向所述缓冲层;
设置在所述P型限制层和所述欧姆接触层之间的存储层,所述存储层包括在所述第一方向上依次设置的(AlxGa1-x)yIn1-yP层、第一InGaP层、第二InGaP层、第一GaP层和第二GaP层,其中,0<x<0.9,0<y<1。
优选的,所述(AlxGa1-x)yIn1-yP层的厚度为1nm-300nm,包括端点值。
优选的,所述(AlxGa1-x)yIn1-yP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E17-1E18,包括端点值。
优选的,所述第一InGaP层的厚度为1nm-50nm,包括端点值。
优选的,所述第一InGaP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E18-5E19,包括端点值。
优选的,所述第二InGaP层的厚度为20nm-100nm,包括端点值。
优选的,所述第二InGaP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E20-2E21,包括端点值。
优选的,所述第一GaP层的厚度为5nm-15nm,包括端点值。
优选的,所述第一GaP层的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-1E19,包括端点值。
优选的,所述第二GaP层的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-5E19,包括端点值。
优选的,所述第二GaP层的厚度为2um-5um,包括端点值。
优选的,所述欧姆接触层的掺杂元素为Mg或C或Zn,掺杂浓度为1E19-1E20,包括端点值。
一种红光LED外延结构的制作方法,所述制作方法包括:
提供一衬底;
在所述衬底上以第一方向依次生长缓冲层、N型DBR反射镜层、N型限制层、第一波导层、多量子阱层、第二波导层和P型限制层,所述第一方向垂直于所述衬底,且由所述衬底指向所述缓冲层;
在所述P型限制层背离所述第二波导层的一侧以所述第一方向依次生长(AlxGa1-x)yIn1-yP层、第一InGaP层、第二InGaP层、第一GaP层和第二GaP层,其中,0<x<0.9,0<y<1;
在所述第二GaP层背离所述第一GaP层的一侧生长欧姆接触层。
相较于现有技术,本发明实现的有益效果为:
该红光LED外延结构通过设置存储层,使电洞集聚与此,随着电洞的不断增加,以及存储层本身可产生大量的电洞,从第一GaP层和第二GaP层跃迁过来的电洞拥有更高的电洞势能,电洞之间的碰撞,会产生更多的电洞跃迁至多量子阱层,即有源区,从而提供更高的电子与空穴对,进而提高内量子效率,同时生长第一InGaP层和第二InGaP层可以通过低温生长出更高的掺杂,通过第一GaP层和第二GaP层降低在高温生长过程中对In的影响,可以提供更高的电洞。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的红光LED外延结构的一种示意图;
图2为本发明实施例提供的一种红光LED外延结构的制作方法的流程示意图;
图3-图11为图2所示的制作方法相对应的工艺结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,图1为本发明实施例提供的红光LED外延结构的一种示意图,所述红光LED外延结构包括:
衬底101;
在所述衬底101上以第一方向依次设置的缓冲层102、N型DBR反射镜层103、N型限制层104、第一波导层105、多量子阱层106、第二波导层107、P型限制层108和欧姆接触层110,所述第一方向垂直于所述衬底101,且由所述衬底101指向所述缓冲层102;
设置在所述P型限制层108和所述欧姆接触层110之间的存储层109,所述存储层109包括在所述第一方向上依次设置的(AlxGa1-x)yIn1-yP层11、第一InGaP层12、第二InGaP层13、第一GaP层14和第二GaP层15,其中,0<x<0.9,0<y<1。
在该实施例中,该红光LED外延结构通过设置存储层,使电洞集聚与此,随着电洞的不断增加,以及存储层本身可产生大量的电洞,从第一GaP层和第二GaP层跃迁过来的电洞拥有更高的电洞势能,电洞之间的碰撞,会产生更多的电洞跃迁至多量子阱层,即有源区,从而提供更高的电子与空穴对,进而提高内量子效率,同时生长第一InGaP层和第二InGaP层可以通过低温生长出更高的掺杂,通过第一GaP层和第二GaP层降低在高温生长过程中对In的影响,可以提供更高的电洞。
具体的,所述(AlxGa1-x)yIn1-yP层11用于提供一个与第一InGaP层12和第二InGaP层13相接近的晶格常数,以降低晶格失配。
所述第一InGaP层12用于在温度渐变过程中生长完成,主要提供一个渐变过程,以降低与所述(AlxGa1-x)yIn1-yP层11之间的势垒高度产生的势垒结,形成较高的电阻。
所述第二InGaP层13用于使电洞集聚与此,随着电洞的不断增加,以及存储层本身可产生大量的电洞,从第一GaP层14和第二GaP层15跃迁过来的电洞拥有更高的电洞势能,电洞之间的碰撞,会产生更多的电洞跃迁至多量子阱层106,即有源区,从而提供更高的电子与空穴对,进而提高内量子效率。
所述第一GaP层14用于在低温环境下形成3D成长,以降低晶格失配。
所述第二GaP层15用于在高温环境下生长,以形成高质量的外延层结构。
并且,在生长第一InGaP层12和第二InGaP层13时可以在低温环境下生长出更高的掺杂,通过第一GaP层14和第二GaP层15降低在高温生长过程中对In的影响,可以提供更高的电洞。
进一步的,基于本发明上述实施例,在生长所述存储层时,在氮气或氢气或氮氢混合环境中生长。
进一步的,基于本发明上述实施例,所述存储层中各个层结构的材料可替换为AlInP、InGaP、InGaAs、GaAs等任意材料的组合,只要起到存储层所具有的作用即可,对存储层中各个层结构的材料并不作限定。
进一步的,基于本发明上述实施例,所述(AlxGa1-x)yIn1-yP层11的厚度为1nm-300nm,包括端点值。
例如,所述(AlxGa1-x)yIn1-yP层11的厚度为50nm或100nm或230nm。
进一步的,基于本发明上述实施例,所述(AlxGa1-x)yIn1-yP层11的掺杂元素为Mg或C或Zn,掺杂浓度为5E17-1E18,包括端点值。
进一步的,基于本发明上述实施例,所述第一InGaP层12的厚度为1nm-50nm,包括端点值。
例如,所述第一InGaP层12的厚度为10nm或25nm或40nm。
进一步的,基于本发明上述实施例,所述第一InGaP层12的掺杂元素为Mg或C或Zn,掺杂浓度为5E18-5E19,包括端点值。
进一步的,基于本发明上述实施例,所述第二InGaP层13的厚度为20nm-100nm,包括端点值。
例如,所述第二InGaP层13的厚度为30nm或46nm或78nm。
进一步的,基于本发明上述实施例,所述第二InGaP层13的掺杂元素为Mg或C或Zn,掺杂浓度为5E20-2E21,包括端点值。
进一步的,基于本发明上述实施例,所述第一GaP层14的厚度为5nm-15nm,包括端点值。
例如,所述第一GaP层14的厚度为8nm或10nm或13nm。
进一步的,基于本发明上述实施例,所述第一GaP层14的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-1E19,包括端点值。
进一步的,基于本发明上述实施例,所述第二GaP层15的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-5E19,包括端点值。
进一步的,基于本发明上述实施例,所述第二GaP层15的厚度为2um-5um,包括端点值。
例如,所述第二GaP层15的厚度为3um或4um。
进一步的,基于本发明上述实施例,所述欧姆接触层110的掺杂元素为Mg或C或Zn,掺杂浓度为1E19-1E20,包括端点值。
基于本发明上述全部实施例,在本发明另一实施例中还提供了一种红光LED外延结构的制作方法,参考图2,图2为本发明实施例提供的一种红光LED外延结构的制作方法的流程示意图,所述制作方法包括:
S101:如图3所示,提供一衬底101。
在该步骤中,所述衬底101包括但不限定于GaAs衬底。
S102:如图4所示,在所述衬底101上以第一方向依次生长缓冲层102、N型DBR反射镜层103、N型限制层104、第一波导层105、多量子阱层106、第二波导层107和P型限制层108,所述第一方向垂直于所述衬底101,且由所述衬底101指向所述缓冲层102。
在该步骤中,如图5所示,在所述衬底101上首先生长所述缓冲层102,生长所述缓冲层102的生长温度为600℃-700℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为10nm-25nm,包括端点值,所述缓冲层102包括但不限定于GaAs缓冲层。
如图6所示,在所述缓冲层102背离所述衬底101的一侧生长所述N型DBR反射镜层103,生长所述N型DBR反射镜层103的生长压力为50mbar-150mbar,包括端点值,生长周期为1-100,包括端点值,生长厚度为2um-6um,包括端点值。
如图7所示,在所述N型DBR反射镜层103背离所述缓冲层102的一侧生长所述N型限制层104,生长所述N型限制层104的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为50nm-100nm,包括端点值。
如图8所示,在所述N型限制层104背离所述N型DBR反射镜层103的一侧生长所述第一波导层105,生长所述第一波导层105的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为20nm-70nm,包括端点值。
如图9所示,在所述第一波导层105背离所述N型限制层104的一侧生长所述多量子阱层106,生长所述多量子阱层106的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为10nm-500nm,包括端点值。
如图10所述,在所述多量子阱层106背离所述第一波导层105的一侧生长第二波导层107,生长所述第二波导层107的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为20nm-70nm,包括端点值。
如图4所示,在所述第二波导层107背离所述多量子阱层106的一侧生长P型限制层108,生长所述P型限制层108的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为50nm-100nm,包括端点值。
S103:如图11所示,在所述P型限制层108背离所述第二波导层107的一侧以所述第一方向依次生长(AlxGa1-x)yIn1-yP层11、第一InGaP层12、第二InGaP层13、第一GaP层14和第二GaP层15,其中,0<x<0.9,0<y<1,以形成存储层109。
在该步骤中,在生长温度为650℃-800℃,生长压力为50mbar-150mbar的环境下,首先生长所述(AlxGa1-x)yIn1-yP层11,其中,0<x<0.9,0<y<1,所述(AlxGa1-x)yIn1-yP层厚度为1nm-300nm,包括端点值。例如,所述(AlxGa1-x)yIn1-yP层11的厚度为50nm或100nm或230nm。所述(AlxGa1-x)yIn1-yP层11的掺杂元素为Mg或C或Zn,掺杂浓度为5E17-1E18,包括端点值。
之后,再渐变降温至1℃-50℃,渐变生长所述第一InGaP层12,所述第一InGaP层12的厚度为1nm-50nm,包括端点值。例如,所述第一InGaP层12的厚度为10nm或25nm或40nm。所述第一InGaP层12的掺杂元素为Mg或C或Zn,掺杂浓度为5E18-5E19,包括端点值。
其次,再生长第二InGaP层13,所述第二InGaP层13的厚度为20nm-100nm,包括端点值。例如,所述第二InGaP层13的厚度为30nm或46nm或78nm。所述第二InGaP层13的掺杂元素为Mg或C或Zn,掺杂浓度为5E20-2E21,包括端点值。
之后,在低温环境下形成3D成长,在快速升温生长所述第一GaP层14,所述第一GaP层14的厚度为5nm-15nm,包括端点值。例如,所述第一GaP层14的厚度为8nm或10nm或13nm。所述第一GaP层14的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-1E19,包括端点值。
最后,升温至30℃-90℃,生长所述第二GaP层15,所述第二GaP层15的厚度为2um-5um,包括端点值。例如,所述第二GaP层15的厚度为3um或4um。所述第二GaP层15的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-5E19,包括端点值。
S104:如图1所示,在所述第二GaP层15背离所述第一GaP层14的一侧生长欧姆接触层110。
在该步骤中,生长所述欧姆接触层110的生长温度为650℃-800℃,包括端点值,生长压力为50mbar-150mbar,包括端点值,生长厚度为50nm左右。所述欧姆接触层110的掺杂元素为Mg或C或Zn,掺杂浓度为1E19-1E20,包括端点值。
通过上述描述可知,由该制作方法形成的红光LED外延结构中所述(AlxGa1-x)yIn1- yP层用于提供一个与第一InGaP层和第二InGaP层相接近的晶格常数,以降低晶格失配。
所述第一InGaP层用于在温度渐变过程中生长完成,主要提供一个渐变过程,以降低与所述(AlxGa1-x)yIn1-yP层之间的势垒高度产生的势垒结,形成较高的电阻。
所述第二InGaP层用于使电洞集聚与此,随着电洞的不断增加,以及存储层本身可产生大量的电洞,从第一GaP层和第二GaP层跃迁过来的电洞拥有更高的电洞势能,电洞之间的碰撞,会产生更多的电洞跃迁至层,即有源区,从而提供更高的电子与空穴对,进而提高内量子效率。
所述第一GaP层用于在低温环境下形成3D成长,以降低晶格失配。
所述第二GaP层用于在高温环境下生长,以形成高质量的外延层结构。
并且,在生长第一InGaP层和第二InGaP层时可以在低温环境下生长出更高的掺杂,通过第一GaP层和第二GaP层降低在高温生长过程中对In的影响,可以提供更高的电洞。
以上对本发明所提供的一种红光LED外延结构及制作方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素,或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种红光LED外延结构,其特征在于,所述红光LED外延结构包括:
衬底;
在所述衬底上以第一方向依次设置的缓冲层、N型DBR反射镜层、N型限制层、第一波导层、多量子阱层、第二波导层、P型限制层和欧姆接触层,所述第一方向垂直于所述衬底,且由所述衬底指向所述缓冲层;
设置在所述P型限制层和所述欧姆接触层之间的存储层,所述存储层包括在所述第一方向上依次设置的(AlxGa1-x)yIn1-yP层、第一InGaP层、第二InGaP层、第一GaP层和第二GaP层,其中,0<x<0.9,0<y<1。
2.根据权利要求1所述的红光LED外延结构,其特征在于,所述(AlxGa1-x)yIn1-yP层的厚度为1nm-300nm,包括端点值。
3.根据权利要求1所述的红光LED外延结构,其特征在于,所述(AlxGa1-x)yIn1-yP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E17-1E18,包括端点值。
4.根据权利要求1所述的红光LED外延结构,其特征在于,所述第一InGaP层的厚度为1nm-50nm,包括端点值。
5.根据权利要求1所述的红光LED外延结构,其特征在于,所述第一InGaP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E18-5E19,包括端点值。
6.根据权利要求1所述的红光LED外延结构,其特征在于,所述第二InGaP层的厚度为20nm-100nm,包括端点值。
7.根据权利要求1所述的红光LED外延结构,其特征在于,所述第二InGaP层的掺杂元素为Mg或C或Zn,掺杂浓度为5E20-2E21,包括端点值。
8.根据权利要求1所述的红光LED外延结构,其特征在于,所述第一GaP层的厚度为5nm-15nm,包括端点值。
9.根据权利要求1所述的红光LED外延结构,其特征在于,所述第一GaP层的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-1E19,包括端点值。
10.根据权利要求1所述的红光LED外延结构,其特征在于,所述第二GaP层的掺杂元素为Mg或C或Zn,掺杂浓度为1E18-5E19,包括端点值。
11.根据权利要求1所述的红光LED外延结构,其特征在于,所述第二GaP层的厚度为2um-5um,包括端点值。
12.根据权利要求1所述的红光LED外延结构,其特征在于,所述欧姆接触层的掺杂元素为Mg或C或Zn,掺杂浓度为1E19-1E20,包括端点值。
13.一种红光LED外延结构的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
在所述衬底上以第一方向依次生长缓冲层、N型DBR反射镜层、N型限制层、第一波导层、多量子阱层、第二波导层和P型限制层,所述第一方向垂直于所述衬底,且由所述衬底指向所述缓冲层;
在所述P型限制层背离所述第二波导层的一侧以所述第一方向依次生长(AlxGa1-x)yIn1-yP层、第一InGaP层、第二InGaP层、第一GaP层和第二GaP层,其中,0<x<0.9,0<y<1;
在所述第二GaP层背离所述第一GaP层的一侧生长欧姆接触层。
CN201811390736.9A 2018-11-21 2018-11-21 一种红光led外延结构及制作方法 Active CN109524518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811390736.9A CN109524518B (zh) 2018-11-21 2018-11-21 一种红光led外延结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811390736.9A CN109524518B (zh) 2018-11-21 2018-11-21 一种红光led外延结构及制作方法

Publications (2)

Publication Number Publication Date
CN109524518A CN109524518A (zh) 2019-03-26
CN109524518B true CN109524518B (zh) 2020-07-03

Family

ID=65776578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811390736.9A Active CN109524518B (zh) 2018-11-21 2018-11-21 一种红光led外延结构及制作方法

Country Status (1)

Country Link
CN (1) CN109524518B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150511A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体レーザ素子および半導体レーザ装置
US9450147B2 (en) * 2013-12-27 2016-09-20 Apple Inc. LED with internally confined current injection area
CN105742433B (zh) * 2016-04-29 2018-03-02 厦门市三安光电科技有限公司 一种AlGaInP发光二极管
CN108091743A (zh) * 2016-11-22 2018-05-29 山东浪潮华光光电子股份有限公司 一种黄光倒装led外延结构及其制备方法
CN107492586B (zh) * 2017-08-01 2019-10-25 天津三安光电有限公司 发光二极管

Also Published As

Publication number Publication date
CN109524518A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
JP6259611B2 (ja) 短波長発光素子のためのp側層
US9093607B2 (en) Nanowire-based optoelectronic device for light emission
Takeuchi et al. GaN-based vertical-cavity surface-emitting lasers with AlInN/GaN distributed Bragg reflectors
US20020104996A1 (en) Semiconductor light emitting diode on a misoriented substrate
KR20160065178A (ko) 양극 알루미늄 산화물 층을 포함하는 헤테로구조체
JP4057802B2 (ja) 半導体光素子
WO2006044124A1 (en) Method and structure for deep well structures for long wavelength active regions
JP6135559B2 (ja) 半導体発光素子および半導体発光素子の製造方法ならびに半導体素子
JP2004006732A (ja) 半導体積層基板および光半導体素子
CN211088742U (zh) 一种量子阱层结构及半导体激光器
JPH09298341A (ja) 半導体レーザ素子
CN109524518B (zh) 一种红光led外延结构及制作方法
JP2008235519A (ja) 光半導体素子及び光半導体素子の作製方法
CN110600996B (zh) 一种量子阱层结构、半导体激光器及制备方法
JP2699848B2 (ja) 半導体レーザの製造方法
JP3763459B2 (ja) 半導体レーザ素子及びその製造方法
CN112636179A (zh) 量子阱结构、芯片加工方法、芯片及激光器
Rajan et al. III-nitride tunnel junctions and their applications
JP4030692B2 (ja) 半導体素子および半導体発光素子
JP3027116B2 (ja) 太陽電池
JPH07254750A (ja) 半導体レーザ
CN109546530B (zh) 一种激光外延结构及制作方法
JP2013187309A (ja) 半導体装置及びその製造方法
JPH08102567A (ja) Beドーピング方法,エピタキシャル成長方法,半導体光素子の製造方法,及び半導体光素子
JPH10290049A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant