CN109509694A - 等离子体处理装置和等离子体处理方法 - Google Patents

等离子体处理装置和等离子体处理方法 Download PDF

Info

Publication number
CN109509694A
CN109509694A CN201811073526.7A CN201811073526A CN109509694A CN 109509694 A CN109509694 A CN 109509694A CN 201811073526 A CN201811073526 A CN 201811073526A CN 109509694 A CN109509694 A CN 109509694A
Authority
CN
China
Prior art keywords
electrostatic chuck
electrostatic
peripheral part
focusing ring
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811073526.7A
Other languages
English (en)
Other versions
CN109509694B (zh
Inventor
松山昇郎
松山昇一郎
佐藤大树
佐佐木康晴
西岛贵史
朴镇永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN202111085961.3A priority Critical patent/CN113793794A/zh
Publication of CN109509694A publication Critical patent/CN109509694A/zh
Application granted granted Critical
Publication of CN109509694B publication Critical patent/CN109509694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种等离子体处理装置，其在进行偏置电功率的大小的切换的等离子体处理中，抑制形成在被处理基片上的倾斜。等离子体处理装置包括：基座，能够被施加在对被处理基片进行等离子体处理期间中能够切换大小的偏置电功率；静电卡盘，其设置在基座上，能够在中央部载置被处理基片，在外周部以包围被处理基片的方式载置聚焦环；和电介质层，其配置在静电卡盘的外周部与基座或聚焦环之间，具有使静电卡盘的外周部的静电电容与静电卡盘的中央部的静电电容之差减少的静电电容。

Description

等离子体处理装置和等离子体处理方法
技术领域
本发明的各个方面和实施方式涉及等离子体处理装置和等离子体处理方法。
背景技术
在半导体器件的制造工艺中，使用使处理气体的等离子体作用于被处理基片例如半导体晶片，对被处理基片实施蚀刻等处理的等离子体处理装置。在这样的等离子体处理装置中，在设置在基座(基座)上的静电卡盘的中央部载置被处理基片，在静电卡盘的外周部以包围被处理基片的方式载置聚焦环。通过设置聚焦环，对被处理基片进行的蚀刻等的等离子体处理的均匀性提高。存在对基座施加为高频电力的偏置电功率的情况，该偏置电功率用于将等离子体中的离子引入被处理基片。
但是，在半导体器件的制造工序中，在半导体晶片上以高深宽比实施蚀刻加工的情况下，可能会在晶片面内的一部分区域(例如晶片周边部区域)发生接触孔倾斜的现象，这会导致成品率下降。
对此，已知一种使聚焦环的形状为包括多个高度不同的平坦部的形状的等离子体处理装置。通过使用形成为包括多个高度不同的平坦部的形状的聚焦环，抑制在被处理基片上形成的倾斜。
现有技术文献
专利文献
专利文献1：日本特开2016-225588号公报
发明内容
发明想要解决的技术问题
但是，在上述的技术中，在进行偏置电功率的大小的切换的等离子体处理中，未考虑抑制形成在被处理基片上的倾斜的情况。
例如，设想将偏置电功率的大小从相对较低的值切换至相对较高的值的情况。在此情况下，一般已知被处理基片的上方的等离子体鞘与聚焦环的上方的等离子体鞘之间的高度的大小关系，依赖与被处理基片与基座之间的阻抗、和聚焦环与基座之间的阻抗之差。当静电卡盘的中央部的静电电容与静电卡盘的外周部的静电电容之间存在差时，被处理基片与基座之间的阻抗、和聚焦环与基座之间的阻抗不一致。当被处理基片与基座之间的阻抗、和聚焦环与基座之间的阻抗不一致时，被处理基片的上方的等离子体鞘与聚焦环的上方的等离子体鞘之间的高度的大小关系容易变动。其结果是，等离子体中的离子等粒子入射至被处理基片时的斜率的变动变大，难以将在被处理基片上形成的孔的倾斜的偏差抑制在预先确定的规格内。此外，在本说明书中，静电电容是指每单位面积的静电电容。
在使用形成为包括高度不同的多个平坦部的形状的聚焦环的等离子体处理装置中，当偏置电功率的大小被切换时，被处理基片的上方的等离子体鞘与聚焦环的上方的等离子体鞘之间的高度的大小关系变动，担心被处理基片上形成的孔的倾斜大幅变动。因此，能够期待在伴随偏置电功率的大小的切换而进行的等离子体处理中，抑制被处理基片上形成的倾斜。
用于解决技术问题的技术方案
本发明的等离子体处理装置，在1个实施方式中，包括：基座，其能够被施加在对被处理基片进行等离子体处理期间中能够切换大小的偏置电功率；静电卡盘，其设置在上述基座上，能够在中央部载置上述被处理基片，在外周部以包围上述被处理基片的方式载置聚焦环；和电介质层，其配置在上述静电卡盘的外周部与上述基座或上述聚焦环之间，具有使上述静电卡盘的中央部的静电电容与上述静电卡盘的外周部的静电电容之差减少的静电电容。
发明效果
根据本发明的等离子体处理装置的一个方式，在伴随偏置电功率的大小的切换而进行的等离子体处理中，能够获得能够抑制被处理基片上形成的倾斜的效果。
附图说明
图1是表示一个实施方式的等离子体处理装置的概略结构的截面图。
图2是将基座、静电卡盘、晶片和聚焦环放大地表示的放大截面图。
图3是表示在静电卡盘的外周部与基座之间没有配置电介质层的情况下的静电卡盘附近的等效电路的一例的图。
图4是表示在静电卡盘的外周部与基座之间配置有电介质层的情况下的静电卡盘附近的等效电路的一例的图。
图5是表示在静电卡盘的外周部与基座之间配置有电介质层的情况下的静电卡盘附近的等效电路的另一例的图。
图6是表示电介质层的配置方式的变形例的图。
图7是表示偏置电功率的大小与孔的倾斜角度的关系的测量结果的一例的图。
图8是表示在静电卡盘的外周部与基座之间没有配置电介质层的等离子体处理装置(比较例)中的聚焦环的温度分布的模拟结果的图。
图9是表示在静电卡盘的外周部与基座之间配置有电介质层的等离子体处理装置(实施例)中的聚焦环的温度分布的模拟结果的图。
附图标记说明
W 晶片
10 处理容器
11 基座
25 静电卡盘
25a 中央部
25b 外周部
30 聚焦环
50 电介质层。
具体实施方式
下面，参考附图对各种实施方式进行详细的说明。此外，对于各附图中相同或相当的部分标注相同的附图标记。
[等离子体处理装置的结构]
图1是表示一个实施方式的等离子体处理装置1的概略结构的截面图。图1所示的等离子体处理装置1例如使用了电容耦合等离子体(CCP：Capacitively Coupled Plasma)的等离子体蚀刻装置。
在图1中，等离子体处理装置1具有金属制例如铝或不锈钢制的安全接地的圆筒形处理容器10。在处理容器10内设置有圆板形基座(基座)11。基座11例如由铝形成，隔着绝缘性的筒状保持部材12被从处理容器10的底部向垂直上方延伸的筒状支承部13支承。基座11作为下部电极发挥作用。
在处理容器10的侧壁与筒状支承部13之间形成有排气路径14，在该排气路径14的入口或中途设置有环形隔板15，并且在底部设置有排气口16，该排气口16经排气管17连接有排气装置18。这里，排气装置18具有真空泵，将处理容器10内的处理空间减压至规定的真空度。此外，排气管17具有作为可变式蝶形阀的自动压力控制阀(automatic pressurecontrol valve)(以下，称为“APC”)(未图示)，该APC自动地进行处理容器10内的压力控制。并且，在处理容器10的侧壁，安装有对晶片W的搬入搬出口19进行开闭的闸阀20。
高频电源22a经匹配器21a与作为下部电极发挥作用的基座11电连接。此外，高频电源22b经匹配器21b与基座11电连接。高频电源22a是等离子体生成用的电源，将规定高频的高频电力施加至基座11。此外，高频电源22b是用于引入离子的电源，将比高频电源22a低的频率的高频电力施加至基座11。从高频电源22b施加至基座11的高频电力，是用于将等离子体中的离子引入作为被处理基片的一例的晶片W的高频电力，也称为“偏置电功率”。高频电源22b在对晶片W进行等离子体处理的期间，根据来自控制部43的指示，将偏置电功率的大小在相对低的值与相对高的值之间切换。
此外，在处理容器10的顶壁部，配置有作为后述的接地电位的上部电极的喷淋头24。通过采用这样的结构，来自高频电源22a的高频电圧被施加在基座11与喷淋头24之间。
在基座11的上表面，设置有用静电吸附力吸附晶片W的静电卡盘25。静电卡盘25具有圆板状的中央部25a和环状的外周部25b。以中央部25a载置晶片W、在外周部25b包围晶片W的方式载置聚焦环30。中央部25a相比于外周部25b向图中上方突出，比外周部25b的厚度大。中央部25a通过将由导电膜构成的电极板25c夹在一对电介质膜之间而构成。外周部25b通过将由导电膜构成的电极板25d夹在一对电介质膜之间而构成。直流电源26经开关27与电极板25c电连接。直流电源28-1、28-2经开关29-1、29-2与电极板25d电连接。而且，静电卡盘25因从直流电源26施加至电极板25c的电圧而产生库仑力等静电力，利用静电力将晶片W吸附保持在静电卡盘25上。此外，静电卡盘25因从直流电源28-1、28-2施加至电极板25d的电圧而产生库仑力等静电力，利用静电力将聚焦环30吸附保持在静电卡盘25上。关于静电卡盘25附近的结构，在后面叙述。
此外，在基座11的内部，例如设置有在圆周方向上延伸地设置的环状的制冷剂室31。从冷却装置32经配管33，34将规定温度的制冷剂例如冷却水循环供给至该制冷剂室31，利用该制冷剂的温度控制静电卡盘25的中央部25a上的晶片W的温度和外周部25b上的聚焦环30的温度。
此外，传热气体供给部35经气体供给线路36与静电卡盘25连接。气体供给线路36分支为到达静电卡盘25的中央部25a的晶片侧线路36a和到达静电卡盘25的外周部25b的聚焦环侧线路36b。传热气体供给部35使用晶片侧线路36a将传热气体供给至被静电卡盘25的中央部25a和晶片W夹着的空间。例如，此外，传热气体供给部35使用聚焦环侧线路36b将传热气体供给至被静电卡盘25的外周部25b和聚焦环30夹着的空间。作为传热气体，适于使用具有热传递性的气体，例如He气体等。
顶壁部的喷淋头24具有：具有大量气体通气孔37a的下表面的电极板37；和可拆装地支承该电极板37的电极支承体38。此外，在该电极支承体38的内部设置有缓冲室39，来自处理气体供给部40的气体供给配管41与该缓冲室39的气体导入口38a连接。此外，在处理容器10的周囲配置有呈环状或同心状地延伸的磁铁42。
上述结构的等离子体处理装置1的动作由控制部43统括地控制。该控制部43例如是计算机，控制等离子体处理装置1的各部分。
控制部43包括未图示的中央处理装置(CPU)和存储器等存储装置，通过读出并执行存储在存储装置中的程序和处理方案，控制等离子体处理装置1的各部分，对晶片W实施规定的等离子体处理。
在这样构成的等离子体处理装置1中，在对晶片W实施蚀刻处理的情况下，首先，闸阀20被控制成开状态，经搬入搬出口19将蚀刻对象的晶片W搬入处理容器10内，载置于静电卡盘25上。然后，从直流电源26将规定的直流电圧施加至电极板25c，晶片W被吸附保持在静电卡盘25的中央部25a。此外，从直流电源28-1、28-2将规定的直流电圧施加至电极板25d，聚焦环30被吸附保持在静电卡盘25的外周部25b。
然后，从处理气体供给部40以规定的流量向缓冲室39供给用于蚀刻的处理气体，经气体通气孔37a将处理气体供给至处理容器10内。此外，利用排气装置18对处理容器10内进行排气，处理容器10内的压力被控制为规定的压力。在将处理气体供给至处理容器10内的状态下，从高频电源22a向基座11施加等离子体生成用的高频电力，并且从高频电源22b向基座11施加用于引入离子的高频电力(即，偏置电功率)。
从喷淋头24的气体通气孔37a排出的处理气体，在因施加至基座11的高频电力而在喷淋头24与基座11之间产生的辉光放电中进行等离子体化。利用处理气体的等离子体中所包含的自由基和离子对晶片W的被处理面进行蚀刻，在晶片W的被处理面形成孔。
此外，在本实施方式中，控制部43在对晶片W进行等离子体处理的期间，控制高频电源22b，将施加至基座11的偏置电功率的大小在相对低的值与相对高的值之间切换。
[静电卡盘附近的结构]
接着，参考图2，对静电卡盘25附近的结构进行说明。图2是将基座11、静电卡盘25、晶片W和聚焦环30放大地表示的放大截面图。
如图2所示，以在静电卡盘25的中央部25a载置晶片W、在外周部25b包围晶片W的方式载置聚焦环30。聚焦环30例如由硅等导电性部材形成。聚焦环30，以聚焦环30的下表面30b之中的全部区域与静电卡盘25的外周部25b接触的状态，载置于静电卡盘25的外周部25b。此外，在晶片W载置于静电卡盘25的中央部25a并且聚焦环30载置于静电卡盘25的外周部25b的状态下，聚焦环30的上表面30a的高度与晶片W的上表面的高度一致。
此外，在静电卡盘25的外周部25b与基座11之间配置有电介质层50。静电卡盘25的中央部25a，如上所述，相比于静电卡盘25的外周部25b向上方突出，与外周部25b相比厚度较大。由于中央部25a与外周部25b之间的厚度的不同，中央部25a的静电电容比外周部25b的静电电容小。对此，电介质层50具有使静电卡盘25的中央部25a的静电电容与静电卡盘25的外周部25b的静电电容之差减少的静电电容。具体而言，选择电介质层50的厚度和相对介电常数，使得电介质层50的静电电容与静电卡盘25的外周部25b的静电电容的合成静电电容，与静电卡盘25的中央部25a的静电电容一致。通过采用上述的结构，隔着电介质层50和静电卡盘25的外周部25b的基座11与聚焦环30之间的阻抗，与隔着静电卡盘25的中央部25a的基座11与晶片W之间的阻抗一致。
这里，使用静电卡盘25附近的等效电路，对电介质层50的作用进行说明。图3是表示在静电卡盘25的外周部25b与基座11之间没有配置电介质层50的情况下的静电卡盘25附近的等效电路的一例的图。图4是表示在静电卡盘25的外周部25b与基座11之间配置有电介质层50的情况下的静电卡盘25附近的等效电路的一例的图。
在图3和图4中，将静电卡盘25的中央部25a的静电电容定义为Cw，将静电卡盘25的外周部25b的静电电容定义为Cf。此外，在图4中，将电介质层50的静电电容定义为Cd。静电卡盘25的中央部25a与外周部25b相比，厚度较大，因此静电电容Cw比静电电容Cf小。
首先，如图3所示，设想在静电卡盘25的外周部25b与基座11之间没有配置电介质层50的情况。在等离子体处理期间施加至基座11的偏置电功率被切换至相对低的值(以下称为“低偏置电功率值”)时，聚焦环30的上方的等离子体鞘的高度与晶片W的上方的等离子体鞘的高度一起下降。这里，由于聚焦环30的上表面30a的高度与晶片W的上表面的高度一致，因此，聚焦环30的上方的等离子体鞘的高度，如图3的虚线所示，与晶片W的上方的等离子体鞘的高度大致一致。这样，在晶片W的边缘部附近，等离子体中的离子相对于晶片W的被处理面在铅垂方向上入射。在蚀刻处理中，沿着离子的入射方向形成孔。因此，在晶片W的边缘部附近，在晶片W的被处理面形成的孔的深度方向的形状，成为沿着铅垂方向的形状。
之后，当施加至基座11的偏置电功率被切换为相对高的值(以下称为“高偏置电功率值”)时，聚焦环30的上方的等离子体鞘的高度与晶片W的上方的等离子体鞘的高度一起上升。这里已知，当偏置电功率被切换为高偏置电功率值时，晶片W的上方的等离子体鞘与聚焦环30的上方的等离子体鞘之间的高度的大小关系，依赖于晶片W与基座11之间的阻抗、和聚焦环30与基座11之间的阻抗之差。在没有配置电介质层50的情况下，晶片W与基座11之间的阻抗，与静电电容Cw的倒数成比例，聚焦环30与基座11之间的阻抗，与静电电容Cf的倒数成比例。静电电容Cw比静电电容Cf小。因此，晶片W与基座11之间的阻抗，比聚焦环30与基座11之间的阻抗大。因此，聚焦环30的上方的等离子体鞘的高度，如图3的实线所示，比晶片W的上方的等离子体鞘的高度大。这样，在晶片W的边缘部附近，等离子体中的离子相对于晶片W的被处理面向晶片W的边缘部的方向倾斜地入射。因此，在晶片W的边缘部附近，在晶片W的被处理面形成的孔在深度方向的形状，为相对于铅垂方向向晶片W的边缘部倾斜的形状。其结果是，晶片W上形成的倾斜增大。
对此，如图4所示，设想在静电卡盘25的外周部25b与基座11之间配置有电介质层50的情况。当在等离子体处理期间施加至基座11的偏置电功率被切换为低偏置电功率值时，聚焦环30的上方的等离子体鞘的高度与晶片W的上方的等离子体鞘的高度一起下降。这里，由于聚焦环30的上表面30a的高度与晶片W的上表面的高度一致，因此聚焦环30的上方的等离子体鞘的高度，如图4的虚线所示，与晶片W的上方的等离子体鞘的高度一致。这样，在晶片W的边缘部附近，等离子体中的离子相对于晶片W的被处理面在铅垂方向上入射。在蚀刻处理中，沿离子的入射方向形成孔。因此，在晶片W的边缘部附近，在晶片W的被处理面形成的孔的深度方向的形状，成为沿着铅垂方向的形状。
之后，当施加至基座11的偏置电功率被切换为高偏置电功率值时，聚焦环30的上方的等离子体鞘的高度与晶片W的上方的等离子体鞘的高度一起上升。这里已知，当偏置电功率被切换为高偏置电功率值时，晶片W的上方的等离子体鞘与聚焦环30的上方的等离子体鞘之间的高度的大小关系，依赖于晶片W与基座11之间的阻抗、和聚焦环30与基座11之间的阻抗之差。在配置有电介质层50的情况下，晶片W与基座11之间的阻抗，与静电电容Cw的倒数成比例，聚焦环30与基座11之间的阻抗，与静电电容Cf和静电电容Cd的合成静电电容(Cf·Cd)/(Cf+Cd)的倒数成比例。在本实施方式中，选择电介质层50的厚度和相对介电常数，使得合成静电电容(Cf·Cd)/(Cf+Cd)与静电电容Cw一致。通过采用上述的结构，隔着电介质层50和静电卡盘25的外周部25b的基座11与聚焦环30之间的阻抗，与隔着静电卡盘25的中央部25a的基座11与晶片W之间的阻抗一致。因此，聚焦环30的上方的等离子体鞘的高度，如图4的实线所示，与晶片W的上方的等离子体鞘的高度一致。这样，在晶片W的边缘部附近，等离子体中的离子相对于晶片W的被处理面在铅垂方向上入射。因此，在晶片W的边缘部附近，在晶片W的被处理面形成的孔的深度方向的形状，成为沿着铅垂方向的形状。即，通过如本实施方式这样配置电介质层50，在偏置电功率被在低偏置电功率值与高偏置电功率值之间切换的等离子体处理中，能够抑制伴随偏置电功率的大小的改变而发生的倾斜。
此外，在上述的说明中，说明了选择电介质层50的厚度和相对介电常数，使得合成静电电容(Cf·Cd)/(Cf+Cd)与静电电容Cw一致的例子，但是本发明并不限定于此。也可以在考虑了聚焦环30的下表面30b中的一部分区域与静电卡盘25的外周部25b接触的情况下，选择电介质层50的厚度和相对介电常数。图5是表示在静电卡盘的外周部与基座之间配置有电介质层的情况下的静电卡盘附近的等效电路的另一例的图。在图5所示的例子中，聚焦环30，以聚焦环30的下表面30b中的一部分区域与静电卡盘25的外周部25b接触的状态，载置于静电卡盘25的外周部25b。在图5中，将暴露在等离子体中的聚焦环30的上表面30a的面积定义为S1，将聚焦环30的下表面30b之中的与静电卡盘25的外周部25b接触的一部分区域的面积定义为S2。在此情况下，选择电介质层50的厚度和相对介电常数，使得将面积S2与面积S1之比乘以合成静电电容(Cf·Cd)/(Cf+Cd)而得到的值与静电电容Cw一致。通过采用上述的结构，隔着电介质层50和静电卡盘25的外周部25b的基座11与聚焦环30之间的阻抗和隔着静电卡盘25的中央部25a的基座11与晶片W之间的阻抗，以更良好的精度一致。
返回至图2的说明。电介质层50不隔着粘接剂地形成在基座11上。具体而言，如图2所示，电介质层50，通过喷镀或涂覆，形成在基座11的上表面的区域中的、与静电卡盘25的外周部25b对应的区域中形成的凹部。
这样，通过将电介质层50不隔着粘接剂地形成在基座11上，能够不损坏从聚焦环30向基座11的传热性，因此能够抑制聚焦环30的温度上升。
接着，对电介质层50的配置方式的变形例进行说明。图6是表示电介质层50的设置方式的变形例的图。在一个实施方式中，说明了电介质层50配置在静电卡盘25的外周部25b与基座11之间的例子。但是，例如如图6所示，电介质层50也可以配置在静电卡盘25的外周部25b与聚焦环30之间。图6所示的电介质层50，与图2所示的电介质层50同样地具有使静电卡盘25的中央部25a的静电电容与静电卡盘25的外周部25b的静电电容之差减少的静电电容。具体而言，选择电介质层50的厚度和相对介电常数，使得电介质层50的静电电容和静电卡盘25的外周部25b的静电电容的合成静电电容与静电卡盘25的中央部25a的静电电容一致。通过采用上述的结构，隔着电介质层50和静电卡盘25的外周部25b的基座11和聚焦环30之间的阻抗与隔着静电卡盘25的中央部25a的基座11和晶片W之间的阻抗一致。
此外，在上述的说明中，说明了通过电介质层50的厚度和相对介电常数以使阻抗一致的例子，但是本发明并不限定于此。例如，也可以是调整晶片部的基座的厚度和/或FR部的基座的厚度而使阻抗一致的方法。
[偏置电功率的大小与孔的倾斜角度的关系]
接着，对一个实施方式的等离子体处理装置1的效果(偏置电功率的大小与孔的倾斜角度的关系的测量结果)进行说明。图7是表示偏置电功率的大小与孔的倾斜角度的关系的测量结果的一例的图。
在图7中，“比较例”表示，在使用在静电卡盘25的外周部25b与基座11之间没有配置电介质层50的等离子体处理装置，进行偏置电功率的大小的切换的蚀刻处理的情况下的孔的倾斜角度晶片W的上方的测量结果。此外，“实施例1”表示，在使用在静电卡盘25的外周部25b与基座11之间配置有电介质层50的等离子体处理装置1，伴随偏置电功率的大小的切换而进行了蚀刻处理的情况下的孔的倾斜角度晶片W的上方的测量结果。此外，“实施例2”表示，在使用在静电卡盘25的外周部25b与聚焦环30之间配置有电介质层50的等离子体处理装置1，进行偏置电功率的大小的切换的蚀刻处理的情况下的孔的倾斜角度晶片W的上方的测量结果。此外，在“比较例”中，调节了聚焦环30的高度，以使得在施加至基座11的偏置电功率被切换为作为高偏置电功率值的14000W的情况下的孔的倾斜角度晶片W的上方大致相同。
此外，在图7中，施加至基座11的偏置电功率，在作为低偏置电功率值的2000W与作为高偏置电功率值的14000W之间被切换。此外，在图7中，孔的倾斜角度晶片W的上方被定义为孔的深度方向相对于铅垂方向的角度。即，在晶片W上形成的孔向晶片W的被处理面的周缘部的方向倾斜的情况下，孔的倾斜角度晶片W的上方为正值。另一方面，在晶片W上形成的孔向晶片W的被处理面的中心部的方向倾斜的情况下，孔的倾斜角度晶片W的上方为负值。
如图7所示，在比较例中，在偏置电功率的大小被切换了的情况下，孔的倾斜角度晶片W的上方的变动量△晶片W的上方为0.48deg(0.48度)。
对此，在实施例1中，在偏置电功率的大小被切换了的情况下，孔的倾斜角度晶片W的上方的变动量△晶片W的上方为0.06deg。此外，在实施例2中，在偏置电功率的大小被切换了的情况下，孔的倾斜角度晶片W的上方的变动量△晶片W的上方为0.35deg。即，在实施例1，2中，与比较例相比，在伴随偏置电功率的大小的切换而进行的蚀刻处理中，能够抑制晶片W上形成的倾斜。
在实施例2中，孔的倾斜角度晶片W的上方的变动量△晶片W的上方比实施例1大。这是因为在实施例2中，基座11与聚焦环30之间的阻抗比隔着静电卡盘25的中央部25a的基座11与晶片W之间的阻抗大。因此，当使基座11与聚焦环30之间的阻抗过大时，孔的倾斜角度晶片W的上方的变动量△晶片W的上方变大，因此并不令人满意。
[聚焦环30的温度分布的模拟结果]
接着，对一个实施方式的等离子体处理装置1的效果(聚焦环30的温度分布的模拟结果)进行说明。图8是表示在静电卡盘25的外周部25b与基座11之间没有配置电介质层50的等离子体处理装置(比较例)中的聚焦环30的温度分布的模拟结果的图。图9是表示在静电卡盘25的外周部25b与基座11之间配置有电介质层50的等离子体处理装置1(实施例)中的聚焦环30的温度分布的模拟结果的图。
如图8和图9所示，在实施例中，能够获得与比较例大致相同的聚焦环30的温度分布。即，在实施例中，电介质层50不隔着粘接剂地形成在基座11上。因此，由于不损害从聚焦环30向基座11的传热性，所以能够抑制聚焦环30的温度上升。
以上，依照一个实施方式，在对晶片W实施等离子体处理的期间对基座11施加大小被切换的偏置电功率，在设置在该基座11上的静电卡盘25的外周部25b与基座11或聚焦环30之间配置了电介质层50。通过采用这样的结构，在伴随偏置电功率的大小的切换而进行的等离子体处理中，能够抑制晶片W上形成的倾斜。
此外，依照一个实施方式，电介质层50不隔着粘接剂地形成在基座11上。因此，由于不损害从聚焦环30向基座11的传热性，所以能够抑制聚焦环30的温度上升。
此外，本发明不限定于上述的实施方式，能够在其主旨的范围内进行各种变形。
例如，在上述的实施方式中，说明了静电卡盘25利用静电力吸附保持聚焦环30的例子，但是静电卡盘25也可以不吸附保持聚焦环30。在此情况下，从静电卡盘25省略电极板25d。
此外，在上述的实施方式中，等离子体处理装置1为CCP型等离子体蚀刻装置，但是能够在等离子体处理装置1中采用任意的等离子体源。例如，作为等离子体处理装置1中能够采用的等离子体源，能够列举Inductively Coupled Plasma(ICP：电感耦合等离子体)，Radial Line Slot Antenna(径向线缝隙天线)，Electron Cyclotron Resonance Plasma(ECR：电子回旋共振等离子体)，Helicon Wave Plasma(HWP：螺旋波等离子体)等。

Claims (9)

1.一种等离子体处理装置，其特征在于，包括：
基座，其能够被施加在对被处理基片进行等离子体处理期间中能够切换大小的偏置电功率；
静电卡盘，其设置在所述基座上，能够在中央部载置所述被处理基片，在外周部以包围所述被处理基片的方式载置聚焦环；和
电介质层，其配置在所述静电卡盘的外周部与所述基座或所述聚焦环之间，具有使所述静电卡盘的中央部的静电电容与所述静电卡盘的外周部的静电电容之差减少的静电电容。
2.如权利要求1所述的等离子体处理装置，其特征在于：
选择所述电介质层的厚度和相对介电常数，以使得所述电介质层的静电电容和所述静电卡盘的外周部的静电电容的合成静电电容与所述静电卡盘的中央部的静电电容一致。
3.如权利要求1或2所述的等离子体处理装置，其特征在于：
所述聚焦环，在所述聚焦环的下表面之中的一部分区域与所述静电卡盘的外周部接触的状态下载置于所述静电卡盘的外周部，
选择所述电介质层的厚度和相对介电常数，以使得将所述聚焦环的下表面之中的所述一部分区域的面积与所述聚焦环的上表面的面积之比乘以所述电介质层的静电电容与所述静电卡盘的外周部的静电电容的合成静电电容而得到的值，与所述静电卡盘的中央部的静电电容一致。
4.一种等离子体处理装置，其特征在于，包括：
基座，其能够被施加在对被处理基片进行等离子体处理期间中能够切换大小的偏置电功率；
静电卡盘，其设置在所述基座上，能够在中央部载置所述被处理基片，在外周部以包围所述被处理基片的方式载置聚焦环；和
电介质层，其配置在所述静电卡盘的外周部与所述基座或所述聚焦环之间，具有使所述静电卡盘的中央部的每单位面积的静电电容与所述静电卡盘的外周部的每单位面积的静电电容之差减少的每单位面积的静电电容。
5.如权利要求4所述的等离子体处理装置，其特征在于：
选择所述电介质层的厚度和相对介电常数，以使得所述电介质层的每单位面积的静电电容与所述静电卡盘的外周部的每单位面积的静电电容的合成静电电容，与所述静电卡盘的中央部的每单位面积的静电电容一致。
6.如权利要求4或5所述的等离子体处理装置，其特征在于：
所述聚焦环，在所述聚焦环的下表面之中的一部分区域与所述静电卡盘的外周部接触的状态下载置于所述静电卡盘的外周部，
选择所述电介质层的厚度和相对介电常数，以使得将所述聚焦环的下表面之中的所述一部分区域的面积与所述聚焦环的上表面的面积之比乘以所述电介质层的每单位面积的静电电容与所述静电卡盘的外周部的每单位面积的静电电容的合成静电电容而得到的值，与所述静电卡盘的中央部的每单位面积的静电电容一致。
7.如权利要求1～6中任一项所述的等离子体处理装置，其特征在于：
在所述被处理基片载置于所述静电卡盘的中央部并且所述聚焦环载置于所述静电卡盘的外周部的状态下，所述聚焦环的上表面的高度与所述被处理基片的上表面的高度一致。
8.如权利要求1～7中任一项所述的等离子体处理装置，其特征在于：
所述电介质层不隔着粘接剂地形成在所述基座上或所述静电卡盘的外周部上。
9.一种等离子体处理方法，其特征在于：
使用权利要求1～8中任一项所述的等离子体处理装置，对被处理基片进行等离子体处理。
CN201811073526.7A 2017-09-15 2018-09-14 等离子体处理装置和等离子体处理方法 Active CN109509694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111085961.3A CN113793794A (zh) 2017-09-15 2018-09-14 等离子体处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017177398A JP6974088B2 (ja) 2017-09-15 2017-09-15 プラズマ処理装置及びプラズマ処理方法
JP2017-177398 2017-09-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111085961.3A Division CN113793794A (zh) 2017-09-15 2018-09-14 等离子体处理装置

Publications (2)

Publication Number Publication Date
CN109509694A true CN109509694A (zh) 2019-03-22
CN109509694B CN109509694B (zh) 2021-10-08

Family

ID=65720525

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111085961.3A Pending CN113793794A (zh) 2017-09-15 2018-09-14 等离子体处理装置
CN201811073526.7A Active CN109509694B (zh) 2017-09-15 2018-09-14 等离子体处理装置和等离子体处理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111085961.3A Pending CN113793794A (zh) 2017-09-15 2018-09-14 等离子体处理装置

Country Status (5)

Country Link
US (2) US11004717B2 (zh)
JP (1) JP6974088B2 (zh)
KR (1) KR102614244B1 (zh)
CN (2) CN113793794A (zh)
SG (1) SG10201807919UA (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185789A (zh) * 2019-07-01 2021-01-05 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
TWI843988B (zh) * 2021-03-24 2024-06-01 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7107949B2 (ja) * 2017-01-27 2022-07-27 アイクストロン、エスイー 搬送リング
JP2018147959A (ja) * 2017-03-02 2018-09-20 東京エレクトロン株式会社 検査システム、ならびに検査システムの故障解析・予知方法
JP6723660B2 (ja) * 2017-03-24 2020-07-15 住友重機械イオンテクノロジー株式会社 ウェハ保持装置及びウェハ着脱方法
US11289310B2 (en) * 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
US10784089B2 (en) 2019-02-01 2020-09-22 Applied Materials, Inc. Temperature and bias control of edge ring
KR102077974B1 (ko) * 2019-08-29 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 포커스링을 포함하는 플라즈마 처리 장치
WO2022259793A1 (ja) * 2021-06-08 2022-12-15 東京エレクトロン株式会社 プラズマ処理装置
US20230033827A1 (en) * 2021-07-21 2023-02-02 Applied Materials, Inc. Uniformity control for plasma processing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591793A (zh) * 2003-09-05 2005-03-09 东京毅力科创株式会社 聚焦环和等离子体处理装置
CN1682344A (zh) * 2002-09-18 2005-10-12 朗姆研究公司 等离子体处理室中的边缘环磨损的补偿的方法和装置
US20080236749A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Plasma processing apparatus
CN101651078A (zh) * 2008-08-13 2010-02-17 东京毅力科创株式会社 聚焦环、等离子体处理装置及等离子体处理方法
JP2010183074A (ja) * 2003-04-24 2010-08-19 Tokyo Electron Ltd プラズマ処理装置、フォーカスリング及び被処理体の載置装置
US20110209828A1 (en) * 2004-04-14 2011-09-01 Ryoji Nishio Method and apparatus for plasma processing
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN106997842A (zh) * 2016-01-22 2017-08-01 应用材料公司 控制电容耦合等离子体工艺设备的边缘环的射频振幅

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185542A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd プラズマ処理装置及びそれを用いたプラズマ処理方法
US20040261946A1 (en) 2003-04-24 2004-12-30 Tokyo Electron Limited Plasma processing apparatus, focus ring, and susceptor
JP4640922B2 (ja) * 2003-09-05 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置
JP2010034416A (ja) * 2008-07-30 2010-02-12 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP5371466B2 (ja) 2009-02-12 2013-12-18 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
JP5563347B2 (ja) * 2010-03-30 2014-07-30 東京エレクトロン株式会社 プラズマ処理装置及び半導体装置の製造方法
JP2015095409A (ja) 2013-11-13 2015-05-18 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP6570971B2 (ja) 2015-05-27 2019-09-04 東京エレクトロン株式会社 プラズマ処理装置およびフォーカスリング
KR102424818B1 (ko) 2015-05-27 2022-07-25 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 포커스 링
US11127619B2 (en) * 2016-06-07 2021-09-21 Applied Materials, Inc. Workpiece carrier for high power with enhanced edge sealing
JP6805032B2 (ja) 2017-03-09 2020-12-23 日本特殊陶業株式会社 保持装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1682344A (zh) * 2002-09-18 2005-10-12 朗姆研究公司 等离子体处理室中的边缘环磨损的补偿的方法和装置
JP2010183074A (ja) * 2003-04-24 2010-08-19 Tokyo Electron Ltd プラズマ処理装置、フォーカスリング及び被処理体の載置装置
CN1591793A (zh) * 2003-09-05 2005-03-09 东京毅力科创株式会社 聚焦环和等离子体处理装置
US20110209828A1 (en) * 2004-04-14 2011-09-01 Ryoji Nishio Method and apparatus for plasma processing
US20080236749A1 (en) * 2007-03-28 2008-10-02 Tokyo Electron Limited Plasma processing apparatus
CN101651078A (zh) * 2008-08-13 2010-02-17 东京毅力科创株式会社 聚焦环、等离子体处理装置及等离子体处理方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN106997842A (zh) * 2016-01-22 2017-08-01 应用材料公司 控制电容耦合等离子体工艺设备的边缘环的射频振幅

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185789A (zh) * 2019-07-01 2021-01-05 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
TWI843988B (zh) * 2021-03-24 2024-06-01 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法

Also Published As

Publication number Publication date
SG10201807919UA (en) 2019-04-29
KR102614244B1 (ko) 2023-12-14
KR20190031164A (ko) 2019-03-25
US11830751B2 (en) 2023-11-28
US20210233794A1 (en) 2021-07-29
US20190088523A1 (en) 2019-03-21
US11004717B2 (en) 2021-05-11
JP6974088B2 (ja) 2021-12-01
CN113793794A (zh) 2021-12-14
CN109509694B (zh) 2021-10-08
JP2019054113A (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
CN109509694A (zh) 等离子体处理装置和等离子体处理方法
TWI788390B (zh) 用於電漿處理的分佈式電極陣列
KR102700599B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US9021984B2 (en) Plasma processing apparatus and semiconductor device manufacturing method
JP6045574B2 (ja) プラズマチャンバのための通電グリッド
CN106463449B (zh) 具有凸起的顶板及冷却通道的静电夹盘
TW202105502A (zh) 具有晶圓邊緣電漿殼層調諧能力的半導體電漿處理設備
TW201941354A (zh) 用於基板支撐件的處理套組
CN109841476B (zh) 半导体制造装置用的部件以及半导体制造装置
JP6938746B1 (ja) エッチング装置及びエッチング方法
CN106548967B (zh) 承载装置以及半导体加工设备
TWI767655B (zh) 蝕刻裝置及蝕刻方法
US20230091584A1 (en) Plasma processing apparatus and etching method
JP7246451B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP7563843B2 (ja) 載置台及び基板処理装置
US20210020408A1 (en) Substrate support assembly, substrate processing apparatus, and edge ring
US20230056323A1 (en) Plasma processing apparatus and etching method
JP2023027754A (ja) プラズマ処理装置及びエッチング方法
JP2023046283A (ja) プラズマ処理装置及びエッチング方法
CN113496925A (zh) 边缘环、载置台以及基板处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant