CN109508065B - 一种时钟信号选择系统以及服务器 - Google Patents
一种时钟信号选择系统以及服务器 Download PDFInfo
- Publication number
- CN109508065B CN109508065B CN201811345706.6A CN201811345706A CN109508065B CN 109508065 B CN109508065 B CN 109508065B CN 201811345706 A CN201811345706 A CN 201811345706A CN 109508065 B CN109508065 B CN 109508065B
- Authority
- CN
- China
- Prior art keywords
- card
- slave
- slot position
- interface
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Abstract
本发明公开了一种时钟信号选择系统,其包括具有一主卡槽位以及若干从卡槽位的主板,插接在主卡槽位和/或从卡槽位上的若干个相同板卡,其中每个板卡均包括用于产生时钟信号的时钟源,以及与时钟源连接的控制选择模块;其中,每一个从卡槽位与主卡槽位通过数据线连接;主卡槽位配置为当有板卡插入时产生在位信号并通过数据线传递给从卡槽位中的板卡;板卡配置为当其控制选择模块通过数据线识别到在位信号时,选择插入主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号。本发明还公开了一种服务器。本发明公开的时钟信号选择系统能够实现多个相同的板卡时钟信号同源。
Description
技术领域
本发明涉及通信领域,具体涉及一种时钟信号选择系统以及服务器。
背景技术
板卡,一种印制电路板,可以插入计算机的主电路板的插槽中,用于控制硬件的运行,例如用于控制GPU。
随着通信技术的发展,大多数系统的硬件部分均由多个板卡构成,而且每个板卡又设置有至少一个GPU,为了保证系统的稳定性,多个板卡间的GPU需要通过NVLINK互联,而所有的NVLINK的参考时钟需要来自同一时钟源。
现有技术中,通常利用PCB板传输时钟信号,这样时钟信号需要经过3个板子以及2对连接器,因此整条链路上的信号损耗比较大。而且针对多个相同板卡,即每个板卡均有时钟源,采用上述方法无法实现多个相同板卡间的时钟信号同源的问题。
发明内容
有鉴于此,本发明实施例的目的在于提出一种时钟信号选择系统及方法,能够实现多个相同板卡间的时钟信号信号同源,而且时钟信号也无需经过PCB板,减少了信号的损耗。
基于上述目的,本发明实施例的一方面提供了一种时钟信号选择系统,包括:
主板,所述主板包括一主卡槽位以及若干从卡槽位;
若干个相同板卡,所述板卡插接在所述主卡槽位和/或所述从卡槽位上,其中每个板卡均包括用于产生时钟信号的时钟源,以及与所述时钟源连接的控制选择模块;
其中,每一个从卡槽位与所述主卡槽位通过数据线连接;所述主卡槽位配置为当有板卡插入时产生在位信号并通过所述数据线传递给所述从卡槽位中的板卡;
所述板卡配置为当其控制选择模块通过所述数据线识别到所述在位信号时,选择插入所述主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号。
进一步地,所述若干个相同板卡为多个相同板卡,其中的任意一个板卡插接在所述主卡槽位上,其余板卡插接在所述从卡槽位上。
进一步地,所述若干个相同板卡为一个板卡,所述一个板卡插接在所述主卡槽位上或所述从卡槽位上。
进一步地,插接在所述主卡槽位上的板卡为主板卡,插接在所述从卡槽位上的板卡为从板卡。
进一步地,所述控制选择模块包括:
时钟信号选择模块,所述时钟信号选择模块与所述时钟源连接;以及
自我判断模块,所述自我判断模块与所述时钟信号选择模块连接;
其中,所述自我判断模块用于根据是否能够识别到所述在位信号,以控制所述时钟选择模块选择相应的时钟源产生的时钟信号。
进一步地,其特征在于,
所述主卡槽位包括:
第一接口,所述第一接口与所述主板卡的时钟源连接;
第三接口,所述第三接口连接所述主板卡的地线;
所述从卡槽位包括:
第二接口,所述第二接口与所述第一接口以及所述从板卡的时钟信号选择模块连接;
第四接口,所述第四接口与所述第三接口以及所述从板卡的自我判断模块连接。
进一步地,所述数据线包括:
第一数据线,所述第一数据线用于连接所述第一接口和所述第二接口;以及
第二数据线,所述第二数据线用于连接所述第三接口和所述第四接口。
根据本发明的另一方面,本发明的实施例还提供了一种服务器,包括:
主板,所述主板包括一主卡槽位以及若干从卡槽位;
若干个相同板卡,所述板卡插接在所述主卡槽位和/或所述从卡槽位上,其中每个板卡均包括用于产生时钟信号的时钟源,以及与所述时钟源连接的控制选择模块;
其中,每一个从卡槽位与所述主卡槽位通过数据线连接;所述主卡槽位配置为当有板卡插入时产生在位信号;所述从卡槽位配置为当插入其中的板卡的控制选择模块通过所述数据线识别到所述在位信号时,选择插入所述主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号。
进一步地,插接在所述主卡槽位上的板卡为主板卡,插接在所述从卡槽位上的板卡为从板卡;
其中,所述主卡槽位包括:
第一接口,所述第一接口与所述主板卡的时钟源连接;
第三接口,所述第三接口连接所述主板卡的地线;
所述从卡槽位包括:
第二接口,所述第二接口与所述第一接口以及所述从板卡的时钟信号选择模块连接;
第四接口,所述第四接口与所述第三接口以及所述从板卡的自我判断模块连接。
进一步地,所述数据线包括:
第一数据线,所述第一数据线用于连接所述第一接口和所述第二接口;以及
第二数据线,所述第二数据线用于连接所述第三接口和所述第四接口。
本发明具有以下有益技术效果:能够实现多个相同板卡间的时钟信号信号同源,而且时钟信号也无需经过PCB板,减少了信号的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的时钟信号选择系统的结构示意图;
图2为本发明的一个实施例提供的时钟信号选择系统的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
根据本发明的一个方面,本发明的实施例提供了一种时钟信号选择系统100,如图1所示,系统100可以包括多个相同板卡1、以及主板。其中,主板可以包括一主卡槽位2和若干从卡槽位3,以用于板卡1的插入。而且每一个从卡槽位3均与主卡槽位2通过数据线连接。
需要说明的是,图1仅仅示出了一个从卡槽位3,但是本发明的实施例提供的系统100所包括的从卡槽位3并不限定只有1个,其可以有多个,例如2个,3个或更多个。
其中,图1示出的多个相同板卡1中的每个板卡1均可以包括用于产生时钟信号的时钟源11以及与时钟源11连接控制选择模块101。具体的,控制选择模块101可以包括与时钟源11连接的时钟信号选择模块12。
图1示出的主卡槽位2被配置为当有板卡插入时产生在位信号并通过数据线传递给所述从卡槽位中的板卡,板卡1则配置为当其控制选择模块101通过所述数据线识别到所述在位信号时,选择插入所述主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号。
在一些实施例中,主卡槽位2可以包括与插入的板卡1的时钟源11连接的第一接口21,而每一个从卡槽位3均包括与所述第一接口21以及插入该从卡槽位3的板卡1的时钟信号选择模块12连接的第二接口31。
在一些实施例中,主卡槽位2可以有多个第一接口21,或者第一接口21具有多个插口,以满足多个从卡槽位3的第二接口31的需求。
在一些实施例中,主卡槽位2的第一接口21与每一个从卡槽位3的第二接口31可以通过线缆连接,例如,可以通过第一数据线42连接第一接口21和第二接口31,进而可以实现插入主卡槽位2的板卡1的时钟源11与插入从卡槽位3的板卡1的时钟信号选择模块12的连接,以实现插入主卡槽位2的板卡1产生的时钟信号向插入从卡槽位3的板卡1的传输。因此,插入从卡槽位3的板卡1的时钟信号选择模块12既与自身的时钟源11连接,又通过第一接口21、第一数据线42以及第二接口31与插入主卡槽位2的板卡1的时钟源11连接。
在一些实施例中,插入主卡槽位2的板卡1即作为主板卡,插入从卡槽位3的板卡1即作为从板卡。
需要说明的是,由于每个板卡1完全相同,所以每个板卡1既能插入主卡槽位2,又能插入从卡槽位3,即板卡1在插入主卡槽位2或从卡槽位3之前并不区分主板卡或从板卡,只有当板卡1插入主卡槽位2后才作为主板卡,插入从卡槽位3后才作为从板卡。因此,多个板卡1中的任意一个板卡1均能插入主卡槽位2作为主板卡。
在一些实施例中,如图1所示,每个板卡1还包括与时钟信号选择模块12连接的自我判断模块13,用于板卡1自我判断自身为主板卡还是从板卡。这是由于在插入卡槽位之前,板卡1没有主从之分,只有插入相应槽位后才有主从之分,但是板卡1自身无法确定是主板卡还是从板卡,这样,就需要板卡1自我判断识别自身是主板卡还是从板卡,即自身插入的是主卡槽位2还是从卡槽位3。
这样,当插入主卡槽位2和/或从卡槽位3的板卡1通过自我判断模块13判断出自身属于哪种类型的板卡后,各自的时钟信号选择模块12即选择相应的时钟源11产生的信号作为时钟信号。
在本实施例中,当插入主卡槽位2和从卡槽位3的板卡1经过自我判断后,则主板卡和从板卡的时钟信号选择模块12均选择主板卡的时钟源11产生的信号作为时钟信号。
在一些实施例中,每个板卡1的自我判断模块13可以通过是否能够识别到在位信号,来自我判断自身插入的是主卡槽位2还是从卡槽位3,进而控制时钟信号选择模块12选择相应的时钟信号。
在本实施例中,如图1所示,主卡槽位2还可以包括与插入该主卡槽位2的板卡1的地线连接的第三接口22,每一个从卡槽位3还可以包括与所述第三接口22以及插入该从卡槽位3的板卡1的自我判断模块13连接的第四接口32。
这样,插入从卡槽位3的板卡1的自我判断模块13可以通过第四接口32与插入主卡槽位2的板卡1的地线连接,即可识别到一个插入主卡槽位2的板卡1的在位信号,也即识别到一个主板卡的在位信号。这时,插入从卡槽位3的从板卡即选择插入主卡槽位2的主板卡的时钟源11产生的时钟信号。而插入主卡槽位2的主板卡的自我判断模块13并没有与任何地线连接,因此无法识别到在位信号,则插入主卡槽位2的主板卡选择自身的时钟源11产生的时钟信号。
需要说明的是,只有当主卡槽位2插入板卡1后,第三接口22才与该板卡1的地线连接,这样,在从卡槽位3插入板卡1后,从板卡才能识别到在位信号。因此,当只有一个从卡槽位3有板卡1插入且主卡槽位2没有板卡1插入时,则选择插入所述从卡槽位3的板卡1的时钟源11产生的信号作为时钟信号。或者当只有一个主卡槽位2有板卡1插入且从卡槽位3没有板卡1插入时,则选择插入所述主卡槽位2的板卡1的时钟源11产生的信号作为时钟信号。
在一些实施例中,主卡槽位2的第三接口22与每一个从卡槽位3的第四接口32可以通过线缆连接,例如,可以通过第二数据线41连接第三接口22和第四接口32,进而可以实现插入主卡槽位2的板卡1的地线与插入从卡槽位3的板卡1的自我判断模块13的连接。
在一些实施例中,当只有所述主卡槽位2有板卡1插入时,则选择该板卡1的时钟源11产生的信号作为时钟信号。
因此,本发明实施例提出的时钟信号选择系统100,既能够支持多个相同板卡工作,且能够通过主卡槽位和从卡槽位以及板卡自我判断过程实现时钟信号同源。同时,当任意一个板卡插入主卡槽位或从卡槽位时,该板卡也能正常工作。
在一些实施例中,每个板卡1的时钟源11可以包括晶体振荡器和时钟发生器,二者配合以产生时钟信号。其中,时钟发生器可以选用支持时钟展频的发生器,降低由脉冲发生快速变化所产生的电磁干扰。
在一些实施例中,还可以选用4通道输入的时钟信号选择模块12,可实现4个板卡1的时钟同源。
基于同一发明构思,本发明的实施例还提供一种服务器,服务器可以包括上述任一实施例所述的时钟选择系统。
例如,该系统可以包括主板和若干个相同板卡。
在一些实施例中,主板可以包括一主卡槽位以及若干从卡槽位;而板卡可以插接在主卡槽位和/或从卡槽位上,其中每个板卡均可以包括用于产生时钟信号的时钟源,以及与时钟源连接的控制选择模块。
其中,每一个从卡槽位与主卡槽位可以通过数据线连接;主卡槽位配置为当有板卡插入时产生在位信号并通过数据线传递给从卡槽位中的板卡;板卡1配置为当其控制选择模块通过数据线识别到在位信号时,选择插入主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号。
在一些实施例中,插接在主卡槽位上的板卡为主板卡,插接在从卡槽位上的板卡为从板卡;
在一些实施例中,主卡槽位可以包括:第一接口,第一接口与主板卡的时钟源连接;第三接口,第三接口连接主板卡的地线;从卡槽位可以包括:第二接口,第二接口与第一接口以及从板卡的时钟信号选择模块连接;第四接口,第四接口与第三接口以及从板卡的自我判断模块连接。
在一些实施例中,数据线可以包括:第一数据线,第一数据线用于连接第一接口和第二接口;以及第二数据线,第二数据线用于连接第三接口和第四接口。
当然,时钟选择系统还可以包括其他结构,此处不再赘述。
下面结合图2详细说明本发明实施例提供的时钟信号选择系统是如何进行时钟信号选择的。
在本实施例中,板卡的数量为2个,每个板卡均支持2个GPU,主卡槽位和从卡槽位的数量均为1,即在本实施例中有1个主板卡和1个从板卡。连接主卡槽位和从卡槽位的第一数据线和第二数据线采用有线电视线缆(Cable),自我判断模块为采用现场可编程门阵列(FPGA),时钟信号选择模块采用时钟缓冲器(Clock Buffer),时钟源采用晶体振荡器(Crystal)和时钟发生器(Clock Gen)配合以产生时钟信号。
在图2示出的板卡中,晶体振荡器与时钟发生器连接,时钟缓冲器均与时钟发生器连接,FPGA与时钟缓冲器连接,时钟缓冲器与GPU连接。
当其中一个板卡插入主卡槽位并作为主板卡后,另一个板卡插入从卡槽位并作为从板卡后,主板卡的时钟发生器通过第一接口、第一Cable以及第二接口与从板卡的时钟缓冲器连接,主板卡的地线通过第三接口、第二Cable以及第四接口与从板卡的FPGA连接。
这样,从板卡的FPGA即可识别到主板卡的在位信号,然后控制自身的时钟缓冲器选择主板卡的时钟发生器传输的时钟信号。而主板卡的FPGA无法可识别到在位信号,则控制自身的时钟缓冲器选择自身的时钟发生器传输的时钟信号。
这样,实现了多个相同板卡之间的时钟信号同源,而且板卡在插入卡槽位之前无需区分主从,任意一个板卡均可成为主板卡或从板卡,避免混淆。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (6)
1.一种时钟信号选择系统,包括:
主板,所述主板包括一主卡槽位以及若干从卡槽位;
若干个相同板卡,所述板卡插接在所述主卡槽位和/或所述从卡槽位上,其中每个板卡均包括用于产生时钟信号的时钟源,以及与所述时钟源连接的控制选择模块;
其中,每一个所述从卡槽位与所述主卡槽位通过数据线连接;所述主卡槽位配置为当有板卡插入时产生在位信号并通过所述数据线传递给所述从卡槽位中的板卡;
所述板卡配置为当其控制选择模块通过所述数据线识别到所述在位信号时,选择插入所述主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号;
其中,插接在所述主卡槽位上的板卡为主板卡,插接在所述从卡槽位上的板卡为从板卡;
所述控制选择模块包括:
时钟信号选择模块,所述时钟信号选择模块与所述时钟源连接;以及
自我判断模块,所述自我判断模块与所述时钟信号选择模块连接;
其中,所述自我判断模块用于根据是否能够识别到所述在位信号,以控制所述时钟信号选择模块选择相应的时钟源产生的时钟信号;
所述主卡槽位包括:
第一接口,所述第一接口与所述主板卡的时钟源连接;
第三接口,所述第三接口配置用于当所述主卡槽位插入所述主板卡时,所述第三接口与所述主板卡的地线连接;
所述从卡槽位包括:
第二接口,所述第二接口与所述第一接口以及所述从板卡的时钟信号选择模块连接;
第四接口,所述第四接口与所述第三接口以及所述从板卡的自我判断模块连接;
其中,所述主卡槽位的第一接口构造为与每一个所述从卡槽位的第二接口连接,所述主卡槽位的第三接口构造为与每一个所述从卡槽位的第四接口连接。
2.如权利要求1所述的系统,其特征在于,所述若干个相同板卡为多个相同板卡,其中的任意一个板卡插接在所述主卡槽位上,其余板卡插接在所述从卡槽位上。
3.如权利要求1所述的系统,其特征在于,所述若干个相同板卡中的任意一个板卡能够插接在所述主卡槽位上或所述从卡槽位上单独工作。
4.如权利要求1所述的系统,其特征在于,所述数据线包括:
第一数据线,所述第一数据线用于连接所述第一接口和所述第二接口;以及
第二数据线,所述第二数据线用于连接所述第三接口和所述第四接口。
5.一种服务器,所述服务器包括:
主板,所述主板包括一主卡槽位以及若干从卡槽位;
若干个相同板卡,所述板卡插接在所述主卡槽位和/或所述从卡槽位上,其中每个板卡均包括用于产生时钟信号的时钟源,以及与所述时钟源连接的控制选择模块;
其中,每一个所述从卡槽位与所述主卡槽位通过数据线连接;所述主卡槽位配置为当有板卡插入时产生在位信号并通过所述数据线传递给所述从卡槽位中的板卡;
所述板卡配置为当其控制选择模块通过所述数据线识别到所述在位信号时,选择插入所述主卡槽位的板卡的时钟源产生的时钟信号,否则选择自身的时钟源产生的时钟信号;
其中,插接在所述主卡槽位上的板卡为主板卡,插接在所述从卡槽位上的板卡为从板卡;
所述控制选择模块包括:
时钟信号选择模块,所述时钟信号选择模块与所述时钟源连接;以及
自我判断模块,所述自我判断模块与所述时钟信号选择模块连接;
其中,所述自我判断模块用于根据是否能够识别到所述在位信号,以控制所述时钟信号选择模块选择相应的时钟源产生的时钟信号;
所述主卡槽位包括:
第一接口,所述第一接口与所述主板卡的时钟源连接;
第三接口,所述第三接口配置用于当所述主卡槽位插入所述主板卡时,所述第三接口与所述主板卡的地线连接;
所述从卡槽位包括:
第二接口,所述第二接口与所述第一接口以及所述从板卡的时钟信号选择模块连接;
第四接口,所述第四接口与所述第三接口以及所述从板卡的自我判断模块连接;
其中,所述主卡槽位的第一接口构造为与每一个所述从卡槽位的第二接口连接,所述主卡槽位的第三接口构造为与每一个所述从卡槽位的第四接口连接。
6.如权利要求5所述的服务器,其特征在于,所述数据线包括:
第一数据线,所述第一数据线用于连接所述第一接口和所述第二接口;以及
第二数据线,所述第二数据线用于连接所述第三接口和所述第四接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811345706.6A CN109508065B (zh) | 2018-11-13 | 2018-11-13 | 一种时钟信号选择系统以及服务器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811345706.6A CN109508065B (zh) | 2018-11-13 | 2018-11-13 | 一种时钟信号选择系统以及服务器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109508065A CN109508065A (zh) | 2019-03-22 |
CN109508065B true CN109508065B (zh) | 2021-04-09 |
Family
ID=65748259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811345706.6A Active CN109508065B (zh) | 2018-11-13 | 2018-11-13 | 一种时钟信号选择系统以及服务器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109508065B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109857042A (zh) * | 2019-03-29 | 2019-06-07 | 中国工程物理研究院化工材料研究所 | 一种力热复合加载设备数据同步控制系统 |
CN110502470A (zh) * | 2019-09-09 | 2019-11-26 | 中山市天启智能科技有限公司 | 一种集群服务器主板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820973A (zh) * | 2012-07-20 | 2012-12-12 | 福建星网锐捷网络有限公司 | 一种管理板、双管理板的模块化设备以及主控板选举方法 |
CN103246634B (zh) * | 2013-04-26 | 2017-02-08 | 华为技术有限公司 | 一种对多处理器系统进行工作模式配置的方法和装置 |
CN104156036A (zh) * | 2014-07-08 | 2014-11-19 | 北京中科泛华测控技术有限公司 | 多板卡同步互连方法和主板卡、从板卡 |
CN206649375U (zh) * | 2017-03-14 | 2017-11-17 | 郑州云海信息技术有限公司 | 一种服务器时钟系统 |
-
2018
- 2018-11-13 CN CN201811345706.6A patent/CN109508065B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109508065A (zh) | 2019-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210182236A1 (en) | Peripheral module validation for modular digital optical gunsight systems | |
CN109508065B (zh) | 一种时钟信号选择系统以及服务器 | |
CN112463667A (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
CN112306146B (zh) | 一种多pxie机箱内awg板卡输出波形同步的装置及方法 | |
CN103399649A (zh) | 一种基于kvm的数据处理方法和kvm发送装置 | |
CN102043447B (zh) | 先进电信计算架构atca扩展背板和系统 | |
CN107544019B (zh) | 芯片测试装置和芯片测试方法 | |
CN210015439U (zh) | 用于显控设备的国产高集成度核心板 | |
CN116662244A (zh) | 多路服务器的主板、服务器及上电控制方法 | |
CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
CN114003528A (zh) | Ocp转接卡、转接系统及转接方法 | |
CN113220622A (zh) | 一种主板及时序控制方法、装置 | |
KR20080006749A (ko) | 메모리 모듈 실장 테스트 시스템 | |
US10517189B1 (en) | Application and integration of a cableless server system | |
CN104461995A (zh) | 具有记忆功能的中频信号板 | |
CN115113711B (zh) | 一种服务于多主板的io板设计的方法、系统、设备及介质 | |
KR20190121612A (ko) | 스카다 시스템 | |
CN110633480B (zh) | 一种用于配置芯片连接方式的方法及系统 | |
CN108897927B (zh) | 基于AMC架构的RapidIO系统集成应用验证系统及方法 | |
CN216217293U (zh) | 媒体服务器 | |
CN220543348U (zh) | 多路服务器的主板和服务器 | |
CN115237234A (zh) | 一种支持不同型号智能网卡的方法、装置、设备及介质 | |
CN112055499B (zh) | 服务器机柜 | |
US11308000B1 (en) | Configurable PCI-E interface module | |
CN114815972A (zh) | 一种可扩充接口和一种电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |