CN109449154A - 一种防护芯片及其制备方法 - Google Patents
一种防护芯片及其制备方法 Download PDFInfo
- Publication number
- CN109449154A CN109449154A CN201811287595.8A CN201811287595A CN109449154A CN 109449154 A CN109449154 A CN 109449154A CN 201811287595 A CN201811287595 A CN 201811287595A CN 109449154 A CN109449154 A CN 109449154A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- conduction type
- layer
- protection chip
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 40
- 239000007924 injection Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000002457 bidirectional effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011343 solid material Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种防护芯片，包括：第一导电类型的衬底，形成在所述衬底的上表面的第一导电类型的第一外延层，自所述第一外延层的上表面向下形成的倒T型的多个第一沟槽，所述第一沟槽包括横向沟槽及与所述横向沟槽连通的纵向沟槽，自所述横向沟槽的底面向所述第一外延层延伸形成的第二导电类型的第一注入区，填充所述横向沟槽的第二导电类型的第二外延层，填充所述纵向沟槽并延伸至所述横向沟槽的底部的第一导电类型的第三外延层，自所述第一外延层的上表面向所述纵向沟槽的两侧延伸的第一导电类型的第二注入区。其还公开了上述防护芯片的制备方法。其能实现双向保护，且寄生电容小，满足高频电路的需求。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种防护芯片及其制备方法。
背景技术
功率器件防护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。
但现在的抑制芯片一般不能实现双向保护，且其寄生电容很大，不能满足高频电路的需求。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种防护芯片，其能实现双向保护，且寄生电容小，满足高频电路的需求；
本发明的目的之二在于提供一种上述防护芯片的制备方法。
本发明的目的之一采用以下技术方案实现：
一种防护芯片，包括：
第一导电类型的衬底，
形成在所述衬底的上表面的第一导电类型的第一外延层，
自所述第一外延层的上表面向下形成的倒T型的多个第一沟槽，所述第一沟槽包括横向沟槽及与所述横向沟槽连通的纵向沟槽，
自所述横向沟槽的底面向所述第一外延层延伸形成的第二导电类型的第一注入区，填充所述横向沟槽的第二导电类型的第二外延层，
填充所述纵向沟槽并延伸至所述横向沟槽的底部的第一导电类型的第三外延层，自所述第一外延层的上表面向所述纵向沟槽的两侧延伸的第一导电类型的第二注入区，
形成在所述衬底的下表面的第一金属层，
形成在所述第一外延层、所述第二注入区和所述第三外延层的上表面的第二金属层。
优选的，所述防护芯片还包括自所述第一外延层的上表面向下延伸至所述衬底的绝缘层。
优选的，所述第一沟槽有四个，四个第一沟槽均匀间隔设置在所述绝缘层的两侧。
优选的，所述绝缘层为二氧化硅层。
优选的，所述第二外延层、所述三外延层、所述第一注入区和所述第二注入区的离子浓度均大于所述第一外延层的离子浓度。
优选的，所述防护芯片还包括与所述第一金属层电连接的第一电极，与所述第二金属层电连接的第二电极。
本发明的目的之二采用以下技术方案实现：
一种上述防护芯片的制备方法，包括：
步骤S1、准备第一导电类型的衬底，在所述衬底的上表面形成第一导电类型的第一外延层，自所述第一外延层的上表面向下形成的倒T型的多个第一沟槽，所述第一沟槽包括横向沟槽及与所述横向沟槽连通的纵向沟槽；
步骤S2、自所述横向沟槽的底面向所述第一外延层延伸形成第二导电类型的第一注入区；
步骤S3、填充所述横向沟槽形成第二导电类型的第二外延层，沿所述纵向沟槽向下刻蚀所述第二外延层至所述横向沟槽的底部，再填充所述纵向沟槽并延伸至所述横向沟槽的底部形成第一导电类型的第三外延层；
步骤S4、自所述第一外延层的上表面向所述纵向沟槽的两侧延伸形成第一导电类型的第二注入区；
步骤S5、在所述衬底的下表面的形成第一金属层，在所述第一外延层、所述第二注入区和所述第三外延层的上表面形成的第二金属层。
进一步地，所述步骤S1还包括步骤S11、自所述第一外延层的上表面向下形成延伸至所述衬底的第二沟槽，在所述第二沟槽内填充绝缘层。
进一步地，在所述步骤S3中，在氮气、氢气的混合气体的保护下对所述第一沟槽进行退火处理，再填充所述的第一沟槽，而形成所述第二外延层和所述第三外延层。
进一步地，所述退火处理的温度为1100度，时间大于60分钟。
相比现有技术，本发明的有益效果在于：
当第一导电类型为P型导电类型，第二导电类型为N型导电类型，接正偏电压时，电流从第二金属层流入所述第一沟槽内的第三外延层，因第三外延层与第二外延层形成正向的PN结，电流再流入第二外延层，因第二外延层与第一外延层形成反向的PN结，电流截止无法流入第一外延层而截止，反之接反偏电压时，电流也无法通过本防护芯片，从而实现双向保护；另外，本防护芯片设有多个第一沟槽，等同于多组正反向的二极管并联，而能减小寄生电容。
附图说明
图1为本发明防护芯片的结构示意图；
图2为本发明防护芯片的等效电路图；
图3为本发明防护芯片制备方法的流程图；
图4-图10为本发明防护芯片制备方法的详细过程示意图。
图中：1、防护芯片；10、衬底；11、第一金属层；20、第一外延层；21、第一注入区；22、第二注入区；23、第二金属层；30、第一沟槽；31、横向沟槽；32、纵向沟槽；33、第二外延层；34、第三外延层；40、第二沟槽；41、绝缘层；50、第一二极管；51、第一电极；60、第二二极管；61、第二电极。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本发明公开了一种防护芯片1，包括：第一导电类型的衬底10，形成在所述衬底10的上表面的第一导电类型的第一外延层20，自所述第一外延层20的上表面向下形成的倒T型的多个第一沟槽30，所述第一沟槽30包括横向沟槽31及与所述横向沟槽31连通的纵向沟槽32，自所述横向沟槽31的底面向所述第一外延层20延伸形成的第二导电类型的第一注入区21，填充所述横向沟槽31的第二导电类型的第二外延层33，填充所述纵向沟槽31并延伸至所述横向沟槽31的底部的第一导电类型的第三外延层34，自所述第一外延层20的上表面向所述纵向沟槽31的两侧延伸的第一导电类型的第二注入区22，形成在所述衬底10的下表面的第一金属层11，形成在所述第一外延层33、所述第二注入区22和所述第三外延层34的上表面的第二金属层23。
在上述实施方式中，如图2所示，当第一导电类型为P型导电类型，第二导电类型为N型导电类型，器件接正偏电压时，电流从第二金属层23流入时，因所述第二注入区22能减小第三外延层34的势垒，而使第二金属层23上的电流流入第三外延层34，而不直接流入第一外延层20，又因所述第三外延层34与第二外延层33形成正向的PN结，相当于图2中的第一二极管50，电流再流入第二外延层33，因第二外延层33与第一外延层20形成反向的PN结，相当于图2中的第二二极管60，电流截止无法流入第一外延层20而截止；当器件接反偏电压时，电流从第一金属层11流入衬底10，再流入第一外延层20，因第一注入区21和第二外延层33处的势垒较小，且第一外延层20分别与第一注入区21和第二外延层33形成正向PN结，相当于图2中的第二二极管60，电流流入所述第一注入区21或第二外延层33，而所述第一注入区21和第二外延层33分别与第三外延层34形成反向PN结，相当于图2中的第一二极管50而截止，从而实现双向防护的功能。当加在第一金属层11和第二金属层23之间的电压很大时，第一注入区21和第二外延层33分别与第一外延层20之间的反向PN结被击穿，电流经过第一注入区21和第二外延层33而放电，且倒T型的第一沟槽30的横截面积较大，故本防护芯片1的放电面积较大；另外，本防护芯片1设有多个第一沟槽30，等同于多组正反向的二极管并联，而能减小寄生电容。
同理当所述第一导电类型为N型导电类型，第二导电类型为P型导电类型，器件接正偏电压时，电流从第二金属层23流入所述第一沟槽30内的第三外延层34，因所述第三外延层34与第二外延层33形成反向的PN结，而使电流截止；当器件接反偏电压时，电流从第一金属层11流入衬底10，再流入第一外延层20，因第一注入区21和第二外延层33处的势垒较小，且第一外延层20分别与第一注入区21和第二外延层33形成反向PN结，而使电流截止，从而实现双向防护的功能。
在一种优选的实施方式中，如图1所示，所述防护芯片1还包括自所述第一外延层20的上表面向下延伸至所述衬底10的绝缘层41。所述绝缘层41为二氧化硅层。所述第一沟槽30有四个，四个第一沟槽30均匀间隔设置在所述绝缘层41的两侧。该实施方式的其他部件和连接关系同上述实施方式。
在上述实施方式中，该绝缘层41能降低本防护芯片1的电容，而提升开启速度，还能提高本防护芯片1的电阻，而增加耐压；四个第一沟槽30分成两组，两组第一沟槽30均匀位于所述绝缘层41的两侧，使防护芯片1内部的发热均匀，不易损坏；所述绝缘层41为二氧化硅层，容易制备且成本低。所述第一金属层11和所述第二金属层23利于本防护芯片1散热。还可以沿所述绝缘层41把所述防护芯片1切成两半，而形成两个防护芯片。
在一种优选的实施方式中，如图1所示，所述第二外延层33、所述三外延层34、所述第一注入区21和所述第二注入区22的离子浓度均大于所述第一外延层20的离子浓度。所述防护芯片1还包括与所述第一金属层11电连接的第一电极51，与所述第二金属层23电连接的第二电极61。该实施方式的其他部件和连接关系同上述实施方式。
在上述实施方式中，所述第二外延层33、所述三外延层34、所述第一注入区21和所述第二注入区22的离子浓度均大于所述第一外延层20的离子浓度，是为了减小所述三外延层34的势垒，让电流优选从所述三外延层34通过；为了让本防护芯片1更好地与外部电路连接，在所述第一金属层11上设置第一电极51，在所述第二金属层23上设置第二电极61。
如图3-10所示，本发明还公开了一种上述防护芯片1的制备方法，包括：
步骤S1、准备第一导电类型的衬底10，在所述衬底10的上表面形成第一导电类型的第一外延层20，自所述第一外延层20的上表面向下形成的倒T型的多个第一沟槽30，所述第一沟槽30包括横向沟槽31及与所述横向沟槽31连通的纵向沟槽32；
如图4-6所示，在上述步骤中，所述步骤S1还包括步骤S11、自所述第一外延层20的上表面向下形成延伸至所述衬底10的第二沟槽40，在所述第二沟槽40内填充绝缘层41，可以理解地，所述绝缘层41可为氧化硅层或氮化硅层。所述横向沟槽31与所述纵向沟槽32形成倒T型，所述第一沟槽30和所述第二沟槽40通过干法刻蚀形成。
步骤S2、自所述横向沟槽31的底面向所述第一外延层20延伸形成第二导电类型的第一注入区21。
如图7所示，在上述步骤中，所述第一注入区21可以通过离子注入形成。离子注入为将离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢降低下来，并最终停留在固体材料中的方法。
步骤S3、填充所述横向沟槽31形成第二导电类型的第二外延33，沿所述纵向沟槽32向下刻蚀所述第二外延层33至所述横向沟槽31的底部，再填充所述纵向沟槽32并延伸至所述横向沟槽31的底部形成第一导电类型的第三外延层34；
如图8所示，在所述步骤S3中，在氮气、氢气的混合气体的保护下对所述第一沟槽30进行退火处理，再填充所述的第一沟槽30，而形成所述的第二外延层33和所述第三外延层34。其中，所述退火处理的温度为1100度，时间大于60分钟。退火处理(Annealing)，主要是指将材料曝露于高温一段很长时间后，然后再慢慢冷却的热处理制程。主要目的是释放应力、增加材料延展性和韧性、产生特殊显微结构等。
步骤S4、自所述第一外延层20的上表面向所述纵向沟槽32的两侧延伸形成第一导电类型的第二注入区22；
如图9所示，在上述步骤中，所述第二注入区22可通过离子注入形成，所述第二注入区22设置在所述第三外延层34的两侧，且所述第二注入区22与所述第三外延层34的导电类型相同，可填补所述第三外延层34的缺陷。
步骤S5、在所述衬底10的下表面的形成第一金属层11，在所述第一外延层20、所述第二注入区22和所述第三外延层34的上表面形成的第二金属层23。
如图10所示，在上述步骤中，所述第一金属层11和所述第二金属层23的材质可为铝或铜，该第一金属层11和第二金属层23便于导电和散热，也能起到防护本防护芯片1的作用。
综述，本防护芯片1通过多个第三外延层34与第二外延层33形成多组正方向二极管结构并联，降低了器件寄生电容；且所述第三外延层34与第二外延层33的PN结的界面在第一外延层20内缺陷少，漏电小，器件可靠性好。所述第一沟槽30采用倒T型结构，增大了放电通道的面积。且防护芯片1通过第二沟槽40填充二氧化硅层41实现管芯隔离，芯片面积小，工艺难度低，减小了器件制造成本。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种防护芯片，其特征在于，包括：
第一导电类型的衬底，
形成在所述衬底的上表面的第一导电类型的第一外延层，
自所述第一外延层的上表面向下形成的倒T型的多个第一沟槽，所述第一沟槽包括横向沟槽及与所述横向沟槽连通的纵向沟槽，
自所述横向沟槽的底面向所述第一外延层延伸形成的第二导电类型的第一注入区，填充所述横向沟槽的第二导电类型的第二外延层，
填充所述纵向沟槽并延伸至所述横向沟槽的底部的第一导电类型的第三外延层，自所述第一外延层的上表面向所述纵向沟槽的两侧延伸的第一导电类型的第二注入区，
形成在所述衬底的下表面的第一金属层，
形成在所述第一外延层、所述第二注入区和所述第三外延层的上表面的第二金属层。
2.根据权利要求1所述的防护芯片，其特征在于：所述防护芯片还包括自所述第一外延层的上表面向下延伸至所述衬底的绝缘层。
3.根据权利要求2所述的防护芯片，其特征在于：所述第一沟槽有四个，四个第一沟槽均匀间隔设置在所述绝缘层的两侧。
4.根据权利要求2所述的防护芯片，其特征在于：所述绝缘层为二氧化硅层。
5.根据权利要求1所述的防护芯片，其特征在于：所述第二外延层、所述三外延层、所述第一注入区和所述第二注入区的离子浓度均大于所述第一外延层的离子浓度。
6.根据权利要求1所述的防护芯片，其特征在于：所述防护芯片还包括与所述第一金属层电连接的第一电极，与所述第二金属层电连接的第二电极。
7.一种上述防护芯片的制备方法，其特征在于，包括：
步骤S1、准备第一导电类型的衬底，在所述衬底的上表面形成第一导电类型的第一外延层，自所述第一外延层的上表面向下形成的倒T型的多个第一沟槽，所述第一沟槽包括横向沟槽及与所述横向沟槽连通的纵向沟槽；
步骤S2、自所述横向沟槽的底面向所述第一外延层延伸形成第二导电类型的第一注入区；
步骤S3、填充所述横向沟槽形成第二导电类型的第二外延层，沿所述纵向沟槽向下刻蚀所述第二外延层至所述横向沟槽的底部，再填充所述纵向沟槽并延伸至所述横向沟槽的底部形成第一导电类型的第三外延层；
步骤S4、自所述第一外延层的上表面向所述纵向沟槽的两侧延伸形成第一导电类型的第二注入区；
步骤S5、在所述衬底的下表面的形成第一金属层，在所述第一外延层、所述第二注入区和所述第三外延层的上表面形成的第二金属层。
8.根据权利要求7所述的防护芯片的制备方法，其特征在于，所述步骤S1还包括步骤S11、自所述第一外延层的上表面向下形成延伸至所述衬底的第二沟槽，在所述第二沟槽内填充绝缘层。
9.根据权利要求7所述的防护芯片的制备方法，其特征在于，在所述步骤S3中，在氮气、氢气的混合气体的保护下对所述第一沟槽进行退火处理，再填充所述的第一沟槽，而形成所述第二外延层和所述第三外延层。
10.根据权利要求9所述的防护芯片的制备方法，其特征在于，所述退火处理的温度为1100度，时间大于60分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811287595.8A CN109449154B (zh) | 2018-10-31 | 2018-10-31 | 一种防护芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811287595.8A CN109449154B (zh) | 2018-10-31 | 2018-10-31 | 一种防护芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109449154A true CN109449154A (zh) | 2019-03-08 |
| CN109449154B CN109449154B (zh) | 2020-10-16 |
Family
ID=65549383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811287595.8A Active CN109449154B (zh) | 2018-10-31 | 2018-10-31 | 一种防护芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109449154B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690231A (zh) * | 2021-08-20 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种浪涌防护芯片及其制备方法 |
| CN114121938A (zh) * | 2021-11-12 | 2022-03-01 | 深圳市芸鸽科技有限公司 | 一种用于充电管理系统的防静电芯片及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010809A (zh) * | 2004-08-27 | 2007-08-01 | 松下电器产业株式会社 | 浪涌保护用半导体器件 |
| CN108109995A (zh) * | 2017-12-12 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
-
2018
- 2018-10-31 CN CN201811287595.8A patent/CN109449154B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010809A (zh) * | 2004-08-27 | 2007-08-01 | 松下电器产业株式会社 | 浪涌保护用半导体器件 |
| CN108109995A (zh) * | 2017-12-12 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113690231A (zh) * | 2021-08-20 | 2021-11-23 | 安芯半导体技术(深圳)有限公司 | 一种浪涌防护芯片及其制备方法 |
| CN114121938A (zh) * | 2021-11-12 | 2022-03-01 | 深圳市芸鸽科技有限公司 | 一种用于充电管理系统的防静电芯片及其制备方法 |
| CN114121938B (zh) * | 2021-11-12 | 2022-06-14 | 深圳市芸鸽科技有限公司 | 一种用于充电管理系统的防静电芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109449154B (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610639A (zh) | 半导体装置 | |
| CN104517915B (zh) | 布局及其制造方法 | |
| CN106469751A (zh) | 半导体器件及其制作方法 | |
| CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN104465723A (zh) | 一种低电容瞬态电压抑制器件及其制作方法 | |
| CN103489910A (zh) | 一种功率半导体器件及其制造方法 | |
| CN109449154A (zh) | 一种防护芯片及其制备方法 | |
| CN102593154A (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN109065541B (zh) | 一种双向瞬态电压抑制器及制备方法 | |
| CN204348721U (zh) | 一种多通道低电容瞬态电压抑制器件 | |
| CN204011437U (zh) | 双向瞬态电压抑制二极管 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN203659837U (zh) | 一种台面大功率半导体器件多层复合膜钝化结构 | |
| CN110504259B (zh) | 一种具有过流保护能力的横向igbt | |
| CN109148442B (zh) | 一种电压抑制器及其制备方法 | |
| CN107706229A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN109755237A (zh) | 一种双向防护芯片及其制备方法 | |
| CN109449152B (zh) | 一种抑制芯片及其制备方法 | |
| CN102543998A (zh) | 一种多晶硅串联二极管串及其制作方法 | |
| CN109768078A (zh) | 功率半导体器件及其制备方法 | |
| CN109638012A (zh) | 一种双向防护芯片及其制备方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200918 Address after: 1 / F and 4.5.6 / F, No.3, No.8, LianJian science and Technology Industrial Park, Huarong Road, Tongsheng community, Dalang street, Longhua District, Shenzhen City, Guangdong Province Applicant after: GUANGDONG GOPOD GROUP Co.,Ltd. Address before: 518000 Hongchang Square 3408, 2001 Shennan East Road, Nanhu Street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN PENGLANG TRADE Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |