CN203659837U - 一种台面大功率半导体器件多层复合膜钝化结构 - Google Patents
一种台面大功率半导体器件多层复合膜钝化结构 Download PDFInfo
- Publication number
- CN203659837U CN203659837U CN201320823483.6U CN201320823483U CN203659837U CN 203659837 U CN203659837 U CN 203659837U CN 201320823483 U CN201320823483 U CN 201320823483U CN 203659837 U CN203659837 U CN 203659837U
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- semiconductor device
- tabletop
- passivation
- multilayer composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000002161 passivation Methods 0.000 title claims abstract description 24
- 239000002131 composite material Substances 0.000 title abstract 5
- 239000011521 glass Substances 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 230000009286 beneficial effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本实用新型公开了一种台面大功率半导体器件多层复合膜钝化结构，包括P型硼结区和N型磷结区，N型磷结区上下两端均设有P型硼结区，在台面大功率半导体器件台面PN结表面从内到外依次包括α-多晶硅层、半绝缘多晶硅薄膜、低温热氧化层、高温Si3N4薄膜、负电荷性玻璃钝化层和低温热氧化层。本实用新型的有益效果是：该台面大功率半导体器件多层复合膜钝化结构既可用于单台面功率半导体器件钝化也可用于双台面功率半导体器件钝化，应用广泛，采用多层复合薄膜，能改善台面大功率半导体器件的结表面钝化性能，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。
Description
技术领域
本实用新型涉及一种台面大功率半导体器件多层复合膜钝化结构。
背景技术
为了防止表面沾污，通常都需要在半导体器件表面覆盖保护介质膜以形成钝化层。台面高压大功率半导体器件钝化工艺一般采用单层玻璃钝化，玻璃钝化能有效防止台面pn结沾污，并作为一种终端结构改善台面高压器件的表面击穿特性，使高压半导体器件获得电压阻断能力。但单层玻璃钝化工艺存在玻璃与硅片热膨胀系数不一致，在热应力下容易导致芯片碎裂，并且玻璃为绝缘介质，不能屏蔽外电场也不能对台面pn结表面电场进行调制，含硼玻璃还会对半导体进行掺杂使得器件低击穿，因而钝化效果有限，单层玻璃钝化高压器件在高温、高压条件下工作的可靠性也较低。
因此，为解决上述问题，特提供一种新的技术方案。
实用新型内容
本实用新型提供一种台面大功率半导体器件多层复合膜钝化结构。
本实用新型采用的技术方案是：
一种台面大功率半导体器件多层复合膜钝化结构，包括P 型硼结区和N 型磷结区，所述N 型磷结区上下两端均设有P 型硼结区，在台面大功率半导体器件台面PN结表面从内到外依次包括α-多晶硅层、半绝缘多晶硅薄膜、低温热氧化层、高温Si3N4薄膜、负电荷性玻璃钝化层和低温热氧化层。
本实用新型的有益效果是：该台面大功率半导体器件多层复合膜钝化结构既可用于单台面功率半导体器件钝化也可用于双台面功率半导体器件钝化，应用广泛，采用多层复合薄膜，能改善台面大功率半导体器件的结表面钝化性能，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细描述。
图1为双台面高压半导体器件多层复合膜钝化结构示意图。
图2为单台面高压半导体器件多层复合膜钝化结构示意图。
其中：1、α-多晶硅层，2、半绝缘多晶硅薄膜，3、低温热氧化层，4、高温Si3N4薄膜，5、负电荷性玻璃钝化层，6、P 型硼结区，7、N 型磷结区。
具体实施方式
为了加深对本实用新型的理解，下面将结合实施例和附图对本实用新型的作进一步详述，该实施例仅用于解释本实用新型，并不构成对本实用新型的保护范围的限定。
如图1或图2所示，本发明的一种台面大功率半导体器件多层复合膜钝化结构，包括P 型硼结区6和N 型磷结区7，N 型磷结区7上下两端均设有P 型硼结区6，在台面大功率半导体器件台面PN结表面从内到外依次包括α-多晶硅层1、半绝缘多晶硅薄膜2、低温热氧化层3、高温Si3N4薄膜4、负电荷性玻璃钝化层5和低温热氧化层3。
本实用新型的有益效果是：该台面大功率半导体器件多层复合膜钝化结构既可用于单台面功率半导体器件钝化也可用于双台面功率半导体器件钝化，应用广泛，采用多层复合薄膜，能改善台面大功率半导体器件的结表面钝化性能，减小器件的漏电流，提高器件的高温工作稳定性和可靠性，提高器件的工作结温，大幅提高生产线产品良率。
以上所述，仅是本实用新型的较佳实施例而已，并非是对本实用新型作任何其他形式的限制，而依据本实用新型的技术实质所作的任何修改或等同变化，仍属于本实用新型所要求保护的范围。
Claims (1)
1.一种台面大功率半导体器件多层复合膜钝化结构，包括P 型硼结区和N 型磷结区，所述N 型磷结区上下两端均设有P 型硼结区，其特征在于：在台面大功率半导体器件台面PN结表面从内到外依次包括α-多晶硅层、半绝缘多晶硅薄膜、低温热氧化层、高温Si3N4薄膜、负电荷性玻璃钝化层和低温热氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320823483.6U CN203659837U (zh) | 2013-12-16 | 2013-12-16 | 一种台面大功率半导体器件多层复合膜钝化结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320823483.6U CN203659837U (zh) | 2013-12-16 | 2013-12-16 | 一种台面大功率半导体器件多层复合膜钝化结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203659837U true CN203659837U (zh) | 2014-06-18 |
Family
ID=50926198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320823483.6U Withdrawn - After Issue CN203659837U (zh) | 2013-12-16 | 2013-12-16 | 一种台面大功率半导体器件多层复合膜钝化结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203659837U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN109755209A (zh) * | 2019-01-11 | 2019-05-14 | 常州星海电子股份有限公司 | 一种高可靠光阻玻璃钝化芯片及其加工方法 |
-
2013
- 2013-12-16 CN CN201320823483.6U patent/CN203659837U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN103730430B (zh) * | 2013-12-16 | 2016-06-15 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN109755209A (zh) * | 2019-01-11 | 2019-05-14 | 常州星海电子股份有限公司 | 一种高可靠光阻玻璃钝化芯片及其加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730430B (zh) | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN103474428A (zh) | 集成式双向超低电容tvs器件及其制造方法 | |
| CN108063137A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN203659837U (zh) | 一种台面大功率半导体器件多层复合膜钝化结构 | |
| CN103268860A (zh) | 一种集成有二极管的igbt器件的制造方法 | |
| CN103178058A (zh) | 一种基于pd soi 的二极管辅助触发esd 保护电路 | |
| CN106169508B (zh) | 一种双向超低电容瞬态电压抑制器及其制作方法 | |
| CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
| CN111403474A (zh) | 一种集成肖特基二极管的双沟道碳化硅mosfet器件 | |
| CN103208521B (zh) | Hvmos器件及其形成方法 | |
| CN201804874U (zh) | 带二极管保护电路的mos场效应晶体管 | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN109449154A (zh) | 一种防护芯片及其制备方法 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN203445119U (zh) | 集成式双向超低电容tvs器件 | |
| CN206947345U (zh) | 一种超低电容tvs器件结构 | |
| CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN103872039B (zh) | 静电放电保护电路的制作方法 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN113161238B (zh) | 高温度特性门极灵敏型触发可控硅芯片的制作工艺 | |
| CN204348721U (zh) | 一种多通道低电容瞬态电压抑制器件 | |
| CN104617158A (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
| CN204696123U (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20140618 Effective date of abandoning: 20160615 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20140618 Effective date of abandoning: 20160615 |
|
| C25 | Abandonment of patent right or utility model to avoid double patenting |