CN109428572B - 半导体装置和半导体装置的断电方法 - Google Patents

半导体装置和半导体装置的断电方法 Download PDF

Info

Publication number
CN109428572B
CN109428572B CN201810910391.9A CN201810910391A CN109428572B CN 109428572 B CN109428572 B CN 109428572B CN 201810910391 A CN201810910391 A CN 201810910391A CN 109428572 B CN109428572 B CN 109428572B
Authority
CN
China
Prior art keywords
power
power supply
voltage
group
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810910391.9A
Other languages
English (en)
Other versions
CN109428572A (zh
Inventor
全浩渊
金大焕
李永勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109428572A publication Critical patent/CN109428572A/zh
Application granted granted Critical
Publication of CN109428572B publication Critical patent/CN109428572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24—Storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

一种半导体装置和半导体装置的断电方法，所述半导体装置包括：第一电源组，其包括第一电源和第二电源；第二电源组，其包括第三电源；以及电源序列控制器。电源序列控制器执行第一电源至第三电源的通电操作和断电操作。电源序列控制器在第一时间开始第一电源组的断电操作，并且当第一电源组的电源电压变为第一电压时或当从第一时间开始经过了第一参考时间时开始第二电源组的断电操作。

Description

半导体装置和半导体装置的断电方法
相关申请的交叉引用
本申请要求于2017年8月28日在韩国知识产权局提交的韩国专利申请No.10-2017-0108758的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
本文所述的本发明构思涉及半导体装置，并且更具体地说，涉及一种使半导体装置断电的方法。
背景技术
在片上系统(SoC)中，可以由通常具有复杂电源构造的电源管理集成芯片(PMIC)供应几十个电源。当通电时，这几十个电源在微秒或给定的时间单位中单独控制。
当通电时，以如此精细的水平控制电源的原因是防止浪涌电流并稳定地向各个电源供电。
然而，在断电操作中很难以精细的水平控制电源。由于当断电时电源的电压电平由于放电而降低，因此电源完全断电的时间量可能由电源中的电容器充电的电荷量、要进行放电的电阻的幅值、外部电容的幅值等而不同地延迟。
如果按照通电操作中的所有序列执行断电控制，则断电时间可能会比通电时间慢几十到几百倍。这可能会导致诸如响应性差或反应速度慢等问题。
发明内容
本发明构思的实施例提供了一种具有改善的断电响应和反应速度的半导体装置。
本发明构思的实施例还提供了一种用于具有改善的响应性和反应速度的半导体装置的断电方法。
本发明构思的实施例提供了一种半导体装置，包括：第一电源组，其包括第一电源和第二电源；第二电源组，其包括第三电源；以及电源序列控制器，其被构造为执行第一电源至第三电源的通电操作和断电操作。电源序列控制器被构造为在第一时间开始第一电源组的断电操作，并且当第一电源组的电源电压变为第一电压时或当从第一时间开始经过了第一参考时间时开始第二电源组的断电操作。
本发明构思的实施例提供了一种半导体装置，包括：第一电源组，其包括第一电源和第二电源；第二电源组，其包括第三电源；第三电源组，其包括第四电源；以及电源序列控制器，其被构造为执行第一电源至第四电源的通电操作和断电操作。电源序列控制器被构造为：开始第一电源组的断电操作，当第一电源组的电源电压变为第一电压时开始第二电源组的断电操作，以及当第二电源组的电源电压变为第二电压时开始第三电源组的断电操作。第一电压和第二电压的幅值彼此不同。
本发明构思的实施例还提供了一种半导体装置，包括：第一电源组，其包括第一电源和第二电源；第二电源组，其包括第三电源；第三电源组，其包括第四电源；以及电源序列控制器，其被构造为执行第一电源至第四电源的通电操作和断电操作。电源序列控制器被构造为：在第一时间开始第一电源组的断电操作，在从第一时间经过了第一参考时间时的第二时间开始第二电源组的断电操作，以及在从第二时间经过了第二参考时间时的第三时间开始第三电源组的断电操作。第一参考时间和第二参考时间的长度彼此不同。
本发明构思的实施例还提供了一种半导体装置的断电方法，所述半导体装置包括电源序列控制器和多个电源。所述方法包括以下步骤：通过电源序列控制器开始包括所述多个电源中的第一电源和第二电源的第一电源组的断电操作；以及当满足第一条件时，通过电源序列控制器开始包括所述多个电源中的第三电源的第二电源组的断电操作。第一条件包括第一电源组的电源电压变为第一电压的条件和从开始第一电源组的断电操作时的第一时间开始经过了第一参考时间的条件中的至少一个。
本发明构思的实施例还提供了一种半导体装置的断电方法，所述半导体装置包括电源序列控制器和多个电源。所述方法包括以下步骤：通过电源序列控制器开始包括所述多个电源中的第一电源和第二电源的第一电源组的断电操作；当第一电源组的电源电压变为第一电压时，通过电源序列控制器开始包括所述多个电源中的第三电源的第二电源组的断电操作；以及当第二电源组的电源电压变为第二电压时，通过电源序列控制器开始包括所述多个电源中的第四电源的第三电源组的断电操作。第一电压和第二电压的幅值彼此不同。
本发明构思的实施例还提供了一种半导体装置的断电方法，所述半导体装置包括电源序列控制器和多个电源。所述方法包括以下步骤：在第一时间，通过电源序列控制器开始第一电源组的断电操作，第一电源组包括所述多个电源中的第一电源和第二电源；在从第一时间经过了第一参考时间时的第二时间，通过电源序列控制器开始第二电源组的断电操作，第二电源组包括所述多个电源中的第三电源；以及在从第二时间经过了第二参考时间时的第三时间，通过电源序列控制器开始第三电源组的断电操作，第三电源组包括所述多个电源中的第四电源。第一参考时间和第二参考时间的长度彼此不同。
附图说明
鉴于以下参照附图对本发明构思的示例性实施例的描述，本发明构思的以上和其它方面和特征将变得更清楚，其中：
图1示出了根据本发明构思的一些实施例的半导体装置的框图；
图2示出了详细解释图1的电源管理集成电路的通电操作的框图；
图3示出了解释图1的半导体装置的通电操作的时间图；
图4示出了解释图1的半导体装置的通电操作的时间图；
图5示出了详细解释图1的电源管理集成电路的断电操作的框图；
图6示出了解释针对图1的电源的代表性选择的优先次序的表；
图7示出了解释图1中的半导体装置的断电操作的时间图；
图8示出了详细解释图1的电源管理集成电路的断电操作的框图；
图9示出了解释图1的半导体装置的断电操作的时间图；
图10示出了解释图1的参考电压的幅值选择的根据时间的电压曲线图；
图11示出了解释根据本发明构思的一些实施例的半导体装置的参考电压的幅值选择的根据时间的电压曲线图；
图12示出了解释根据本发明构思的一些实施例的半导体装置的断电操作的框图；
图13示出了解释图12的半导体装置的断电操作的时间图；
图14示出了解释根据本发明构思的一些实施例的半导体装置的断电操作的框图；
图15示出了详细解释图14的电源管理集成电路的断电操作的框图；
图16示出了用于解释图14的半导体装置的断电操作的时间图；
图17示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的概念流程图；
图18示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图；
图19示出了详细解释图18的半导体装置的断电方法的流程图；
图20示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图；以及
图21示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图。
具体实施方式
下文中，将参照图1至图10描述根据本发明构思的一些实施例的半导体装置。
作为本发明构思的领域中的传统做法，可通过执行所描述的一个或多个功能的块来描述和示出实施例。本文中可被称作单元或模块等的这些块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等的模拟和/或数字电路在物理上实施，并且可选地通过固件和/或软件驱动。例如，所述电路可在一个或多个半导体芯片中实现，或者在诸如印刷电路板等的衬底支承件上实现。除非另有说明，否则构成块的电路可通过专用硬件或者通过处理器(例如，一个或多个编程微处理器和关联电路)或者通过用于执行所述块的一些功能的专用硬件与用于执行所述块的其它功能的处理器的组合来实施。实施例的各个块可在物理上分为两个或更多个相互作用和分立的块，而不脱离本发明构思的范围。相似地，实施例的块可在物理上组合为更复杂的块，而不脱离本发明构思的范围。
图1示出了根据本发明构思的一些实施例的半导体装置的框图，
图2示出了详细解释图1的电源管理集成电路的通电操作的框图。图3示出了解释图1的半导体装置的通电操作的时间图，图4示出了解释图1的半导体装置的通电操作的时间图。图5示出了详细解释图1的电源管理集成电路的断电操作的框图，并且图6示出了解释针对图1的电源的代表性选择的优先次序的表。图7示出了解释图1中的半导体装置的断电操作的时间图，并且图8示出了详细解释图1的电源管理集成电路的断电操作的框图。图9示出了解释图1的半导体装置的断电操作的时间图，图10示出了解释图1的参考电压的幅值选择的根据时间的电压曲线图。
参照图1，半导体装置10包括电源管理集成电路(PMIC)20和片上系统(SoC)30。
电源管理集成电路20位于半导体装置10内，并且用于供应由半导体装置10使用的电力。电源管理集成电路20可将电力供应至位于半导体装置10内的片上系统30。电源管理集成电路20可将电力从电池、外部电源等供应至片上系统30。片上系统30的多个电压域PD1、PD2、PD3、PD4、……、PDn-1和PDn(即，PD1至PDn)可从电源管理集成电路20接收多个电源电压VDD1、VDD2、VDD3、VDD4、……、VDD(n-1)和VDD(n)(即，VDD1至VDD(n))的供应。虽然图1中具体示出了六个电源电压VDD1至VDD(n)和六个对应的电压域PD1至PDn，但是在本发明构思的其它实施例中，可提供任何数量的合适电源电压和电压域。
片上系统30位于半导体装置10内。片上系统30可从电源管理集成电路20接收电力的供应。片上系统30可在其中包括上述多个电压域(PD1至PDn)。电压域(PD1至PDn)中的每一个可为供应相同电压的电力的虚拟区。也就是说，不同电压域(PD1至PDn)可接收不同电压的电力的供应。然而，在本发明构思的其它实施例中，可仅为不同电压域(PD1至PDn)中的一些提供电源，并且可限制或禁用针对其余电压域(PD1至PDn)的电源。
也就是说，例如，电源管理集成电路20可分别控制是否向所述多个电压域(PD1至PDn)供应电力、所供应电力的电压(即，电源电压的电平)等。
在电压域(PD1至PDn)中可存在至少一个功能块40。功能块40可为执行各种功能的电路或IP(知识产权)。例如，功能块40可包括中央处理单元(CPU)、图形处理单元(GPU)、总线系统、图像信号处理器(ISP)、多格式编解码器(MFC)块、文件系统(FSYS)块、存储器控制器(MC)等。
电压域(PD1至PDn)中的每一个可从电源管理集成电路20接收电源电压(VDD1至VDD(n))。例如，第一电压域(PD1)被供应有第一电源电压(VDD1)，第二电压域(PD2)被供应有第二电源电压(VDD2)。第三电压域(PD3)被供应有第三电源电压(VDD3)，第四电压域(PD4)被供应有第四电源电压(VDD4)。相似地，第n-1电压域(PD(n-1))被供应有第n-1电源电压(VDD(n-1))，第n电压域(PDn)被供应有第n电源电压(VDD(n))。
在图1的半导体装置10中，电源管理集成电路20示为位于片上系统30以外，但是电源管理集成电路20的位置并非被限制为如图1所示的那样。也就是说，根据本发明构思的一些实施例，电源管理集成电路20可位于片上系统30内。在这种情况下，电源管理集成电路20也可直接控制包括其自己的电压域。
参照图2，电源管理集成电路20包括第一电源序列控制器100和电源200。
第一电源序列控制器100可将通电序列信号on Seq1、on Seq2、on Seq3、onSeq4、……、on Seq(n-1)和on Seq(n)(即，on Seq1至on Seq(n))发送至电源200。通电序列信号(on Seq1至on Seq(n))各自可为指示开始通电操作的信号。
电源200可包括第一电源至第n电源200-1、200-2、200-3、200-4、……、200-(n-1)和200-n(即，200-1至200-n)。第一电源至第n电源(200-1至200-n)可分别供应电源电压(VDD1至VDD(n))。也就是说，第一电源200-1供应第一电源电压(VDD1)，第二电源200-2供应第二电源电压(VDD2)。第三电源200-3供应第三电源电压(VDD3)，第四电源200-4供应第四电源电压(VDD4)。第n电源(200-(n-1))供应第n-1电源电压(VDD(n-1))，第n电源(200-n)供应第n电源电压(VDD(n))。
在图2中，在物理上可辨别的一个电源200示为将电力供应至一个电压域(PD1至PDn)，但是本发明构思不限于此。也就是说，在本发明构思的其它实施例中，各个电源200可被构造为使得多个在物理上可辨别的电源被同时控制，以作为一个电源200操作。
第一电源序列控制器100可将通电序列信号(on Seq1至on Seq(n))发送至第一电源至第n电源(200-1至200-n)。例如，第一通电序列信号(on Seq1)可被发送至第一电源200-1，第二通电序列信号(on Seq2)可被发送至第二电源200-2。第三通电序列信号(onSeq3)可被发送至第三电源200-3，第四通电序列信号(on Seq4)可被发送至第四电源200-4。第n-1通电序列信号(on Seq(n-1))可被发送至第n-1电源(200-(n-1))，第n通电序列信号(on Seq(n))可被发送至第n电源200-n。
参照图2和图3，通电序列信号(on Seq1至on Seq(n))可按次序被发送至电源200。也就是说，第一通电序列信号(on Seq1)可首先被发送。由于通电序列信号(on Seq1至onSeq(n))是控制信号，因此它们可为通过数字电路提供的逻辑“高”电平和逻辑“低”电平的电压。通电序列信号可经其中“高”电压电平和“低”电压电平相对于彼此反向改变的操作而被发送。在图3中，在“低”电压改变为“高”电压的时候，可发送通电序列信号(on Seq1至onSeq(n))以将对应的电源(200-1至200-n)接通。然而，在本发明构思的一些实施例中，反过来，在“高”电压改变为“低”电压的时候，可发送通电序列信号(on Seq1至on Seq(n))以将对应的电源(200-1至200-n)接通。
当发送了第一通电序列信号(on Seq1)并且过去了第一间隔(t1)时，第一电源序列控制器100可将第二通电序列信号(on Seq2)发送至第二电源200-2。接着，当过去了第二间隔(t2)时，可通过第一电源序列控制器100将第三通电序列信号(on Seq3)发送至第三电源200-3。相似地，当发送了第n-1序列信号(on Seq(n-1))并过去了且第n-1间隔(tn-1)时，第一电源序列控制器100可将第n序列信号(on Seq(n))发送至电源200-n。按照这种方式，通电序列信号(on Seq1至on Seq(n))可被按次序传送至第一电源至第n电源(200-1至200-n)。
图3所示的第一间隔至第n-1间隔(t1至tn-1)可为相同的。然而，在本发明构思的一些实施例中，第一间隔至第n-1间隔(t1至tn-1)可彼此不同。也就是说，第一间隔至第n-1间隔(t1至tn-1)的长度(即，时长)可根据通电操作的几个工序单独地确定。第一间隔至第n-1间隔(t1至tn-1)可根据电压的改变确定，如稍后将描述的那样。
参照图2和图4，电源电压(VDD1至VDD(n))可响应于通电序列信号(on Seq1至onSeq(n))而改变。也就是说，当第一电源序列控制器100将通电序列信号(on Seq1至on Seq(n))发送至电源200时，电源200可开始将电源电压(VDD1至VDD(n))升高至通电电平。由于按次序发送通电序列信号(on Seq1至on Seq(n))，因此也可按次序开始其中电源电压(VDD1至VDD(n))升高至通电电平的操作。
例如，当通过第一电源序列控制器100发送第一通电序列信号(on Seq1)时，第一电源200-1可开始将第一电源电压(VDD1)升高至通电电平。第一电源电压(VDD1)可通过第一通电时间(ton1)从断电电平达到通电电平。
接着，当通过第一电源序列控制器100发送第二通电序列信号(on Seq2)时，第二电源200-2可开始将第二电源电压(VDD2)升高至通电电平。第二电源电压(VDD2)可通过第二通电时间(ton2)从断电电平达到通电电平。
接着，当通过第一电源序列控制器100发送第三通电序列信号(on Seq3)时，第三电源200-3可开始将第三电源电压(VDD3)升高至通电电平。第三电源电压(VDD3)可通过第三通电时间(ton3)从断电电平达到通电电平。
接着，当通过第一电源序列控制器100发送第四通电序列信号(on Seq4)时，第四电源200-4可开始将第四电源电压(VDD4)升高至通电电平。第四电源电压(VDD4)可通过第四时间(ton4)从断电电平达到通电电平。
这样，当处理继续进行并且通过第一电源序列控制器100发送第n-1通电序列信号(on Seq(n-1))时，第n-1电源(200-(n-1))可将第n-1电源电压(VDD(n-1))升高至通电电平。第n-1电源电压(VDD(n-1))可通过第n-1时间(ton(n-1))从断电电平达到通电电平。
接着，当处理继续进行并且通过第一电源序列控制器100发送第n通电序列信号(on Seq(n))时，第n电源(200-n)可开始将第n电源电压(VDD(n))升高至通电电平。第n电源电压(VDD(n))可通过第n通电时间(ton(n))从断电电平达到通电电平。
参照图2至图4，第一间隔至第n-1间隔(t1至tn-1)和第一通电时间至第n通电时间(ton1至ton(n))分别是例如以微秒为单位的。因此，作为电源200执行和完成通电操作的时间的通电时间(ton)也可以微秒为单位。与执行稍后将描述的断电操作的时间相比，通电时间(ton)可为相对更短的时间。然而，本发明构思不受这里的描述所限制，在其它实施例中，第一间隔至第n-1间隔(t1至tn-1)和第一通电时间至第n通电时间(ton1至ton(n))可采用比微秒更大或更小的单位。
根据本发明构思的一些实施例的半导体装置的通电操作可在短时间段内通过小步骤进行，以防出现浪涌电流，并且可根据电源的连续依赖程度稳定执行电力供应。换句话说，第一电源至第n电源(200-1至200-n)的接通可通过小步骤或间隔按次序进行，以按次序提供电源电压(VDD1至VDD(n))。
参照图5，第一电源序列控制器100可将断电序列信号(off Seq1至off Seq(m))发送至电源200。断电序列信号(off Seq1至off Seq(m))各自可为指示开始断电操作的信号。
电源200可包括多个组(即，电源组)。例如，电源200可包括第一组至第m组G_1、G_2、G_3、……和G_m(即，G_1至G_m)。第一组至第m组G_1至G_m的特征可为电源组。各个组可包括第一电源至第n电源(200-1至200-n)中的至少一个。作为示例，第一组(G_1)包括第一电源200-1和第二电源200-2，第二组(G_2)包括第三电源200-3。第三组(G_3)包括第四电源(200-4)。第m组(G_m)包括第n-1电源(200-(n-1))和第n电源(200-n)。
图5所示的所述组的上述构造是示例。在本发明构思的一些实施例中，一个组可包括第一电源至第n电源(200-1至200-n)中的三个或更多个电源。也就是说，包括在一个组中的电源的数量不应受限，并且可为大于二的任何数。
第一电源序列控制器100可将第一断电序列信号(off Seq1)发送至第一组(G_1)。也就是说，第一电源序列控制器100可将第一断电序列信号(off Seq1)同时发送至属于第一组(G_1)的第一电源200-1和第二电源200-2。
此外，第一电源序列控制器100可将第二断电序列信号(off Seq2)发送至第二组(G_2)的第三电源200-3。第一电源序列控制器100可将第三断电序列信号(off Seq3)发送至第三组(G_3)的第四电源200-4。类似地，第一电源序列控制器100可将第m断电序列信号(off Seq(m))同时发送至属于第m组(G_m)的第n-1电源(200-(n-1))和第n电源(200-n)。
第一组至第m组(G_1至G_m)中的除最后的第m组(G_m)以外的所有组可分别向第一电源序列控制器100提供代表性电源电压。作为代表性电源电压，属于每个组的各电源之一可被选为代表性的，并且可将该电源的电源电压限定为代表性电源电压。
例如，第二电源200-2的第二电源电压(VDD2)是第一组(G_1)中的代表性电源电压，并且第三电源200-3的第三电源电压(VDD3)是第二组(G_2)中的代表性电源电压。在第三组(G_3)中，第四电源200-4的第四电源电压(VDD4)是代表性电源电压。由于第m组(G_m)是最后一组，因此不必限定代表性电源电压和将代表性电源电压发送至第一电源序列控制器100。
有多种方式限定代表性电源电压。例如，可存在任意地选择代表性电源电压的一种方式。当在半导体装置10中形成邻近的电源200-1至200-n时，第一组至第m组(G_1至G_m)中的一组可具有更高的效率。因此，当通过邻近的电源形成组时，由于该组中的电源的电压电平处于相似电平的可能性高，因此即使任意地选择以上代表性电源电压也没有大问题。
作为另一方式，可根据断电时间限定代表性电源电压，也就是说，从开始断电操作到完成断电的时间。首先，可根据其中开始断电操作的组的代表性电源电压值确定下一组的断电操作开始时间。结果，将具有最长断电时间的电源200-1至200-n的电源电压(VDD1至VDD(n))选为代表性电源电压，并且在前一组的断电操作进行得差不多之后，可执行下一组的断电操作，从而提高半导体装置的稳定性。
作为另一方式，也可采用预定电源200-1至200-n的优先级的方式。参照图6，可预先确定电源200-1至200-n的优先等级。也就是说，在图6中，电源1、电源2、电源3、电源4、电源(n-1)和电源(n)分别对应于图5所示的电源200-1、电源200-2、电源200-3、电源200-4、电源200-(n-1)和电源200-n。可一般通过确定电源200-1至200-n中的每一个的稳定性和其中电源200-1至200-n中的每一个供应电源电压(VDD1至VDD(n))的电压域(PD1至PDn)的重要性来预先设置优先级。
这样，可以选择在第一组至第m组(G_1至G_m)中具有更高优先级的电源200-1至200-n的电源电压(VDD1至VDD(n))作为代表性电源电压。例如，在第一电源200-1和第二电源200-2所属的第一组(G_1)中，第二电源200-2的优先级更高(A＞C)，从而可选择第二电源200-2的第二电源电压(VDD2)作为第一组(G_1)的代表性电源电压。由于第二组(G_2)和第三组(G_3)分别仅包括第三电源200-3和仅包括第四电源200-4，因此可将第三电源电压(VDD3)和第四电源电压(VDD4)分别限定为代表性电源电压。最终，就第n-1电源(200-(n-1))和第n电源(200-n)所属的第m组(G_m)而言，第n电源(200-n)的优先级更高(A＞B)。然而，由于第m组(G_m)是不需要限定代表性电源电压的最后一组，因此不需要选择代表性电源电压。
参照图5和图7，代表性电源电压可响应于断电序列信号(off Seq1至off Seq(m))而改变。也就是说，当第一电源序列控制器100将断电序列信号(off Seq1至off Seq(m))发送至电源200时，电源200可开始将电源电压(VDD1至VDD(n))降低至断电电平。由于按次序发送断电序列信号(off Seq1至off Seq(m))，因此将电源电压(VDD1至VDD(n))降低至断电电平的操作也可按次序开始。
例如，当通过第一电源序列控制器100发送第一断电序列信号(off Seq1)时，第一组(G_1)的第一电源200-1和第二电源200-2可开始将第一电源电压(VDD1)和第二电源电压(VDD2)降低至断电电平。当作为代表性电源电压的第二电源电压(VDD2)的电平等于第一参考电压(V1)时，可发送第二断电序列信号(off Seq2)。
当通过第一电源序列控制器100发送第二断电序列信号(off Seq2)时，第二组(G_2)的第三电源200-3可开始将第三电源电压(VDD3)降低至断电电平。当作为代表性电源电压的第三电源电压(VDD3)等于第二参考电压(V2)时，可发送第三断电序列信号(offSeq3)。
当通过第一电源序列控制器100发送第三断电序列信号(off Seq3)时，第三组(G_3)的第四电源200-4可开始将第四电源电压(VDD4)降低至断电电平。当作为第三组(G_3)的代表性电源电压的第四电源电压(VDD4)的电平降至预设参考电压时，可发送断电序列信号(off Seq1至off Seq(m))中的下一组的断电序列信号。
最终，当通过第一电源序列控制器100发送第m断电序列信号(off Seq(m))时，第m组(G_m)的第n-1电源(200-(n-1))和第n电源(200-n)可开始将第n-1电源电压(VDD(n-1))和第n电源电压(VDD(n))降低至断电电平。
参照图8和图9，第一电源序列控制器100可包括序列检查器110、电压电平产生器120和比较器130-1、130-2和130-3。
序列检查器110产生断电序列信号(off Seq1至off Seq(m))并将它们发送至第一组至第m组(G_1至G_m)。序列检查器110利用比较器130-1、130-2和130-3的输出确定断电序列信号(off Seq1至off Seq(m))的传输时间。
电压电平产生器120产生预设参考电压(V1至V3)的电平。这里，当刚好在下一组之前的一组的代表性电源电压的电平达到用于所述之前的一组的对应的参考电压时，基于参考电压(V1至V3)和按照参照例如图7描述的方式执行组(G_1至G_n)中的下一组的断电操作。可通过电压电平产生器120产生这些参考电压(V1至V3)并且将其分布至比较器130-1、130-2和130-3。
将如下描述根据本发明构思的一些实施例的半导体装置的断电操作。首先，序列检查器110将第一断电序列信号(off Seq1)发送至第一组(G_1)。接着，第一组(G_1)将作为代表性电源电压的第二电源电压(VDD2)发送至第一比较器130-1。此时，电压电平产生器120将第一参考电压(V1)发送至第一比较器130-1(Com1)。
第一比较器130-1将第一参考电压(V1)与第二电源电压(VDD2)进行比较，并且当第一参考电压(V1)和第二电源电压(VDD2)相同时将第一输出信号(Comp1_OUT)发送至序列检查器110。序列检查器110响应于第一输出信号(Comp1_OUT)将第二断电序列信号(offSeq2)发送至第二组(G_2)。
接着，第二组(G_2)将作为代表性电源电压的第三电源电压(VDD3)发送至第二比较器130-2(Com2)。此时，电压电平产生器120将第二参考电压(V2)发送至第二比较器130-2。
第二比较器130-2将第二参考电压(V2)与第三电源电压(VDD3)进行比较，并且当第二参考电压(V2)和第三电源电压(VDD3)相同时将第二输出信号(Comp2_OUT)发送至序列检查器110。序列检查器110响应于第二输出信号(Comp2_OUT)将第三断电序列信号(offSeq3)发送至第三组(G_3)。
接着，第三组(G_3)将作为代表性电源电压的第四电源电压(VDD4)发送至第三比较器(Com3)130-3。此时，电压电平产生器120将第三参考电压(V3)发送至第三比较器130-3。
第三比较器130-3将第三参考电压(V3)与第四电源电压(VDD4)进行比较，并且当第三参考电压(V3)与第四电源电压(VDD4)相同时将第三输出信号(Comp3_OUT)发送至序列检查器110。序列检查器110可响应于第三输出信号(Comp3_OUT)而发送断电序列信号(offSeq1至off Seq(m))中的下一断电序列信号。
这样，序列检查器110可将第m断电序列信号(off Seq(m))发送至作为最后一组的第m组(G_m)。
具体地说，与通电序列信号(on Seq1至on Seq(n))不同，当“高”电压电平改变为“低”电压电平时，可发送断电序列信号(off Seq1至off Seq(m))。然而，本发明构思不限于所述的，并且在一些实施例中，相反的情况也是可能的，从而当“低”电压电平改变为“高”电压电平时，可发送断电序列信号(off Seq1至off Seq(m))。
在发送第一断电序列信号(off Seq1)的同时，可通过序列检查器110提供比较器130-1、130-2和130-3的使能信号(Comp1_EN至Comp3_EN)(图8中未示出)，并且将其设为“高”。使能信号(Comp1_EN至Comp3_EN)是限定比较器130-1、130-2和130-3的操作的信号。当使能信号(Comp1_EN至Comp3_EN)为“高”时，操作比较器130-1、130-2和130-3。然而，本发明构思不限于所述的，并且相反的情况也是可能的，从而当使能信号(Comp1_EN至Comp3_EN)为“低”时，操作比较器130-1、130-2和130-3。使能信号(Comp1_EN至Comp 3_EN)的“高”时间不一定需要与第一断电序列信号(off Seq1)的传输时间同步。然而，当使能信号(Comp1_EN至Comp 3_EN)的“高”时间与第一断电序列信号(off Seq1)的传输时间同步时，比较器130-1、130-2和130-3消耗的功率可被最小化。
在从施加输出信号(Comp1_OUT至Comp3_OUT)开始的特定时间段之后，使能信号(Comp1_EN至Comp3_EN)可改变为“低”。输出信号(Comp1_OUT至Comp3_OUT)也可通过这些使能信号(Comp1_EN至Comp3_EN)返回至“低”。因此，输出信号(Comp1_OUT至Comp3_OUT)可呈单脉冲的形式。然而，本发明构思不限于所述的，输出信号(Comp1_OUT至Comp3_OUT)可呈单脉冲以外的形式。
例如，当发送第一断电序列信号(off Seq1)时，作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)的电平可开始向断电电平降低。此时，可已经施加第一比较器130-1的第一使能信号(Comp1_EN)。当第二电源电压(VDD2)降至预设的第一参考电压(V1)时，可施加第一比较器130-1的第一输出信号(Comp1_OUT)。接着，第一比较器130-1的第一使能信号(Comp1_EN)改变为“低”并且第一输出信号(Comp1_OUT)也可同时改变为“低”。另一方面，在施加第一输出信号(Comp1_OUT)时，可将第二断电序列信号(off Seq2)发送至第二组(G_2)。
接着，当发送第二断电序列(off Seq2)时，作为第二组(G_2)的代表性电源电压的第三电源电压(VDD3)的电平可开始向断电电平降低。此时，可已经开始施加第二比较器130-2的第二使能信号(Comp2_EN)。当第三电源电压(VDD3)降至预设的第二参考电压(V2)时，可施加第二比较器130-2的第二输出信号(Comp2_OUT)。接着，第二比较器130-2的第二使能信号(Comp2_EN)改变为“低”并且第二输出信号(Comp2_OUT)也可同时改变为“低”。另一方面，在施加第二输出信号(Comp2_OUT)时，可将第三断电序列信号(off Seq3)发送至第三组(G_3)。
接着，当发送第三断电序列信号(off Seq3)时，作为第三组(G_3)的代表性电源电压的第四电源电压(VDD4)的电平可开始向断电电平降低。此时，可已经施加第三比较器130-3的第三使能信号(Comp3_EN)。当第四电源电压(VDD4)降至预设的第三参考电压(V3)时，可施加第三比较器130-3的第三输出信号(Comp3_OUT)。接着，第三比较器130-3的第三使能信号(Comp3_EN)改变为“低”，并且第三输出信号(Comp3_OUT)也可同时改变为“低”。
这样，当发送第m断电序列信号(off Seq(m))时，第m组(G_m)的第n电源电压(VDD(n))的电平可开始向断电电平降低。
作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)可在第一断电时间(toff1)中受到断电操作。作为第二组(G_2)的代表性电源电压的第三电源电压(VDD3)可在第二断电时间(toff2)中受到断电操作。作为第三组(G_3)的代表性电源电压的第四电源电压(VDD4)可在第三断电时间(toff3)中受到断电操作。第m组(G_m)的第n电源电压(VDD(n))可在第m断电时间(toffm)中受到断电操作。
例如，第一断电时间至第m断电时间(toff1至toffm)可以毫秒(ms)为单位。根据第一断电时间至第m断电时间(toff1至toffm)，断电操作所用的断电时间(toff)也可以毫秒为单位。断电时间(toff)可为上述通电时间(ton)的几十倍至几百倍长。然而，本发明构思不限于本文所述的，并且在其它实施例中，第一断电时间至第m断电时间(toff1至toffm)可以大于或小于毫秒的单位为单位。
就断电操作而言，与通电操作相比，需要电源200-1至200-n中的电容器放电，这不可避免地需要更多时间。因此，在通过诸如在通电操作中的精细控制执行断电操作的情况下，断电操作的整个时间变得太长，这将极大地妨碍半导体装置的响应和速度。
因此，根据本发明构思的一些实施例的半导体装置使多个电源形成组以针对各个组执行断电操作，从而减小断电阶段的长度，并且按照级联方式在各个阶段设置断电操作的开始时间，从而可保持断电操作的稳定性。
诸如图9所示的所有参考电压(V1至V3)可具有相同的值。然而，在本发明构思的一些实施例中，参考电压(V1至V3)对于各个组可具有不同的值。
例如，在本发明构思的一些实施例中，第一参考电压(V1)可大于第二参考电压(V2)，并且第二参考电压(V2)可大于第三参考电压(V3)。也就是说，先前的组的参考电压(V1至V3)可大于下一组或后面的组的参考电压(V1至V3)。
参照图10，示例性地示出了半导体装置的通电操作(通电序列)和断电操作(断电序列)。也就是说，首先对较低电源电压的电压域执行通电操作(通电序列)，然后对逐渐升高的电源电压的电压域执行通电操作(①、②、③、④和⑤)。
首先对较高电源电压的电压域执行断电操作(断电序列)，然后对逐渐降低的电源电压的电压域执行断电操作(⑥和⑦)。与通电操作的工序相比，可通过分组来简化断电操作的工序。
由于允许电压电平的按次序变化，因此一种其中电源电压电平如上所述逐渐升高和降低的操作可提升半导体装置的整体稳定性和效率。也就是说，首先在断电操作中执行较高电压的电压域的断电操作，然后，可执行较低电源电压的电压域的断电操作。
因此，也可相应地设置参考电压(V1至V3)。可在其中电压域(PD1至PDn)的元件不操作的断电区中设置参考电压(V1至V3)。这样，可与电源电压(VDD1至VDD(n))的电平的幅值成比例地设置参考电压(V1至V3)。
结果，其中首先执行断电操作的第一组(G_1)的第一参考电压(V1)可大于第二组(G_2)的第二参考电压(V2)。相似地，第二参考电压(V2)可大于第三参考电压(V3)。也就是说，电压电平产生器120可针对比较器130-1、130-2和130-3中的每一个产生逐渐降低电平的对应的电压电平。
根据当前实施例的半导体装置可明显地减少断电操作所需的时间，并且可相应地极大地提高半导体装置的响应速度和响应性。此外，半导体装置还可保持断电操作的稳定性。
下文中，参照图11，将描述根据本发明构思的一些实施例的半导体装置。下面可省略或简化与参照图1至图10描述的半导体装置的构造和功能性相似的对该实施例的半导体装置的一些部分的构造和功能性的描述。
图11示出了解释对根据本发明构思的一些实施例的半导体装置的参考电压的幅值的选择的根据时间的电压曲线图。
参照图11，示例性地示出了半导体装置的通电操作(通电序列)和断电操作(断电序列)。也就是说，首先针对较高电源电压的电压域执行通电操作(通电序列)，然后针对较低电源电压的电压域执行通电操作(①)。
首先针对较低电源电压的电压域执行断电操作(断电序列)，然后可针对较高电源电压的电压域执行断电操作(②)。
如参照图11描述地执行的通电/断电操作与参照图10描述的通电/断电操作相反。可在数据存储较重要的半导体装置的情况下执行参照图11描述的通电/断电操作。
在图11中，其中首先接通电力并且稍后关断电力的电压电平可例如对应于半导体装置的数据存储电压(Vd)，并且其中稍后接通电力并且首先关断电力的电力电平可例如对应于控制信号电压(Vc)。
例如，当半导体装置是诸如低功耗双数据速率同步动态随机存取存储器(LP DDRSDRAM)的装置时，半导体装置需要将数据存储电压(Vd)保持尽可能长的时间以防止损坏数据。因此，利用更高电平的数据存储电压(Vd)的电压域可比利用较低电平的控制信号电压(Vc)的电压域更晚断电。
结果，也可相应地设置参考电压(V1至V3)。可在其中电压域(PD1至PDn)的元件不操作的断电区中设置参考电压(V1至V3)。这样，参考电压(V1至V3)可设为与电源电压(VDD1至VDD(n))的电平的幅值成比例。
结果，其中首先执行断电操作的第一组(G_1)的第一参考电压(V1)可小于稍后执行的第二组(G_2)的第二参考电压(V2)。相似地，第二参考电压(V2)可小于第三参考电压(V3)。也就是说，电压电平产生器120可针对比较器130-1、130-2和130-3中的每一个产生电平逐渐升高的电压电平。
根据当前实施例的半导体装置可明显地减少断电操作所用的时间，同时将数据存储电压(Vd)保持较长时间，从而极大地提高半导体装置的响应速度和响应性。
下文中，将参照图12和图13描述根据本发明构思的一些实施例的半导体装置。下面可省略或简化与参照图1至图11描述的半导体装置的构造和功能相似的对该实施例的半导体装置的一些部分的构造和功能性的描述。
图12示出了解释根据本发明构思的一些实施例的半导体装置的断电操作的框图。图13示出了解释图12的半导体装置的断电操作的时间图。
参照图12和图13，根据本发明构思的一些实施例的半导体装置包括第二电源序列控制器101。
PMIC的第二电源序列控制器101包括定时器140和序列检查器110。定时器140将预设参考时间to1、to2、to3、……、tom-1(即，to1至tom-1)提供至序列检查器110，并且序列检查器110利用参考时间(to1至tom-1)确定发送断电序列信号(off Seq1至off Seq(m))的时间。
例如，当通过第二电源序列控制器101发送第一断电序列信号(off Seq1)时，(诸如图5所示的)第一组(G-1)的第一电源200-1和第二电源200-2可开始将第一电源电压(VDD1)和第二电源电压(VDD2)向断电电平降低。随后，在发送第一断电序列信号(offSeq1)并且作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)开始降低之后的时间，发送第二断电序列信号(off Seq2)。也就是说，当从发送第一断电序列信号(off Seq1)的时间开始过去了通过定时器140设置的第一参考时间(to1)时，发送第二断电序列信号(off Seq2)。
当通过第二电源序列控制器101发送第二断电序列信号(off Seq2)时，第二组(G_2)的第三电源200-3可开始将第三电源电压(VDD3)向断电电平降低。随后，在发送第二断电序列信号(off Seq2)并且作为第二组G_2的代表性电源电压的第三电源电压(VDD3)开始降低之后的时间，发送第三断电序列信号(off Seq3)。也就是说，当从发送第二断电序列信号(off Seq2)的时间开始过去了通过定时器140设置的第二参考时间(to2)时，发送第三断电序列信号(off Seq3)。
当通过第二电源序列控制器101发送第三断电序列信号(off Seq3)时，第三组(G_3)的第四电源200-4可开始将第四电源电压(VDD4)向断电电平降低。
这样，当通过第二电源序列控制器101发送第m断电序列信号(off Seq(m))时，第m组(G_m)的第n-1电源(200-(n-1))和第n电源(200-n)可开始将第n-1电源电压(VDD(n-1))和第n电源电压(VDD(n))向断电电平降低。
所有参考时间(to1至tom-1)可具有相同的值。然而，在本发明构思的一些实施例中，参考时间(to1至tom-1)可针对各个组具有不同的值。
例如，一些实施例的第一参考时间(to1)可大于第二参考时间(to2)，并且第二参考时间(to2)可大于第三参考时间(to3)。也就是说，前面的组的参考时间(to1至tom-1)可大于下一组或后面的组的参考时间(to1至tom-1)。
上面参照图12和图13描述的这种断电操作可用于按次序改变断电电平和执行更快、更容易和可靠的断电操作，因此，由于高电平电压的电压域的断电时间可变得相对长，因此高电平电压的电压域如参照图10的描述那样首先断电。
可替换地，在根据本发明构思的一些实施例的半导体装置中，由于数据存储电压(Vd)需要比控制信号电压(Vc)保持得更长，如参照图11的描述，因此将相对较晚被关断的组的参考时间可变长。
在这种情况下，第一参考时间(to1)可小于第二参考时间(to2)，第二参考时间(to2)可小于第三参考时间(to3)。也就是说，前面的组的参考时间(to1至tom-1)可小于下一组或后面的组的参考时间(to1至tom-1)。
在根据当前实施例的半导体装置中，可防止其中放电由于电源中的电容器而需要比预期更久并且断电操作格外需要非常长的时间的问题，并且由于总是根据固定时间执行断电，因此可执行具有高可预测性的断电操作。因此，可容易地纠正问题，并且可提高响应速度。
下文中，将参照图14至图16描述根据本发明构思的一些实施例的半导体装置。下面可省略或简化与参照图1至图13描述的半导体装置的构造和功能性相似的对该实施例的半导体装置的一些部分的构造和功能性的描述。
图14示出了解释根据本发明构思的一些实施例的半导体装置的断电操作的框图，图15示出了解释图14的电源管理集成电路的断电操作的框图。图16示出了解释图14的半导体装置的断电操作的时间图。
参照图14，根据本发明构思的一些实施例的半导体装置包括第三电源序列控制器102。
第三电源序列控制器102像图8的第一电源序列控制器100那样包括比较器130-1、130-2和130-3和电压电平产生器120，并且像图12的第二电源序列控制器101那样包括定时器140。另外，第三电源序列控制器102包括序列检查器110。
参照图15，当在定时器140的对应参考时间(to1至tom-1)过去之前各个组的代表性电源电压到达各个组的对应参考电压(V1至V3)时，发送断电序列信号(off Seq1至offSeq(m))中的下一断电序列信号。
也就是说，发送第一断电序列信号(off Seq1)，由于作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)在第一参考时间(to1)过去之前达到第一参考电压(V1)，因此响应于第一比较器130-1的第一输出信号(Comp1_OUT)发送第二断电序列信号(OffSeq2)。
接着，由于发送了第二断电序列信号(off Seq2)，并且由于作为第二组(G_2)的代表性电源电压的第三电源电压(VDD3)在第二参考时间(to2)过去之前达到第二参考电压(V2)，因此响应于第二比较器130-2的第二输出信号(Comp2_OUT)发送第三断电序列信号(Off Seq3)。
接着，由于发送了第三断电序列信号(off Seq3)，并且由于作为第三组(G_3)的代表性电源电压的第四电源电压(VDD4)在第三参考时间(to3)过去之前达到第三参考电压(V3)，因此响应于第三比较器130-3的第三输出信号(Comp3_OUT)发送断电序列信号(offSeq1至off Seq(m))中的下一断电序列信号。
这样，当发送第m断电序列信号(off Seq(m))时，第m组(G_m)的第n电源电压(VDD(n))降低。
参照图16，当在各个组的代表性电源电压到达对应的参考电压(V1至V3)之前经过了定时器140的对应参考时间(to1至tom-1)时，发送断电序列信号(off Seq1至off Seq(m))中的下一断电序列信号。
也就是说，发送第一断电序列信号(off Seq1)，由于在作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)到达第一参考电压(V1)之前经过了第一参考时间(to1)，因此当经过了第一参考时间(to1)时发送第二断电序列信号(off Seq2)。此外，当经过了第一参考时间(to1)时，第一比较器(130-1)的第一使能信号(Comp1_EN)改变为“低”，并且第一输出信号(Comp1_OUT)也可同时保持为“低”。
接着，由于发送了第二断电序列信号(off Seq2)，并且由于在作为第二组(G_2)的代表性电源电压的第三电源电压(VDD3)到达第二参考电压(V2)之前经过了第二参考时间(to2)，因此当经过了第二参考时间(to2)时发送第三断电序列信号(off Seq3)。另外，当经过了第二参考时间(to2)时，第二比较器130-2的第二使能信号(Comp2_EN)改变为“低”，并且第二输出信号(Comp2_OUT)也可保持为“低”。
接着，由于发送了第三断电序列信号(off Seq3)，并且由于在作为第三组(G_3)的代表性电源电压的第四电源电压(VDD4)到达第三参考电压(V3)之前经过了第三参考时间(to3)，因此当经过了第三参考时间(to3)时发送断电序列信号(off Seq1至off Seq(m))中的下一断电序列信号。另外，当经过了第三参考时间(to3)时，第三比较器130-3的第三使能信号(Comp3_EN)改变为“低”，并且第三输出信号(Comp3_OUT)也可保持为“低”。
这样，当发送了第m断电序列信号(off Seq(m))时，第m组(G_m)的第n电源电压(VDD(n))可降低。
根据当前实施例的半导体装置可防止其中放电由于存储在电源中的电容器中的电荷而需要比预期更久并且最终导致断电操作格外需要非常长的时间的问题。此外，即使放电速度快，由于不需要等待预定时间就可执行下一工序，因此可极大地提高半导体装置的断电速度。
下文中，将参照图5、图9和图17至图19描述根据本发明构思的一些实施例的半导体装置的断电方法。下面可省略或简化与参照图1-图15描述的半导体装置的构造和功能性相似的对该实施例的半导体装置的一些部分的构造和功能性的描述。
图17示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的概念流程图。图18示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图。图19示出了详细解释图18中的半导体装置的断电方法的流程图。
参照图17，根据本发明构思的一些实施例的半导体装置的通电方法包括按次序执行有序的通电序列(通电序列1至16)。也就是说，可首先执行通电序列1，接着执行通电序列2，接着执行通电序列3，等等，直至执行了包括通电序列16的所有通电序列。相反，根据本发明构思的一些实施例的半导体装置的断电方法包括：如其中执行上述通电序列(通电序列1至16)的相反次序所示地执行断电序列(断电序列组1至4)。
因为各个序列的执行时间不长，所以按次序一个一个地执行通电序列(通电序列1至16)。然而，在执行断电方法的情况下，通过根据电容器放电等将断电操作分组为断电序列组(断电序列组1至4)，在断电序列组中可同时执行在通电序列(通电序列1至16)中通电的各个电压域的多个断电操作。
在图17中，每个组中包括四个通电序列。例如，断电序列组1包括在通电序列13、通电序列14、通电序列15和通电序列16中通电的各个电压域的多个断电操作。然而，在本发明构思的一些实施例中，组中的通电序列的数量可不为四个。
参照图5、图9和图18，在根据本发明构思的一些实施例的半导体装置的断电方法中，首先开始第一电源组的断电(S100)，其中，初始时n＝1。
这里，电源组可意味着图5的第一组至第m组(G_1至G_m)，并且第一电源组可意味着第一组(G_1)。
接着，确定是否满足第一条件(S200)，其中，初始时n＝1。
如果满足第一条件(S200中的是)，则n递增，n＝n+1，并且可开始第二电源组(也就是说，第二组(G_2))(n＝2)的断电(S100)。如果不满足第一条件(S200中的否)，则处理返回至S200，并且第二组(G_2)的断电不开始，直到S200中满足第一条件。
这样，当满足第n条件时，可开始第(n+1)组的断电。这里，n是自然数。
例如，参照图9和图19，在S210中确定第一电源组的电源电压是否等于第一参考电压。
也就是说，在一些实施例中，图18的S200中的第一条件可如图19所示的S210那样包括：例如，确定当n＝1时作为第一电源组(也就是说，第一组(G_1))的代表性电源电压的第二电源电压(VDD2)是否等于第一参考电压(V1)。因此，当第二电源电压(VDD2)变得等于第一参考电压(V1)时(S210中的是)，随着处理返回至S100，可执行第二组(G_2)(n＝n+1)的断电。此外，当第三电源电压(VDD3)变得等于第二参考电压(V2)时，可执行第三组(G_3)的断电。
下文中，将参照图13、图18和图20描述根据本发明构思的一些实施例的半导体装置的断电方法。下面可省略或简化与先前描述的那些相似的对该实施例的各方面的描述。
图20示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图。
参照图18和图20，在一些实施例中，图18的S200中的第一条件可如图20所示的S220那样包括：例如，当n＝1时确定从第一电源组断电时开始是否经过了第一参考时间。
例如，参照图13，当经过了定时器140确定的参考时间(to1至tom-1)时，可开始下一组的断电。
例如，当从第一组(G_1)的断电的开始时间开始经过了第一参考时间(to1)时(S220中的是)，随着处理返回至S100，开始第二组(G_2)(n＝n+1)的断电，然后，当从第二组(G_2)的断电的开始时间经过了第二参考时间(to2)时，可开始第三组(G_3)的断电。
这样，当满足第n条件时，可开始第(n+1)组的断电。这里，n是自然数。
下文中，将参照图15、图16、图18和图21描述根据本发明构思的一些实施例的半导体装置的断电方法。下面可省略或简化与先前描述的那些相似的对该实施例的各方面的描述。
图21示出了解释根据本发明构思的一些实施例的半导体装置的断电方法的流程图。
参照图21，在一些实施例中，图18的S200中的第一条件可如图21所示的S210那样包括：例如，当n＝1时确定第一电源组的电源电压是否等于第一参考电压，并且可如S220那样包括：例如，当n＝1时确定是否从第一电源组的断电时间开始经过了第一参考时间。
例如，参照图15和图16，当作为第一组(G_1)的代表性电源电压的第二电源电压(VDD2)在从第一组(G_1)的断电起始时间开始经过第一参考时间(to1)之前达到第一参考电压(V1)时(S210中的是)，或者当在第二电源电压(VDD2)到达第一参考电压(V1)之前从第一组(G_1)的断电起始时间开始经过了第一参考时间(to1)时(S220中的是)，在任何一种情况下，随着处理返回至S100，可开始第二组的断电。
接着，当作为第二组(G_2)的代表性电源电压的第三电源电压(VDD3)在从第二组(G_2)的断电起始时间开始经过第二参考时间(to2)之前达到第二参考电压(V2)时(S210中的是)，或者当在第三电源电压(VDD3)达到第二参考电压(V2)之前从第二组(G_2)的断电起始时间开始经过第二参考时间(to2)时(S220中的是)，在任何一种情况下，随着处理再次返回至S100，可开始第三组的断电。
这样，当满足第n条件时，可开始第(n+1)组的断电。这里，n是自然数。
虽然已经参照本发明构思的示例性实施例特别示出和描述了本发明构思，但是本领域技术人员应该理解，在不脱离由权利要求限定的本发明构思的精神和范围的情况下，可对其作出各种形式和细节上的修改。因此，期望当前实施例在所有方面被认为是示出性而非限制性的，应该参照所附权利要求而非以上描述来指明本发明构思的范围。

Claims (16)

1.一种半导体装置，包括：
第一电源组，其包括第一电源和第二电源；
第二电源组，其包括第三电源；以及
电源序列控制器，其被构造为执行所述第一电源至所述第三电源的通电操作和断电操作，
其中，所述电源序列控制器被构造为：在第一时间开始所述第一电源组的断电操作，当所述第一电源组的电源电压在从所述第一时间经过第一参考时间之前变为第一电压时，开始所述第二电源组的断电操作，以及当所述第一电源组的电源电压变为所述第一电压之前从所述第一时间经过了第一参考时间时，开始所述第二电源组的断电操作。
2.根据权利要求1所述的半导体装置，其中，所述电源序列控制器被构造为按次序执行所述第三电源、所述第二电源和所述第一电源的通电操作。
3.根据权利要求1所述的半导体装置，还包括：
第三电源组，其包括第四电源，
其中，所述电源序列控制器被构造为：在比所述第一时间更晚的第二时间开始所述第二电源组的断电操作，以及当所述第二电源组的电源电压变为第二电压时或当从所述第二时间开始经过了第二参考时间时开始所述第三电源组的断电操作。
4.根据权利要求3所述的半导体装置，其中，所述第一电压与所述第二电压不同。
5.根据权利要求4所述的半导体装置，其中，所述第二电压大于所述第一电压。
6.根据权利要求3所述的半导体装置，其中，所述第一参考时间与所述第二参考时间不同。
7.根据权利要求6所述的半导体装置，其中，所述第二参考时间比所述第一参考时间更长。
8.根据权利要求1所述的半导体装置，其中，所述第一电源组的电源电压是所述第一电源的电源电压和所述第二电源的电源电压中的一者。
9.根据权利要求8所述的半导体装置，其中，所述第一电源的断电时间大于所述第二电源的断电时间。
10.根据权利要求1所述的半导体装置，其中，所述电源序列控制器还包括第一比较器，其被构造为检测所述第一电源组的电源电压是否是所述第一电压。
11.一种半导体装置，包括：
第一电源组，其包括第一电源和第二电源；
第二电源组，其包括第三电源；
第三电源组，其包括第四电源；以及
电源序列控制器，其被构造为执行所述第一电源至所述第四电源的通电操作和断电操作，
其中，所述电源序列控制器被构造为：开始所述第一电源组的断电操作，当所述第一电源组的电源电压在从开始所述第一电源组的断电操作的第一时间经过预设的第一参考时间之前变为第一电压时，开始所述第二电源组的断电操作，当所述第二电源组的电源电压在从开始所述第二电源组的断电操作的第二时间经过预设的第二参考时间之前变为第二电压时，开始所述第三电源组的断电操作，当所述第一电源组的电源电压变为所述第一电压之前从开始所述第一电源组的断电操作的第一时间经过了预设的第一参考时间时，开始所述第二电源组的断电操作，以及当所述第二电源组的电源电压变为所述第二电压之前从开始所述第二电源组的断电操作的第二时间经过了预设的第二参考时间时，开始所述第三电源组的断电操作，并且
其中，所述第一电压和所述第二电压的幅值彼此不同。
12.根据权利要求11所述的半导体装置，其中，所述电源序列控制器被构造为在彼此不同的时间开始所述第一电源至所述第四电源的通电操作。
13.根据权利要求12所述的半导体装置，其中，所述电源序列控制器被构造为按次序执行所述第四电源、所述第三电源、所述第二电源和所述第一电源的通电操作。
14.一种半导体装置，包括：
第一电源组，其包括第一电源和第二电源；
第二电源组，其包括第三电源；
第三电源组，其包括第四电源；以及
电源序列控制器，其被构造为执行所述第一电源至所述第四电源的通电操作和断电操作，
其中，所述电源序列控制器被构造为：在第一时间开始所述第一电源组的断电操作，在所述第一电源组的电源电压变为预设的第一电压之前从所述第一时间经过了第一参考时间到达第二时间时，开始所述第二电源组的断电操作，在所述第二电源组的电源电压变为预设的第二电压之前从所述第二时间经过了第二参考时间到达第三时间时，开始所述第三电源组的断电操作，在从所述第一时间经过所述第一参考时间之前所述第一电源组的电源电压变为预设的第一电压时，开始所述第二电源组的断电操作，以及在从所述第二时间经过所述第二参考时间之前所述第二电源组的电源电压变为预设的第二电压时，开始所述第三电源组的断电操作，并且
其中，所述第一参考时间和所述第二参考时间的长度彼此不同。
15.根据权利要求14所述的半导体装置，其中，所述预设的第二电压的幅值与所述预设的第一电压的幅值不同。
16.根据权利要求14所述的半导体装置，其中，所述通电操作所用的时间比所述断电操作所需的时间更短。
CN201810910391.9A 2017-08-28 2018-08-10 半导体装置和半导体装置的断电方法 Active CN109428572B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170108758A KR102347602B1 (ko) 2017-08-28 2017-08-28 반도체 장치 및 그 파워 오프 방법
KR10-2017-0108758 2017-08-28

Publications (2)

Publication Number Publication Date
CN109428572A CN109428572A (zh) 2019-03-05
CN109428572B true CN109428572B (zh) 2024-03-22

Family

ID=65434227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810910391.9A Active CN109428572B (zh) 2017-08-28 2018-08-10 半导体装置和半导体装置的断电方法

Country Status (5)

Country Link
US (4) US10725516B2 (zh)
KR (1) KR102347602B1 (zh)
CN (1) CN109428572B (zh)
SG (1) SG10201805296WA (zh)
TW (1) TWI772496B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347602B1 (ko) * 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법
US11257549B2 (en) * 2020-05-08 2022-02-22 Micron Technology, Inc. Sequential voltage control for a memory device
US11276455B1 (en) * 2020-10-28 2022-03-15 Micron Technology, Inc. Systems and methods for memory device power off
JP2022144020A (ja) * 2021-03-18 2022-10-03 ローム株式会社 電源システム
TWI784748B (zh) * 2021-10-14 2022-11-21 茂達電子股份有限公司 電源管理系統及方法
CN114143124A (zh) * 2021-11-05 2022-03-04 国网江苏省电力有限公司盐城供电分公司 一种可分区域启动电力通信设备的控制装置
CN116700106B (zh) * 2023-06-30 2024-04-19 合肥申威睿思信息科技有限公司 一种上下电时序控制电路和方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230861A (ja) * 1993-01-29 1994-08-19 Sony Corp 電源制御装置
US5359540A (en) * 1990-07-23 1994-10-25 Hugo Ortiz Computer assisted electric power management
US5546589A (en) * 1990-11-09 1996-08-13 Canon Kabushiki Kaisha System having controlled power supply for prohibiting the power on switch from being turned on and accessing memory when supply voltage falls below second predetermined voltage
US5559376A (en) * 1992-01-29 1996-09-24 Nec Corporation Power supply control system comprising a plurality of power supply units
JP2008153733A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置
CN103261991A (zh) * 2010-12-17 2013-08-21 德克萨斯仪器股份有限公司 模拟电力定序器和方法
CN104484025A (zh) * 2014-12-16 2015-04-01 北京百度网讯科技有限公司 设备集群的上电控制系统及方法
CN104869003A (zh) * 2014-02-25 2015-08-26 华为技术有限公司 供电设备和方法
US9461648B1 (en) * 2015-04-10 2016-10-04 SK Hynix Inc. Power control device

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480721B2 (ja) 2001-02-22 2003-12-22 Ｎｅｃパーソナルプロダクツ株式会社 電源オン／オフシーケンス制御装置
US6815655B2 (en) * 2001-09-24 2004-11-09 Intel Corporation Method and apparatus for sequencing power in a photodetector circuit
US6850048B2 (en) * 2003-05-02 2005-02-01 Potentia Semiconductor, Inc. Power supply controller
US7080273B2 (en) * 2003-05-02 2006-07-18 Potentia Semiconductor, Inc. Sequencing power supplies on daughter boards
JP4531020B2 (ja) 2006-08-01 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5023731B2 (ja) * 2007-02-16 2012-09-12 富士通セミコンダクター株式会社 電源回路、電源制御回路および電源制御方法
US7840239B2 (en) 2007-05-03 2010-11-23 Texas Instruments Incorporated Distributed power management
US20090259864A1 (en) 2008-04-10 2009-10-15 Nvidia Corporation System and method for input/output control during power down mode
US7995359B2 (en) * 2009-02-05 2011-08-09 Power Integrations, Inc. Method and apparatus for implementing an unregulated dormant mode with an event counter in a power converter
US8448001B1 (en) 2009-03-02 2013-05-21 Marvell International Ltd. System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device
US9014825B2 (en) 2009-06-16 2015-04-21 Maxim Integrated Products, Inc. System and method for sequentially distributing power among one or more modules
US8643216B2 (en) * 2009-07-31 2014-02-04 Thermo King Corporation Electrical storage element control system for a vehicle
JP5560737B2 (ja) * 2010-01-29 2014-07-30 富士通株式会社 電源システム、電子装置及び電源システムの制御方法
CN102201699A (zh) * 2010-03-23 2011-09-28 百富(澳门离岸商业服务)有限公司 具有提供数字闭环功率控制的数字电源管理器的分布式供电系统
WO2011137339A2 (en) * 2010-04-30 2011-11-03 Cornell University Systems and methods for zero-delay wakeup for power gated asynchronous pipelines
US8726047B2 (en) * 2010-05-07 2014-05-13 Samsung Electronics Co., Ltd. System on chip, devices having the same, and method for power control of the SOC
US20110283130A1 (en) * 2010-05-17 2011-11-17 Global Unichip Corporation Power control manager
CN104216499B (zh) * 2013-05-31 2017-03-08 英业达科技有限公司 机柜与其电源控制方法
TWI492017B (zh) * 2013-06-28 2015-07-11 Noveltek Semiconductor Corp 喚醒電路、整合式功率二極體及使用其之電源供應器
TWI562514B (en) * 2013-08-28 2016-12-11 Eosmem Corp Power control integrated circuit for hold-up time extension and power supply thereof
JP5932738B2 (ja) 2013-09-02 2016-06-08 キヤノン株式会社 電子機器及び電子機器の制御部への電力制御方法
JP6214303B2 (ja) 2013-09-26 2017-10-18 キヤノン株式会社 画像形成装置、及び画像形成装置の制御方法
KR102138936B1 (ko) * 2013-11-11 2020-07-28 삼성전자주식회사 전력 공급 장치 및 그것을 이용한 전력 공급 방법
KR101585872B1 (ko) 2014-03-28 2016-01-22 주식회사 이노와이어리스 시스템-온-칩용 범용 전원 장치
US20150316971A1 (en) 2014-05-02 2015-11-05 Avalanche Technology, Inc. Method and apparatus to reduce power consumption of mobile and portable devices with non-volatile memories
JP2015215638A (ja) * 2014-05-07 2015-12-03 富士通株式会社 電源管理装置、電子装置および電源管理方法
CN203951452U (zh) * 2014-05-22 2014-11-19 湖南工业大学 一种待机自动断电开关装置
CN104009739B (zh) * 2014-05-22 2016-10-26 湖南工业大学 一种待机自动断电开关的通断控制方法及装置
JP5866415B2 (ja) 2014-06-30 2016-02-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2016024561A (ja) * 2014-07-17 2016-02-08 ローム株式会社 パワーマネージメント回路、それを用いた電子機器
US10042404B2 (en) 2014-09-26 2018-08-07 Netspeed Systems Automatic generation of power management sequence in a SoC or NoC
US9690344B2 (en) * 2014-10-16 2017-06-27 Stmicroelectronics International N.V. System and method for a power sequencing circuit
US9897661B2 (en) * 2015-03-17 2018-02-20 Microsoft Technology Licensing, Llc Automatically determining a number of functioning batteries
US10152112B2 (en) * 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
WO2016202223A1 (en) * 2015-06-16 2016-12-22 The Hong Kong University Of Science And Technology Three-dimensional power stage and adaptive pipeline control
CN205377820U (zh) * 2016-02-26 2016-07-06 浙江海洋学院 一款双功能定时电源控制电路
KR102347602B1 (ko) * 2017-08-28 2022-01-05 삼성전자주식회사 반도체 장치 및 그 파워 오프 방법
JP2022145064A (ja) * 2021-03-19 2022-10-03 本田技研工業株式会社 電源システム
EP3998687B1 (en) * 2021-05-19 2024-05-15 Lilium eAircraft GmbH Electrical fault isolation in a power distribution network of an aircraft

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359540A (en) * 1990-07-23 1994-10-25 Hugo Ortiz Computer assisted electric power management
US5546589A (en) * 1990-11-09 1996-08-13 Canon Kabushiki Kaisha System having controlled power supply for prohibiting the power on switch from being turned on and accessing memory when supply voltage falls below second predetermined voltage
US5559376A (en) * 1992-01-29 1996-09-24 Nec Corporation Power supply control system comprising a plurality of power supply units
JPH06230861A (ja) * 1993-01-29 1994-08-19 Sony Corp 電源制御装置
JP2008153733A (ja) * 2006-12-14 2008-07-03 Matsushita Electric Ind Co Ltd 半導体装置
CN103261991A (zh) * 2010-12-17 2013-08-21 德克萨斯仪器股份有限公司 模拟电力定序器和方法
CN104869003A (zh) * 2014-02-25 2015-08-26 华为技术有限公司 供电设备和方法
CN104484025A (zh) * 2014-12-16 2015-04-01 北京百度网讯科技有限公司 设备集群的上电控制系统及方法
US9461648B1 (en) * 2015-04-10 2016-10-04 SK Hynix Inc. Power control device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. Oh, N. E. Roberts and D. D. Wentzloff.A 116nW multi-band wake-up receiver with 31-bit correlator and interference rejection.Proceedings of the IEEE 2013 Custom Integrated Circuits Conference.2013,第-卷(第-期),全文. *
Uwe Brckel mann，金国锋.供电顺序控制方法.国外电子元器件.2002,第-卷(第-期),第74-75页. *

Also Published As

Publication number Publication date
CN109428572A (zh) 2019-03-05
US11709537B2 (en) 2023-07-25
US20230315179A1 (en) 2023-10-05
TW201914180A (zh) 2019-04-01
TWI772496B (zh) 2022-08-01
SG10201805296WA (en) 2019-03-28
US11379028B2 (en) 2022-07-05
US20190064902A1 (en) 2019-02-28
KR20190023275A (ko) 2019-03-08
US20220342472A1 (en) 2022-10-27
US20200348741A1 (en) 2020-11-05
KR102347602B1 (ko) 2022-01-05
US10725516B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN109428572B (zh) 半导体装置和半导体装置的断电方法
US8612779B2 (en) Power management apparatus and methods
TWI524166B (zh) 電力管理時脈啟動策略
US7876144B2 (en) Start-up circuit and start-up method
CN102272688B (zh) 无主从配置的自动多器件事件同步和排序技术
WO2019067146A1 (en) HIERARCHICAL ENERGY MANAGEMENT UNIT FOR DEVICES WITH LOW CONSUMPTION AND LOW CYCLE RATIO
US10579124B2 (en) Mobile platform and a method therein
TWI606329B (zh) 用於在一或多個模組中循序分配電力的系統與方法
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
KR101675141B1 (ko) 차량용 메모리 전원 관리 시스템 및 그 방법
RU2571727C2 (ru) Механизм и устройство запуска электропитания и способ управления активацией схем электропитания
CN113495593B (zh) 多电压芯片
JP3557522B2 (ja) 割込信号生成装置
US20110102027A1 (en) Semiconductor integrated device and control method thereof
JP2005018295A (ja) 半導体装置、およびトグル信号生成回路
JP2015148787A (ja) 半導体装置
CN114124048A (zh) 比较器电路和包括比较器电路的开关控制装置
JP2003303887A (ja) 集積回路
JP2013008282A (ja) 半導体装置及びデータ処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant