CN109413353B - 可重新配置的引脚对引脚接口及其设置方法 - Google Patents

可重新配置的引脚对引脚接口及其设置方法 Download PDF

Info

Publication number
CN109413353B
CN109413353B CN201810878398.7A CN201810878398A CN109413353B CN 109413353 B CN109413353 B CN 109413353B CN 201810878398 A CN201810878398 A CN 201810878398A CN 109413353 B CN109413353 B CN 109413353B
Authority
CN
China
Prior art keywords
channel
circuit
channel circuit
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810878398.7A
Other languages
English (en)
Other versions
CN109413353A (zh
Inventor
阙礼宏
李曼如
萧振宇
章晋祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN109413353A publication Critical patent/CN109413353A/zh
Application granted granted Critical
Publication of CN109413353B publication Critical patent/CN109413353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/90—Arrangement of cameras or camera modules, e.g. multiple cameras in TV studios or sports stadiums
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0274—Details of the structure or mounting of specific components for an electrical connector module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种可重新配置的引脚对引脚接口，包括：第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及重新配置电路，其中当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，所述重新配置电路配置为将所述第一接收信号重新定向到第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入。

Description

可重新配置的引脚对引脚接口及其设置方法
技术领域
本发明涉及数据传送技术领域，更具体的说，涉及一种可重新配置的引脚对引脚接口及其设置方法。
背景技术
相机接口(interface)可以是设置在第一芯片和第二芯片之间的引脚对引脚(pin-to-pin)接口，以将多媒体数据从第一芯片传输到第二芯片以进行进一步处理。例如，第一芯片可以包括相机模块(module)，第二芯片可以包括图像信号处理器(ISP，imagesignal processor)。多媒体数据可包括图像数据(例如单个捕获图像)或视频数据(例如由捕获图像组成的视频序列(video sequence))。通常引脚对引脚接口在传输时，一个通道已经定义为传输是时钟(clock)信号或数据(data)信号，而无法作出改变。这样用户在使用时仅能按照预先设计的方式传输时钟信号或数据信号，例如其中一个通道设为传输时钟通道，那么用户仅能通过该通道传输时钟信号，无法通过该通道传输数据信号。然而实际应用中用户的需求是变化的，若是用户想要通过该通道传输数据信号，可能需要重新设计引脚对引脚接口或更换为其他接口，这将会增加了成本，以及花费更多的时间去适配接口。
发明内容
有鉴于此，本发明提供一种可重新配置的引脚对引脚接口及其设置方法，以灵活的切换通道可以传输的信号类型，满足不同的传输需求。
根据本发明的第一方面，公开一种可重新配置的引脚对引脚接口，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
重新配置电路，其中当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，所述重新配置电路配置为将所述第一接收信号重新定向到第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入。
根据本发明的第二方面，公开一种可重新配置的引脚对引脚接口，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
所述可重新配置的引脚对引脚接口还包括重新配置电路，所述重新配置电路包括：
第一开关电路，耦合到所述第一通道电路的输出端和所述第二通道电路的时钟输入端，其中所述第一开关电路包括至少一个开关，并且配置为在所述第一通道电路的输出端处选择性地将所述第一接收信号重新定向到所述第二通道电路的时钟输入端。
根据本发明的第三个方面，公开一种用于设置可重新配置的引脚对引脚接口的方法，所述可重新配置的引脚对引脚接口包括第一通道电路，所述第一通道电路配置为通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号，以及配置为通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号，所述方法包括：
当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，将所述第一接收信号重新定向到第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入；以及
当所述第一通道用作一个数据通道并且所述第二通道用作一个时钟通道时，将所述第二接收信号重新定向到所述第一通道电路，以用作所述第一通道电路的时钟输入；以及阻止所述第一接收信号重新定向到所述第二通道电路，以阻止所述第一接收信号用作所述第二通道电路的时钟输入。
本发明提供的可重新配置的引脚对引脚接口由于重新配置电路用于当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，所述重新配置电路配置为将所述第一接收信号重新定向到第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入。这样一个通道可以选择作为时钟通道或数据通道，以选择性的传送时钟信号或数据信号，从而使用户可以根据实际需求调整一个通道的用途，灵活的切换通道可以传输的信号类型，满足不同的传输需求。因此使用本发明的方案，在面对不同需求时，可以通过自由的进行调整，从而使引脚对引脚结构的适用范围更广，满足用户的多种需求，用户无需为不同的需求配置不同的接口，大大节省了成本，同时也节省了时间。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1是示出根据本发明的实施例的设置可重新配置的引脚对引脚接口的概念图；
图2是示出根据本发明的实施例的由图1中所示的可重新配置的引脚对引脚接口支持的另一2D1C通道组合(例如2D1C D-PHY配置)的图标；
图3是示出根据本发明的实施例的由图1中所示的可重新配置的引脚对引脚接口支持的又一2D1C通道组合(例如2D1C D-PHY配置)的图标；
图4是示出根据本发明的实施例的支持不同通道组合类型的第一可重新配置引脚对引脚接口的图示；
图5是示出根据本发明的实施例的支持不同通道组合类型的第二可重新配置引脚对引脚接口的图示；
图6是示出根据本发明的实施例的支持不同通道组合类型的第三可重新配置引脚对引脚接口的图示；
图7是示出根据本发明的实施例的支持不同通道组合类型的第四可重新配置引脚对引脚接口的图示；
图8是示出根据本发明的实施例的具有C-PHY/D-PHY组合设计的可重新配置的引脚对引脚接口的图示。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
本发明提出一种可重新配置的引脚对引脚(pin-to-pin)接口(interface)，能够支持不同的通道(lane)组合和/或不同的物理层(physical layer)。本发明所提出的可重新配置的引脚对引脚接口的一个发明构思是，一个通道可以灵活地配置为用作数据通道(data lane)或时钟通道(clock lane)。例如，通过控制内部时钟传送，可以灵活地交换(swap)时钟通道和数据通道。这样，可以在同一个可重新配置的引脚对引脚接口上实现相机接口分解(decomposition)功能和相机接口组合(assembly)功能，以适用于不同的数据传输量或/和数据传输速率的需求。本发明所提出的可重新配置的引脚对引脚接口的另一个发明构思是可以根据物理层调整引脚分配。通过这种方式，在本发明所提出的可重新配置的引脚对引脚接口中实现的至少一部分通道电路可以与不同的物理层兼容。本发明所提出的可重新配置引脚对引脚接口的进一步细节如下所述。
图1是示出根据本发明的实施例的设置可重新配置的引脚对引脚接口的概念图。作为示例而非限制，如图1所示，可重新配置的引脚对引脚接口100可以用作移动行业处理器接口(MIPI，Mobile Industry Processor Interface)的相机序列接口(CSI，cameraserial interface)。为了清楚和简单起见，图1中仅示出了三个外部通道(或通道)L0，L1和L2。可重新配置的引脚对引脚接口100是芯片的一部分，并且具有分别耦合到外部通道(或通道)L0，L1和L2的连接端(port)PAD_L0，PAD_L1和PAD_L2。在每个外部通道(或通道)L0，L1和L2用于传输差分信号的情况下(例如，每个通道L0，L1和L2均是两线MIPI D-PHY通道)，每个连接端PAD_L0，PAD_L1和PAD_L2包括分别连接到连接通道的正极信号线的和负极信号线(可以为上述的两线，且可以为差分信号)的两个引脚(可参考图4所示)。如图1所示，可重新配置的引脚对引脚接口100包括通道电路和重新配置电路，通道电路例如可以有第一通道电路，第二通道电路和第三通道电路，其中第一通道电路可以包括采样器104，第二通道电路可以包括采样器106，第三通道电路可以包括采样器108。并且第一通道电路与通道L0相对应(或相关联)，第二通道电路与通道L1相对应(或相关联)，第三通道电路与通道L2相对应(或相关联)。此外，重新配置电路可以包括开关电路102，开关电路102包括多个开关SW0，SW1和SW2。此外，通道电路还可以包括均衡器(图未示)，均衡器可以设置在连接端之前或之后，例如均衡器设置在连接端与开关电路之间的位置，并且均衡器可以输出接收信号(例如下述的接收信号S0，S1，S2)。具体的，例如第一通道电路包括第一均衡器(图未示)和采样器104，其中第一均衡器设置在连接端PAD_L0与开关SW0的左端节点(图1中开关SW0的左边的节点)之间，第一均衡器可以产生接收信号S0(例如根据外部的通道L0传送的输入信号产生的)，开关SW0与第一均衡器的输出端连接，从而可以获取接收信号S0，因此也可以认为开关SW0与第一通道电路的输出端连接，并且开关SW0还可以连接到采样器104，106和108的时钟输入端(也可以认为是第一，第二，第三通道电路的时钟输入端)。又例如第二通道电路包括第二均衡器(图未示)和采样器106，其中第二均衡器设置在连接端PAD_L1与开关SW1的左端节点(图1中开关SW1的左边的节点)之间，第一均衡器可以产生接收信号S1(例如根据外部的通道L1传送的输入信号产生的)，开关SW1与第二均衡器的输出端连接，从而可以获取接收信号S1，因此也可以认为开关SW1与第二通道电路的输出端连接，并且开关SW1还可以连接到采样器104，106和108的时钟输入端(也可以认为是第一，第二，第三通道电路的时钟输入端)。又例如第三通道电路包括第三均衡器(图未示)和采样器108，其中第三均衡器设置在连接端PAD_L2与开关SW2的左端节点(图1中开关SW2的左边的节点)之间，第一均衡器可以产生接收信号S2(例如根据外部的通道L2传送的输入信号产生的)，开关SW2与第三均衡器的输出端连接，从而可以获取接收信号S2，因此也可以认为开关SW2与第三通道电路的输出端连接，并且开关SW2还可以连接到采样器104，106和108的时钟输入端(也可以认为是第一，第二，第三通道电路的时钟输入端)。例如，采样器104，106和108中的每一个均可以使用D型触发器(DFF，D-type flip-flop)来实现，其中D型触发器具有数据输入端(用“D”表示)，数据输出端(用“Q”表示)和时钟输入端(用“CK_IN”表示)。开关SW0连接在连接端PAD_L0和采样器104的时钟输入端CK_IN，开关SW1连接在连接端PAD_L1和采样器106的时钟输入端CK_IN，开关SW2连接在连接端PAD_L2和采样器108的时钟输入端CK_IN。此外还可以将采样器104的时钟输入端CK_IN，采样器106的时钟输入端CK_IN和采样器108的时钟输入端CK_IN连接起来。另外，开关电路102配置为控制一个通道(例如通道L0，L1或L2)是用作数据通道还是时钟通道。例如，内部的时钟传送可以由开关电路102控制，这样从用作时钟通道的一个通道接收到的时钟信号可以用作为从用作数据通道的其他通道来采样数据信号。
在本实施例中，可重新配置的引脚对引脚接口100可以支持2D1C(2 Data laneand 1 Clock lane，两个数据通道和一个时钟通道)通道组合(例如，2D1C D-PHY配置)，其中通道L0，L1和L2中的一个用作一个时钟通道，通道L0，L1和L2中其余的两个用作数据通道。如图1所示，通道L0和L2用作数据通道，通道L1用作时钟通道。因此，时钟信号经由通道L1传送到连接端PAD_L1，第一数据信号经由通道L0传送到连接端PAD_L0，第二数据信号经由通道L2传送到连接端PAD_L2。开关SW0断开，开关SW1接通，开关SW2断开。因此，通过从连接端PAD_L1(或通道L1)接收时钟信号而获得的接收信号S1重新定向(redirect)到采样器104和108的时钟输入端CK_IN，以用作采样器104和108的时钟输入。通过从连接端PAD_L0(或通道L0)接收第一数据信号而获得的接收信号S0馈送到采样器104的数据输入端D中，并且接收信号S0在接收信号S1的上升沿(或下降沿)被采样，以在采样器104的数据输出端Q处产生数据输出。通过从连接端PAD_L2(或通道L2)接收第二数据信号而获得的接收信号S2馈送到采样器108的数据输入端D中，并且接收信号S2在接收信号S1的上升沿(或下降沿)被采样，以在采样器108的数据输出端Q处产生数据输出。
由于通道L0和L2用作数据通道，因此随后的数据处理电路(图未示)从采样器104和108(例如从采样器104和108的数据输出端Q处)重取(retrieve)数据输出以进行进一步处理。另外，开关SW0和SW2断开，因此本实施例中阻止了接收信号S0重新定向到采样器106和108，从而阻止了接收信号S0用作采样器106和108的时钟输入，并且阻止了接收信号S2重新定向到采样器104和106，从而阻止了接收信号S2用作采样器104和106的时钟输入。由于通道L1用作时钟通道，因此采样器106的数据输出(例如从采样器106的数据输出端Q产生的数据输出)是无效的(invalid)，并且随后的数据处理电路(图未示)可能无法重取从采样器106输出的数据用以进一步的处理。换句话说，在采样器106的数据输出端Q处输出的数据可以被随后的数据处理电路(图未示)忽略。
如图1所示，通道L0和L2可以用作数据通道，并且通道L1可以在开关电路102的适当设置下用作时钟通道。由于开关电路102能够控制一个通道用作数据通道还是时钟通道，因此可重新配置的引脚对引脚电路100可用于通过交换数据线和时钟通道来支持不同的2D1C通道组合。此外，本实施例中，可以将第三通道电路删除，也就是说将采样器108，开关SW2，连接端PAD_L2及对应的通道L2删除，只保留采样器104，开关SW0，连接端PAD_L0及对应的通道L0和采样器106，开关SW1，连接端PAD_L1及对应的通道L1，这样当SW0断开而SW1接通时，通过从连接端PAD_L1(或通道L1)接收时钟信号而获得的接收信号S1重新定向到采样器104的时钟输入端CK_IN，以用作采样器104的时钟输入。开关SW0断开，因此阻止了接收信号S0重新定向到采样器106，从而阻止了接收信号S0用作采样器106的时钟输入。由此实现了支持1D1C(1 Data lane and 1 Clock lane，一个数据通道和一个时钟通道)通道组合。
图2是示出根据本发明的实施例由图1中所示的可重新配置的引脚对引脚接口100支持的另一2D1C通道组合(例如，2D1C D-PHY配置)的图标。如图2所示，通道L1和L2用作数据通道，通道L0用作时钟通道。因此，时钟信号经由通道L0传送到连接端PAD_L0，第一数据信号经由通道L1传输到连接端PAD_L1，第二数据信号经由通道L2传送到连接端PAD_L2。开关SW0接通，开关SW1断开，开关SW2断开。因此，通过从连接端PAD_L0接收时钟信号而获得的接收信号S0重新定向到采样器106和108的时钟输入端CK_IN，以用作采样器106和108的时钟输入。通过从连接端PAD_L1接收第一数据信号而获得的接收信号S1馈送到采样器106的数据输入端D中，并且接收信号S1在接收信号S0的上升沿(或下降沿)被采样，以在采样器106的数据输出端Q处产生数据输出。通过从连接端PAD_L2接收第二数据信号而获得的接收信号S2馈送到采样器108的数据输入端D中，并且接收信号S2在接收信号S0的上升沿(或下降沿)被采样，以在采样器108的数据输出端Q处产生数据输出。
由于通道L1和L2用作数据通道，因此随后的数据处理电路(图未示)从采样器106和108重取数据输出以进行进一步处理。此外，开关SW1和SW2断开，因此本实施例中阻止了接收信号S1重新定向到采样器104和108，从而阻止了接收信号S1用作采样器104和108的时钟输入，并且阻止了接收信号S2重新定向到采样器104和106，从而阻止了接收信号S2用作采样器104和106的时钟输入。由于通道L0用作时钟通道，因此采样器104的数据输出(例如从采样器104的数据输出端Q产生的数据输出)是无效的，并且随后的数据处理电路(图未示)可能无法重取从采样器104输出的数据用以进一步的处理。换句话说，在采样器104的数据输出端Q处输出的数据可以被随后的数据处理电路(图未示)忽略。
图3是示出根据本发明的实施例的由图1中所示的可重新配置的引脚对接口100支持的又一2D1C通道组合(例如，2D1C D-PHY配置)的图标。如图3所示，通道L0和L1用作数据通道，通道L2用作时钟通道。因此，时钟信号经由通道L2传送到连接端PAD_L2，第一数据信号经由通道L0传送到连接端PAD_L0，并且第二数据信号经由通道L1传送到连接端PAD_L1。开关SW0断开，开关SW1断开，开关SW2接通。因此，通过从连接端PAD_L2接收时钟信号而获得的接收信号S2重新定向到采样器104和106的时钟输入端CK_IN，以用作采样器104和106的时钟输入。通过从连接端PAD_L0接收第一数据信号而获得的接收信号S0馈送到采样器104的数据输入端D中，并且接收信号S0在接收信号S2的上升沿(或下降沿)被采样，以在采样器104的数据输出端Q处产生数据输出。通过从连接端PAD_L1接收第二数据信号而获得的接收信号S1馈送到采样器106的数据输入端D中，并且接收信号S1在接收信号S2的上升沿(或下降沿)被采样，以在采样器106的数据输出端Q处产生数据输出。
由于通道L0和L1用作数据通道，因此随后的数据处理电路(图未示)从采样器104和106重取数据输出以进行进一步处理。此外，开关SW0和SW1断开，因此本实施例中阻止了接收信号S0重新定向到采样器106和108，从而阻止了接收信号S0用作采样器106和108的时钟输入，并且阻止了接收信号S1重新定向到采样器104和108，从而阻止了接收信号S1用作采样器104和108的时钟输入。由于通道L2用作时钟通道，因此采样器108的数据输出(例如从采样器108的数据输出端Q产生的数据输出)是无效的，并且随后的数据处理电路(图未示)可能无法重取从采样器108输出的数据用以进一步的处理。换句话说，在采样器108的数据输出端Q处输出的数据可以被随后的数据处理电路(图未示)忽略，或者在采样器108根本未产生任何数据，也未在数据输出端Q处输出的数据。
综上所述，可重新配置的引脚对引脚接口，包括：多个(例如两个，三个或以上)通道电路，每个通道电路(例如第一通道电路，第二通道电路和第三通道电路)配置为通过接收经由与该通道电路所对应的通道(例如L0，L1，L3)传送的输入信号来获得接收信号(例如S0，S1，S2)；其中该多个通道电路至少包括：第一通道电路，用于通过接收经由与该第一通道电路所对应的第一通道(例如L0)传送的第一输入信号来获得第一接收信号(例如S0)；以及第二通道电路，用于通过接收经由与该第二通道电路所对应的第二通道(例如L1)传送的第二输入信号来获得第二接收信号(例如S1)；以及该可重新配置的引脚对引脚接口还包括重新配置电路，该重新配置电路包括：第一开关电路(例如SW0)，耦合到该第一通道电路的输出端(例如经过PAD_L0之后的均衡器的CK_OUT)和该第二通道电路的时钟输入端(例如CK_IN)，其中该第一开关电路包括至少一个开关(例如SW0)，并且配置为将该第一通道电路的输出端处选择性地将该第一接收信号(例如S0)重新定向到该第二通道电路的时钟输入端。其中该重新配置电路还包括：第二开关电路(例如SW1)，耦合到该第二通道电路的输出端和该第一通道电路的时钟输入端，其中该第二开关电路包括至少一个开关(例如SW1)，并且配置为将该第二通道电路的输出端处选择性地将该第二接收信号(例如S1)重新定向到该第一通道电路的时钟输入端。此外该多个通道电路还包括：第三通道电路，用于通过接收经由与该第三通道电路所对应的第三通道(例如L2)传送的第三输入信号来获得第三接收信号(例如S2)；第一开关电路还耦合到第三通道电路的时钟输入端，第二开关电路还耦合到到第三通道电路的时钟输入端；其中该重新配置电路还包括：第三开关电路(例如SW2)，耦合到该第三通道电路的输出端，该第一通道电路的时钟输入端和该第二通道电路的时钟输入端，其中该第三开关电路包括至少一个开关；其中该重新配置电路配置为：该第一开关电路接通，该第二开关电路和该第三开关电路断开，以将该第一通道电路的输出端处的第一接收信号重新定向到该第二通道电路的时钟输入端和该第三通道电路的时钟输入端；该第二开关电路接通，该第一开关电路和该第三开关电路断开，以将该第二通道电路的输出端处的第二接收信号重新定向到该第一通道电路的时钟输入端和该第三通道电路的时钟输入端；该第三开关电路接通，该第一开关电路和该第二开关电路断开，以将该第三通道电路的输出端处的第三接收信号重新定向到该第一通道电路的时钟输入端和该第二通道电路的时钟输入端。
以包含在开关电路102中的内部开关SW0-SW3的适当设置，可重新配置的引脚对引脚接口100可以支持如图1-3中所示的任何2D1C通道组合。这样一个通道可以选择作为时钟通道或数据通道，以选择性的传送时钟信号或数据信号，从而使用户可以根据实际需求调整一个通道的用途，灵活的切换通道可以传输的信号类型，满足不同的传输需求。因此使用本发明的方案，在面对不同需求时，可以通过自由的进行调整，从而使引脚对引脚结构的适用范围更广，满足用户的多种需求，用户无需为不同的需求配置不同的接口，大大节省了成本，同时也节省了时间。基于这样的发明构思，可以实现支持多于一个通道组合类型的可重新配置的引脚对引脚接口(例如，1D1C(1 Data lane and 1 Clock lane，一个数据通道和一个时钟通道)通道组合类型，2D1C通道组合类型，和/或4D1C(4 Data lane and 1 Clocklane，四个数据通道和一个时钟通道)通道组合类型)，相关具体实现将在后面实施例进行介绍。此外实现第1-3图中所示的方案在1D1C的通道组合时可以将其中一个通道禁用，或者不接收其他一个通道在数据输出端Q处输出的信号即可。例如将图1中的通道L2禁用，切断L2，或不接收采样器108在数据输出端Q处的信号，这样就可以L0，L1(以及后续对应的电路)就可以实现1D1C的通道组合。
此外，多相机(Multi-camera)的使用在移动应用和汽车应用中很流行，并且它需要越来越多的相机接口宏(macro)。在典型设计中，一个相机接口仅专用于一个相机模块。当应用(例如移动电话或汽车)配备有前后双相机时，需要四个相机接口。进一步的，多个物理层(physical layer)的兼容解决方案将成为趋势。传统设计使用两个专门的相机接口来单独支持两个物理层。如果一个应用(例如移动电话或汽车)配置为支持多个相机和多个物理层，则芯片面积/成本不可避免地增加。而本发明的设计中将可以解决上述问题，具体可以参考下述内容。
图4是示出根据本发明的实施例的支持不同通道组合类型的第一可重新配置引脚对引脚接口的图示。作为示例而非限制，第一可重新配置的引脚对引脚接口400可以用作用于将第一芯片连接到第二芯片的MIPI CSI(移动行业处理器接口的相机序列接口)，其中第一芯片可以包括一个或多个相机模块，第二芯片可以包括一个或多个相机模块。芯片可以包括一个或多个ISP(图像信号处理器)。第一可重新配置的引脚对引脚接口400是芯片的一部分，并且具有分别连接到多个外部信号线CSIA_L0P_T0A，CSIA_L0N_T0B，CSIA_L1P_T0C，CSIA_L1N_T1A，CSIA_L2P_T1B，CSIA_L2N_T1C，CSIB_L0P_T2A，CSIB_L0N_T2B，CSIB_L1P_T2C，CSIB_L1N_T3A，CSIB_L2P_T3B和CSIB_L2N_T3C的多个引脚(或焊盘)401。假设第一可重新配置的引脚对引脚接口400的物理层(PHY)是MIPI D-PHY。因此，PHY配置包括时钟信号和一个或多个数据信号。另外，MIPI D-PHY可以使用差分信号(differential signaling)，这样每个D-PHY通道即为两线链路(2-wire link)。例如，用于传送一个数据信号(其为差分信号)的每个D-PHY数据通道需要两条信号线，并且用于传送一个时钟信号(其为差分信号)的每个D-PHY时钟通道也需要两条信号线。
在本实施例中，第一可重新配置的引脚对引脚接口400包括重新配置电路402和多个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2，其中通道电路CSIA_DPHY_L0配置为通过经由与该通道电路CSIA_DPHY_L0所对应(或相关联)的第一通道传送而接收的第一输入信号来获得第一接收信号，其中第一通道具有两条信号线CSIA_L0P_T0A和CSIA_L0N_T0B；通道电路CSIA_DPHY_L1配置为通过经由与该通道电路CSIA_DPHY_L1所对应(或相关联)的第二通道传送而接收的第二输入信号来获得第二接收信号，其中第二通道具有两条信号线CSIA_L1P_T0C和CSIA_L1N_T1A；通道电路CSIA_DPHY_L2配置为通过经由与该通道电路CSIA_DPHY_L2所对应(或相关联)的第三通道传送而接收的第三输入信号来获得第三接收信号，其中第三通道具有两条信号线CSIA_L2P_T1B和CSIA_L2N_T1C；通道电路CSIB_DPHY_L0配置为通过经由与该通道电路CSIB_DPHY_L0所对应(或相关联)的第四通道传送而接收的第四输入信号来获得第四接收信号，其中第四通道具有两条信号线CSIB_L0P_T2A和CSIB_L0N_T2B；通道电路CSIB_DPHY_L1配置为通过经由与该通道电路CSIB_DPHY_L1所对应(或相关联)的第五通道传送而接收的五输入信号来获得第五接收信号，其中第五通道具有两条信号线CSIB_L1P_T2C和CSIB_L1N_T3A；以及通道电路CSIB_DPHY_L2配置为通过经由与该通道电路CSIB_DPHY_L2所对应(或相关联)的第六通道传送而接收的第六输入信号来获得第六接收信号，其中第六通道具有两条信号线CSIB_L2P_T3B和CSIB_L2N_T3C。
通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2的每一个均具有输出端CK_OUT和时钟输入端CK_IN，其中每一个输出端CK_OUT可以选择性地连接到(一个或多个)时钟输入端的CK_IN，和与其他(一个或多个)通道电路的(一个或多个)时钟输入端CK_IN断开连接。例如，均衡器和采样器(例如图1中所示的采样器104，106，108)可以应用在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2的每一个中。从一对引脚(或焊盘)401接收的输入信号(其为差分信号)由通道电路的均衡器处理，并且在均衡器的输出端CK_OUT处产生的均衡器输出可以馈送到在同一通道电路中的采样器的数据输入端中，并且该均衡器输出可以选择性地馈送到(一个或多个)其他通道电路中的(一个或多个)采样器的(一个或多个)时钟输入端CK_IN中。
在本实施例中，第一可重新配置的引脚对引脚接口400能够支持不同的通道组合(例如不同的PHY配置)。例如，第一可重新配置的引脚对引脚接口400能够支持1D1C通道组合类型，2D1C通道组合类型和/或4D1C通道组合类型，当然还可以支持多个单独的1D1C通道组合类型，多个单独的2D1C通道组合类型，5D1C通道组合类型等等。通过重新配置电路402控制1D1C通道组合，2D1C通道组合和/或4D1C通道组合的启用/禁用。
如图4所示，重新配置电路402包括多个开关电路403，404，405，406，407和408。开关电路403包括开关SW01，SW02，SW03和SW04，开关SW01，SW02，SW03和SW04的每一个均具有耦合到内部的时钟通道UNI_CK0(该时钟通道UNI_CK0用于传送通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的一个产生的时钟信号，以用作通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中另一个的时钟输入)的一端。开关电路404包括开关SW11，SW12，SW13和SW14，开关SW11，SW12，SW13和SW14的每一个均具有耦合到内部的时钟通道UNI_CK1(该时钟通道UNI_CK1用于传送通道电路CSIA_DPHY_L2和CSIB_DPHY_L0中的一个产生的时钟信号，以用作通道电路CSIA_DPHY_L2和CSIB_DPHY_L0中另一个的时钟输入)的一端。开关电路405包括开关SW21，SW22，SW23和SW24，开关SW21，SW22，SW23和SW24的每一个均具有耦合到内部的时钟通道UNI_CK2(该时钟通道UNI_CK2用于传送通道电路CSIB_DPHY_L1和CSIB_DPHY_L2中的一个产生的时钟信号，以用作通道电路CSIB_DPHY_L1和CSIB_DPHY_L2中另一个的时钟输入)的每一个均具有耦合到内部的时钟通道UNI_CK1的一端。开关电路406包括开关SW1A，SW2A，SW3A，SW4A，SW5A和SW6A，开关SW1A，SW2A，SW3A，SW4A，SW5A和SW6A的每一个均具有耦合到内部的时钟通道LOC_CK0(该时钟通道LOC_CK0用于传送通道电路CSIA_DPHY_L0，CSIA_DPHY_L1和CSIA_DPHY_L2中的一个产生的时钟信号，以用作通道电路CSIA_DPHY_L0，CSIA_DPHY_L1和CSIA_DPHY_L2中另一个或两个的时钟输入)的一端。开关电路407包括开关SW1B，SW2B，SW3B，SW4B，SW5B和SW6B，开关SW1B，SW2B，SW3B，SW4B，SW5B和SW6B的每一个均具有耦合到内部的时钟通道LOC_CK1(该时钟通道LOC_CK1用于传送通道电路CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2中的一个产生的时钟信号，以用作通道电路CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2中另一个或两个的时钟输入)的一端。开关电路408包括开关SW1C，SW2C，SW3C，SW4C，SW5C，SW6C，SW7C，SW8C，SW9C，SW10C，SW11C和SW12C，开关SW1C，SW2C，SW3C，SW4C，SW5C，SW6C，SW7C，SW8C，SW9C，SW10C，SW11C和SW12C的每一个均具有耦合到内部的时钟通道COM_CK(该时钟通道COM_CK用于传送通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2中的一个产生的时钟信号，以用作通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2中另一个或两个或三个或四个或五个的时钟输入)的一端。
应当注意的是，包含在开关电路403-408中的每个开关的接通/断开状态可以由重新配置电路402的控制电路(图未示)设置。例如，仅允许通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的一个经由开关电路403将时钟信号输出到内部的时钟通道UNI_CK0，仅允许通道电路CSIA_DPHY_L2和CSIB_DPHY_L0中的一个经由开关电路404将时钟信号输出到内部的时钟通道UNI_CK1，仅允许通道电路CSIB_DPHY_L1和CSIB_DPHY_L2中的一个经由开关电路405将时钟信号输出到内部的时钟通道UNI_CK2，仅允许通道电路CSIA_DPHY_L0，CSIA_DPHY_L1和CSIA_DPHY_L2中的一个经由开关电路406将时钟信号输出到内部的时钟通道LOC_CK0，仅允许通道电路CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2中的一个经由开关电路407将时钟信号输出到内部的时钟通道LOC_CK1，并且仅允许通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIA_DPHY_L2中的一个经由经由开关电路408将时钟信号输出到内部的时钟通道COM_CK。
在第一可重新配置的引脚对引脚接口400配置为支持一个或多个1D1C通道组合的应用需求的情况下，应当适当地控制一个或多个开关电路403-405以启用相关联/相对应的内部的时钟通道UNI_CK0/UNI_CK1/UNI_CK2。
当第一可重新配置的引脚对引脚接口400配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)用作时钟通道而另一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作数据通道时，控制开关电路403以使开关SW01和SW04接通并且开关SW02和SW03断开。以这种方式，通过接收经由一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入端，以用作包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入。
此外，通过接收经由另一外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的数据信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L1中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0中的采样器的时钟输入。应当注意的是，包含在通道电路CSIA_DPHY_L0中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。
或者，当第一可重新配置的引脚对引脚接口400配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作时钟通道而另一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)用作数据通道时，控制开关电路403以使开关SW02和SW03接通并且开关SW01和SW04断开。以这种方式，通过接收经由一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的时钟信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L0中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L0中的采样器的时钟输入。
此外，通过接收经由另一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的数据信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L0中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入。应当注意的是，包含在通道电路CSIA_DPHY_L1中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。
与开关电路403类似，开关电路404和405中的每一个均能够实现一个1D1C通道组合。当第一可重新配置的引脚对引脚接口400被配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)用作时钟通道而另一个外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)用作数据通道，控制开关电路404以使开关SW11和SW14接通并且开关SW12和SW13断开。或者，当第一可重新配置的引脚对引脚接口400配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)用作时钟通道而另一个外部通道(包括信号线)CSIA_L2P_T1B和CSIA_L2N_T1C)用作数据通道，控制开关电路404以使开关SW12和SW13接通并且开关SW11和SW14断开。
当第一可重新配置的引脚对引脚接口400配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作时钟通道而另一个外部通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)用作数据通道时，控制开关电路405以使开关SW21和SW24接通并且开关SW22和SW23断开。或者，当第一可重新配置的引脚对引脚接口400配置为支持1D1C通道组合，其中一个外部通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)用作时钟通道而另一个外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作数据通道，控制开关电路405以使开关SW22和SW23接通并且开关SW21和SW24断开。因此，第一可重新配置的引脚对引脚接口400可以配置为支持多个单独的1D1C通道组合，例如支持三个1D1C通道组合，当然还可以支持更多的1D1C通道组合，以适应于不同的需求。
在第一可重新配置的引脚对引脚接口400配置为支持一个或多个2D1C通道组合的应用需求的情况下，应当适当地控制开关电路406和407中的一个或两个以启用相关联的内部的时钟通道LOC_CK0/LOC_CK1。
当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)用作时钟通道，另一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作一个数据通路，以及另外一个外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)用作另一数据通道时，控制开关电路406以使开关SW1A，SW4A，和SW6A接通并且开关SW2A，SW3A和SW5A断开。以这种方式，通过接收经由一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入。
此外，通过接收经由另一外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的数据信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L1中采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中采样器的时钟输入。另外，通过接收经由另一外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)传送的数据信号，在包含在通道电路CSIA_DPHY_L2中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L2采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的采样器的时钟输入端CK_IN，以及阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的采样器的时钟输入。应当注意的是，包含在通道电路CSIA_DPHY_L0中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。
或者，当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作时钟通道，另一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)用作一个数据通道时，以及另外一个外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)用作另一数据通道时，控制开关电路406以使开关SW2A，SW3A和SW6A接通并且开关SW1A，SW4A和SW5A断开。以这种方式，通过接收经由一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的时钟信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中的采样器的时钟输入。
此外，通过接收经由另一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的一个数据信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L0中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入。另外，通过接收经由另一外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)传送的数据信号，在包含在通道电路CSIA_DPHY_L2中的均衡器的输出端CK_OUT处获得的接收信号被馈送到该数据输入端。包含在通道电路CSIA_DPHY_L2取样器，并从被重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1采样器的时钟输入端CK_IN用于充当包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1采样器的时钟输入被阻止。应当注意的是，包含在通道电路CSIA_DPHY_L1中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。
或者，当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)用作时钟通道，另一个外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B用作一个数据通道，而另一个外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作另一个数据通道时，控制开关电路406以使开关SW2A，SW4A和SW5A接通并且开关SW1A，SW3A和SW6A断开。以这种方式，通过接收经由一个外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)传送的时钟信号，在包含在通道电路CSIA_DPHY_L2中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L1中的采样器的时钟输入。
此外，通过接收经由另一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的一个数据信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L0中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L1和CSIA_DPHY_L2中的采样器的时钟输入。另外，通过接收经由另一外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的数据信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L1中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0和CSIA_DPHY_L2中的采样器的时钟输入。应当注意的是，包含在通道电路CSIA_DPHY_L2中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。
与开关电路406类似，开关电路407能够实现一个2D1C通道组合。当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)用作时钟通道，另一个通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作一个数据通道，另外一个通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)用作另一个数据通道时，控制开关电路407以使开关SW1B，SW4B和SW6B接通，并且开关SW2B，SW3B和SW5B断开。
或者，当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作时钟通道，另一个外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B用作一个数据通道，而另外一个外部通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)用作另一个数据通道时，控制开关电路406以使开关SW2B，SW3B和SW6B接通并且开关SW1B，SW4B和SW5B断开。
或者，当第一可重新配置的引脚对引脚接口400配置为支持2D1C通道组合，其中一个外部通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)用作时钟通道，另一个外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B用作一个数据通道，而另外一个外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作另一个数据通道，控制开关电路407以使开关SW2B，SW4B和SW5B接通并且开关SW1B，SW3B和SW6B断开。因此，第一可重新配置的引脚对引脚接口400可以配置为支持多个单独的2D1C通道组合，例如支持两个2D1C通道组合，当然还可以支持更多的2D1C通道组合，以适应于不同的需求。
在第一可重新配置的引脚对引脚接口400配置为支持一个4D1C通道组合的应用需求的情况下，应该适当地控制开关电路408以启用相关联的内部的时钟通道COM_CK。
当第一可重新配置的引脚对引脚接口400配置为支持4D1C通道组合，其中第一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)用作时钟通道，以及第二外部通道(其中包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)，第三外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)，第四外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)，以及第五外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)用作四个数据通道时，控制开关电路408以使开关SW1C，SW4C，SW6C，SW8C和SW10C接通，并且开关SW2C，SW3C，SW5C，SW7C和SW9C断开。以这种方式，通过接收经由第一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入。
此外，通过接收经由第二外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)传送的一个数据信号，在包含在通道电路CSIA_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L1中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入。通过接收经由第三外部通道(包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)传送的一个数据信号，在包含在通道电路CSIA_DPHY_L2中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIA_DPHY_L2中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入端CK_IN，而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIB_DPHY_L0和CSIB_DPHY_L1中的采样器的时钟输入。通过接收经由第四外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)传送的一个数据信号，在包含在通道电路CSIB_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIB_DPHY_L0中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2和CSIB_DPHY_L1中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2和CSIB_DPHY_L1中的采样器的时钟输入。通过接收经由第五外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)传送的一个数据信号，在包含在通道电路CSIB_DPHY_L1中的均衡器的输出端CK_OUT处获得的接收信号馈送到包含在通道电路CSIB_DPHY_L1中的采样器的数据输入端，以及阻止了该接收信号重新定向到包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2和CSIB_DPHY_L0中的采样器的时钟输入端CK_IN，从而阻止了该接收信号用作包含在通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2和CSIB_DPHY_L0中的采样器的时钟输入。
应当注意的是，包含在通道电路CSIA_DPHY_L0中的采样器的数据输出端处的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。此外，最后的外部通道(包括信号线和CSIB_L2P_T3B CSIB_L2N_T3C)和相关联的通道电路CSIB_DPHY_L2是当前选定的4D1C通道组合下多余的。在本发明的一些实施例中，开关SW11C和SW12C可以断开，并且包含在通道电路CSIB_DPHY_L2中的采样器的数据输出端的数据输出是无效的，因此随后的数据处理电路可能无法对数据输出端处的重取和处理(因为可能没有数据输出)。在其他一些实施例中，开关SW12C可以接通而开关SW11C可以断开，这样通过接收经由第一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIB_DPHY_L2中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIB_DPHY_L2中的采样器的时钟输入，采用这种方式，第一可重新配置的引脚对引脚接口400可以配置为支持一个5D1C(5 Data lane and 1 Clock lane，五个数据通道和一个时钟通道)通道组合。当然，类似的，本发明也可以实施为3D1C(3 Data lane and1 Clock lane，三个数据通道和一个时钟通道)通道组合，或者本发明也可以增加更多个外部通道和相应的通道电路及开关电路，从而实现更多种组合，或nD1C通道组合，其中n为大于等于1的正整数，例如5，6，7等等。此外，类似的，本发明中还可以实现多个单独的nD1C通道组合(n为大于等于1的正整数)，例如两个2D1C通道组合，三个2D1C通道组合，两个4D1C通道组合，一个1D1C通道组合与一个2D1C通道组合，或一个2D1C通道组合与一个4D1C通道组合等等。
开关电路408的使用使得第一可重新配置的引脚对引脚接口400能够支持一个4D1C通道组合或5D1C通道组合。应注意，4D1C通道组合不限于上述列举的实施例，实际上，可以选择通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2中的任何一个以连接到时钟通道，并且可以选择五个通道电路中的其余四个剩余的连接到四个数据通道。例如，当第一可重新配置的引脚对引脚接口400配置为支持4D1C通道组合，其中第二外部通道(包括信号线CSIA_L1P_T0C和CSIA_L1N_T1A)用作时钟通道，以及第三外部通道(其中包括信号线CSIA_L2P_T1B和CSIA_L2N_T1C)，第四外部通道(包括信号线CSIB_L0P_T2A和CSIB_L0N_T2B)，第五外部通道(包括信号线CSIB_L1P_T2C和CSIB_L1N_T3A)，以及第六外部通道(包括信号线CSIB_L2P_T3B和CSIB_L2N_T3C)四个数据通道用作四个数据通道时，控制开关电路408以使开关SW3C，SW6C，SW8C，SW10C和SW12C接通，并且开关SW4C，SW5C，SW7C，SW9C和SW11C断开。另外，开关SW1C和SW2C可以断开，并且包含在通道电路CSIB_DPHY_L0中的采样器的数据输出端处的数据输出是无效的，并且可以防止随后的数据处理电路对该数据输出的重取和处理。本发明上述实施例实现了使第一可重新配置的引脚对引脚接口400支持一个4D1C通道组合的相同目的。由于相关领域的技术人员可以容易地理解由开关电路408启用的其他可能的4D1C通道组合的细节，因此为了简洁起见，这里省略对开关电路408中的其他可能的4D1C通道组合和开关的相关开/关状态的进一步描述。
如上所述，可以通过开关电路403启用一个1D1C通道组合(例如，一个1D1C D-PHY配置)，可以通过开关电路404启用一个1D1C通道组合(例如，一个1D1C D-PHY配置)，可以通过开关电路405启用一个1D1C通道组合(例如，一个1D1C D-PHY配置)，可以通过开关电路406启用一个2D1C通道组合(例如，一个2D1C D-PHY配置)，可以通过开关电路407启用一个2D1C通道组合(例如，一个2D1C D-PHY配置)，并且可以通过开关电路408启用一个4D1C通道组合(例如，一个4D1C D-PHY配置)。因此，取决于实际应用要求，第一可重新配置的引脚对引脚接口400的同样的引脚(或焊盘)401可用于连接到一个组合的通道组合(例如，4D1C通道组合)或多个分离的通道组合(例如，两个2D1C通道组合)。为了更好地理解第一可重新配置的引脚对引脚接口400的技术特征，本发明提供了如下的若干应用。
在仅具有单个相机模块的第一应用中，单个相机模块例如为高质量相机模块(例如，1600万像素(MP，megapixel)的相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPI CSI)400连接该单个相机模块，其中可以通过开关电路408从通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2中选择五个通道电路，以支持能够满足该单个相机模块数据吞吐率(throughout)需求的一个4D1C D-PHY通道组合。此外，可以断开包含在开关电路403-407中的所有开关。
在仅具有单个相机模块的第二应用中，单个相机模块例如为中等质量相机模块(例如，800万像素(MP)的相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPICSI)400连接该单个相机模块。在一个示例性设计中，通过开关电路406选择三个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，以支持能够满足该单个相机模块数据吞吐率需求的一个2D1C D-PHY通道组合。此外，可以断开包含在开关电路403-405和407-408中的所有开关。在另一示例性设计中，通过开关电路407选择三个通道电路CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2，以支持能够满足该单个相机模块数据吞吐率需求的一个2D1C D-PHY通道组合。此外，可以断开包含在开关电路403-406和408中的所有开关。
在仅具有单个相机模块的第三应用中，单个相机模块例如为低质量相机模块(例如，400万像素(MP)的相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPI CSI)400连接该单个相机模块。在一个示例性设计中，通过开关电路403选择两个通道电路CSIA_DPHY_L0和CSIA_DPHY_L1，以支持能够满足该单个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路404-408中的所有开关。在另一示例性设计中，通过开关电路404选择两个通道电路CSIA_DPHY_L2和CSIB_DPHY_L0，以支持能够满足该单个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路403和405-408中的所有开关。在又一示例性设计中，通过开关电路405选择两个通道电路CSIB_DPHY_L1和CSIB_DPHY_L2，以支持能够满足该单个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路403-404和406-408中的所有开关。
在具有两个相机模块的第四应用中，两个相机模块例如为两个中等质量相机模块(例如，8MP相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPI CSI)400连接该两个相机模块，其中通过开关电路406选择三个电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，以支持能够满足其中一个相机模块数据吞吐率需求的一个2D1C D-PHY通道组合；以及通过开关电路407选择三个通道电路CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2，以支持能够满足其中另一个相机模块数据吞吐率需求的一个2D1C D-PHY通道组合。此外，可以断开包含在开关电路403-405和408中的所有开关。
在具有两个相机模块的第五应用中，两个相机模块例如为一个中等质量相机模块(例如，8MP相机模块)和一个低质量相机模块(例如，4MP相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPI CSI)400连接该两个相机模块。在一个示例性设计，通过开关电路406选择三个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，以支持能够满足其中一个相机模块(例如8MP相机模块)数据吞吐率需求的一个2D1C D-PHY通道组合；以及通过开关电路405选择两个通道电路CSIB_DPHY_L1和CSIB_DPHY_L2，以支持能够满足其中另一个相机模块(例如4MP相机模块)数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路403-404和407-408中的所有开关。在另一示例性设计中，通过开关电路407选择三个通道电路CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2，以支持能够满足其中一个相机模块(例如8MP相机模块)数据吞吐率需求的一个2D1C D-PHY通道组合；以及过开关电路403选择两个通道电路CSIA_DPHY_L0和CSIA_DPHY_L1，以支持能够满足其中另一个相机模块(例如4MP相机模块)数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路404-406和408中的所有开关。
在具有三个相机模块的第六应用中，三个相机模块例如为三个低质量相机模块(例如，4MP相机模块)，使用第一可重新配置的引脚对引脚接口(例如，MIPI CSI)400连接该三个相机模块。其中，通过开关电路403选择两个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，以支持能够满足其中一个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合；通过开关电路404选择两个通道电路CSIA_DPHY_L2，CSIB_DPHY_L0，以支持能够满足其中另一个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合；并且通过开关电路405选择双通道电路CSIB_DPHY_L1，CSIB_DPHY_L2，以支持能够满足其中另外一个相机模块数据吞吐率需求的一个1D1C D-PHY通道组合。此外，可以断开包含在开关电路406-408中的所有开关。
简而言之，第一可重新配置的引脚对引脚接口400的通道电路可以组合以支持一个组合的通道组合，并且可以分解以支持多个分离的通道组合。因此，通道电路可以用于处理一个通道组合的信号接收，并且可以重新用于处理不同通道组合的信号接收。例如，通道电路可以用于1D1C通道组合(例如，1D1C D-PHY配置)和nD1C通道组合(例如，nD1C D-PHY配置)中的任何一个，其中n可以是大于1的任何正整数(即，n>1)。再例如，通道电路可以用于1D1C通道组合，nD1C通道组合和mD1C通道组合中的任何一个，其中m和n中的每一个可以是大于1的正整数，且m大于n(即，m>n>1)。再例如，可以在nD1C通道组合和mD1C通道组合中的任何一个中使用通道电路，其中m和n中的每一个可以是大于1的正整数，且m大于n(即，m>n>1)。以这种方式，可以通过使用同一个第一可重新配置的引脚对引脚接口400来支持单相机应用和多相机应用，而不增加引脚数和/或芯片面积。
在图4所示的实施例中，第一可重新配置的引脚对引脚接口400能够支持1D1C通道组合类型，2D1C通道组合类型，4D1C通道组合类型和/或5D1C通道组合类型。然而，这仅用于说明目的，并不意味着是对本发明的限制。或者，可以修改第一可重新配置的引脚对引脚接口400以省略开关电路403-408中的至少一个。这些替代设计都属于本发明的范围。可见，通过本发明的方案，可以实现使用同一个引脚对引脚接口实现多种不同的通道组合，以同时支持多个相机的数据传输，例如同时支持两个2D1C通道组合以支持相对应的数据传输，或支持三个1D1C通道组合以支持相对应的的数据传输。此外本发明的方案还可以根据实际需求自由切换所支持的数据传输，例如原本为2D1C通道组合，当用户需要支持4D1C通道组合以支持相对应的数据传输时，可以通过本发明的方案进行切换，以实现4D1C通道组合，从而支持相对应的数据传输需求。采用本发明的方案只需要增加开关电路即可，无需额外增加过多的电路，结构简洁，电路设计容易实现，对于芯片设计来说，芯片的面积将不会增加或增加的非常少，并且几乎没有增加成本。本发明使用较简单的设计实现多种功能，具有很强的实用性和高性价比。
图5是示出根据本发明的实施例的支持不同通道组合类型的第二可重新配置引脚对引脚接口的图示。作为示例而非限制，第二可重新配置的引脚对引脚接口500可以用作用于将第一芯片连接到第二芯片的MIPI CSI，其中第一芯片可以包括一个或多个相机模块，第二芯片可以包括一个或多个ISP。与图4中所示的第一可重新配置的引脚对引脚接口400类似，图5中所示的第二可重新配置的引脚对引脚接口500具有连接到多个外部信号线CSIA_L0P_T0A，CSIA_L0N_T0B，CSIA_L1P_T0C，CSIA_L1N_T1A，CSIA_L2P_T1B，CSIA_L2N_T1C，CSIB_L0P_T2A，CSIB_L0N_T2B，CSIB_L1P_T2C，CSIB_L1N_T3A，CSIB_L2P_T3B，CSIB_L2N_T3C的多个引脚(或焊盘)401。在本实施例中，第二可重新配置的引脚对引脚接口500包括重新配置电路502和多个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2。第一可重新配置的引脚对引脚接口400和第二可重新配置的引脚对引脚接口500之间的主要区别在于重新配置电路502不包括开关电路408(如图4所示)。如上所述，开关电路403，404和405中的每一个均可以用于启用一个1D1C通道组合(例如，一个1D1C D-PHY配置)，并且开关电路406和407的每一个均可以用于启用一个2D1C通道组合(例如，一个2D1C D-PHY配置)。因此，与第一可重新配置的引脚对引脚接口400相比，第二可重新配置的引脚对引脚接口500不能支持4D1C通道组合或5D1C通道组合。由于本领域技术人员在阅读以上针对第一可重新配置的引脚对引脚接口400的段落之后可以容易地理解第二可重新配置的引脚对引脚接口500的细节，因此为了简洁起见，在此省略进一步的描述。
图6是示出根据本发明的实施例的支持不同通道组合类型的第三可重新配置引脚对引脚接口的图示。作为示例而非限制，第三可重新配置的引脚对引脚接口600可以用作用于将第一芯片连接到第二芯片的MIPI CSI，其中第一芯片可以包括一个或多个相机模块，第二芯片可以包括一个或多个ISP。与图4中所示的第一可重新配置的引脚对引脚接口400类似，图6中所示的第三可重新配置的引脚对引脚接口600具有连接到多个外部信号线CSIA_L0P_T0A，CSIA_L0N_T0B，CSIA_L1P_T0C，CSIA_L1N_T1A，CSIA_L2P_T1B，CSIA_L2N_T1C，CSIB_L0P_T2A，CSIB_L0N_T2B，CSIB_L1P_T2C，CSIB_L1N_T3A，CSIB_L2P_T3B，CSIB_L2N_T3C的多个引脚(或焊盘)401。在本实施例中，第三可重新配置引脚对引脚接口600包括重新配置电路602和多个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2。第一可重新配置的引脚对引脚接口400和第三可重新配置引脚对引脚接口600之间的主要区别在于重新配置电路602不包括开关电路406和407(如图4所示)。如上所述，开关电路403，404和405中的每一个均可以用于启用一个1D1C通道组合(例如，一个1D1C D-PHY配置)，并且开关电路408可以用于启用一个4D1C通道组合(例如，一个4D1C D-PHY配置)。因此，与第一可重新配置的引脚对引脚接口400相比，第三可重新配置的引脚对引脚接口600不能同时支持两个单独的2D1C通道组合。由于本领域技术人员在阅读上述针对第一可重新配置的引脚对引脚接口400的段落之后可以容易地理解第三可重新配置的引脚对引脚接口600的细节，为简洁起见，在此省略进一步的描述。应该注意的是，第三可重新配置的引脚对引脚接口600仍然可以支持一个2D1C通道组合，例如开关SW1C、SW4C和SW6C接通，开关SW2C、SW3C、SW5C、SW7C、SW8C、SW9C、SW10C、SW11C、SW12C断开(当然开关电路403，404和405中的开关都断开)，这样通过接收经由第一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入端CK_IN和包含在通道电路CSIA_DPHY_L2中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L1中的采样器和包含在通道电路CSIA_DPHY_L2中的采样器的时钟输入，从而实现2D1C的通道组合。当然，根据上述的实施例可以理解，也可以采用其他的开关接通和断开的组合方式实现2D1C通道组合，例如开关SW2C、SW3C和SW6C接通，开关SW1C、SW4C、SW5C、SW7C、SW8C、SW9C、SW10C、SW11C、SW12C断开(当然开关电路403，404和405中的开关都断开)，或者其他方式。
图7是示出根据本发明的实施例的支持不同通道组合类型的第四可重新配置引脚对引脚接口的图示。作为示例而非限制，第四可重新配置的引脚对引脚接口700可以用作用于将第一芯片连接到第二芯片的MIPI CSI，其中第一芯片可以包括一个或多个相机模块，第二芯片可以包括一个或多个ISP。与图4中所示的第一可重新配置的引脚对引脚接口400类似，图7中所示的第四可重新配置的引脚对引脚接口700具有连接到多个外部信号线CSIA_L0P_T0A，CSIA_L0N_T0B，CSIA_L1P_T0C，CSIA_L1N_T1A，CSIA_L2P_T1B，CSIA_L2N_T1C，CSIB_L0P_T2A，CSIB_L0N_T2B，CSIB_L1P_T2C，CSIB_L1N_T3A，CSIB_L2P_T3B，CSIB_L2N_T3C的多个引脚(或焊盘)401。在本实施例中，第四可重新配置的引脚对引脚接口700包括重新配置电路702和多个通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2。第一可重新配置的引脚对引脚接口400和第四可重新配置的引脚对引脚接口700之间的主要区别在于重新配置电路702不包括开关电路403，404和405(如图4所示)。如上所述，开关电路406和407中的每一个均可以用于启用一个2D1C通道组合(例如，一个2D1C D-PHY配置)，并且开关电路408可以用于启用一个4D1C通道组合(例如，一个4D1C D-PHY配置)或者5D1C通道组合。因此，与可重新配置的引脚对引脚接口400相比，第四可重新配置的引脚对引脚接口700不能同时支持三个单独的1D1C通道组合。由于本领域技术人员在阅读以上针对第一可重新配置的引脚对引脚接口400的段落之后可以容易地理解第四可重新配置的引脚对引脚接口700的细节，因此为了简洁起见，在此省略进一步的描述。应该注意的是，第四可重新配置的引脚对引脚接口700仍然可以支持一个1D1C通道组合，例如开关SW1A和SW4A接通，开关SW2A、SW3A、SW5A、SW6A断开(当然开关电路407和408中的开关都断开)，这样通过接收经由第一外部通道(包括信号线CSIA_L0P_T0A和CSIA_L0N_T0B)传送的时钟信号，在包含在通道电路CSIA_DPHY_L0中的均衡器的输出端CK_OUT处获得的接收信号重新定向到包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入端CK_IN，以用作包含在通道电路CSIA_DPHY_L1中的采样器的时钟输入，从而实现1D1C的通道组合。当然，根据上述的实施例可以理解，也可以采用其他的开关接通和断开的组合方式实现1D1C通道组合，例如开关SW2A和SW3A接通，开关SW1A、SW4A、SW5A、SW6A断开(当然开关电路407和408中的开关都断开)，或者例如开关SW1C和SW4C接通，开关SW2C、SW3C、SW5C、SW6C、SW7C、SW8C、SW9C、SW10C、SW11C、SW12C断开(当然开关电路406和407中的开关都断开)，或者其他方式。
在本发明的一些实施例中，可重新配置的引脚对引脚接口400/500/600/700可以支持MIPI C-PHY和MIPI D-PHY。换句话说，可重新配置引脚对引脚接口400/500/600/700的引脚(或焊盘)可用于连接三线C-PHY通道和/或两线D-PHY通道。图8是示出根据本发明的实施例的具有C-PHY/D-PHY组合设计的可重新配置的引脚对引脚接口的图示。在可重新配置引脚对引脚接口400/500/600/700的物理层(PHY)是MIPI D-PHY的情况下，可重新配置引脚对引脚接口400/500/600/700的引脚(或焊盘)401可以具有分配为用于接收经由D-PHY通道传送的输入信号的第一引脚，其中通道电路CSIA_DPHY_L0连接到具有信号线CSIA_L0P_T0A和CSIA_L0N_T0B的D-PHY通道，通道电路CSIA_DPHY_L1连接到具有信号线CSIA_L1P_T0C和CSIA_L1N_T1A的D-PHY通道，通道电路CSIA_DPHY_L2连接到具有信号线CSIA_L2P_T1B和CSIA_L2N_T1C的D-PHY通道，通道电路CSIB_DPHY_L0连接到具有信号线CSIB_L0P_T2A和CSIB_L0N_T2B的D-PHY通道，通道电路CSIB_DPHY_L1连接到具有信号线CSIB_L1P_T2C和CSIB_L1N_T3A的D-PHY通道，以及通道电路CSIB_DPHY_L2连接到具有信号线CSIB_L2P_T3B和CSIB_L2N_T3C的D-PHY通道。
在可重新配置引脚对引脚接口400/500/600/700的物理层是MIPI C-PHY的另一种情况下，可重新配置引脚对引脚接口400/500/600/700的引脚401可以具有分配为用于接收经由C-PHY通道传送的输入信号的第二引脚。每个C-PHY通道包括三条信号线。通道电路CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2，CSIB_DPHY_L0，CSIB_DPHY_L1，CSIB_DPHY_L2由可重新配置引脚对引脚接口400/500/600/700用作MIPI D-PHY接口，并且可以适当的划分和分组，以形成四个通道电路CPHY_Trio0，CPHY_Trio1，CPHY_Trio2，CPHY_Trio3，该四个通道电路需要由可重新配置引脚对引脚接口400/500/600/700用作MIPI C-PHY接口，其中通道电路CPHY_Trio0连接到具有信号线CSIA_L0P_T0A，CSIA_L0N_T0B和CSIA_L1P_T0C的C-PHY通道，通道电路CPHY_Trio1连接到具有信号线CSIA_L1N_T1A，CSIA_L2P_T1B和CSIA_L2N_T1C的C-PHY通道，通道电路CPHY_Trio2连接到具有信号线CSIB_L0P_T2A，CSIB_L0N_T2B和CSIB_L1P_T2C的C-PHY通道，并且通道电路CPHY_Trio3连接到具有信号线CSIB_L1N_T3A，CSIB_L2P_T3B和CSIB_L2N_T3C的C-PHY通道。
考虑第一应用仅具有单个相机模块的情况，并且图8中的可重新配置的引脚对引脚接口(例如，MIPI CSI)400/500/600/700用作MIPI C-PHY接口以连接单个相机模块。所有四个C-PHY通道可用于满足单个相机模块的数据吞吐率需求。
考虑第二应用具有两个相机模块的情况，并且图8中的可重新配置的引脚对引脚接口(例如，MIPI CSI)400/500/600/700用作MIPI C-PHY接口以连接两个相机模块。在一个示例性设计中，可以使用三个C-PHY通道来满足其中一个相机模块的数据吞吐率需求，以及剩余的一个C-PHY通道可以用于满足其中另一个相机模块的数据吞吐率需求。在另一示例性设计中，可以使用两个C-PHY通道来满足其中一个相机模块的数据吞吐率需求，以及剩余的两个C-PHY通道可以用于满足其中另一个相机模块的数据吞吐率需求。
考虑第三应用具有四个相机模块的情况，并且图8中的可重新配置的引脚对接口(例如，MIPI CSI)400/500/600/700用作MIPI C-PHY接口以连接三个相机模块。四个C-PHY通道可以分别连接到四个相机模块，使得每个C-PHY通道可以满足一个相机模块的数据吞吐率需求。
应当注意的是，可重新配置的引脚对引脚接口400/500/600/700可以配置为以混合模式运行，混合模式允许MIPI C-PHY接口和MIPI D-PHY接口的共存。例如，可重新配置引脚对引脚接口400/500/600/700的第一部分用作MIPI D-PHY接口，可重新配置引脚对引脚接口400/500/600/700的第二部分用作MIPI C-PHY接口用作接口，例如CSIA_DPHY_L0，CSIA_DPHY_L1，CSIA_DPHY_L2(如图7所示)用作MIPI C-PHY接口，而CSIB_DPHY_L0，CSIB_DPHY_L1和CSIB_DPHY_L2(如图7所示)用作MIPI D-PHY接口。换句话说，可重新配置的引脚对引脚接口400/500/600/700的引脚(或焊盘)401可以分成第一组引脚和第二组引脚，其中第一组引脚连接到一个或多个D-PHY通道，第二组引脚连接到一个或多个C-PHY通道。例如，采用具有两个相机模块的应用中，图8中的可重新配置的引脚对引脚接口(例如，MIPI CSI)400/500/600/700可以通过2D1C通道组合(具有三个D-PHY通道)连接到一个相机模块，并且可以通过两个C-PHY通道连接到另一个相机模块。此外，本发明中可以提供了D-PHY通道和C-PHY通道，用户可以根据需求自由选择所需要的通道类型，并且本发明中还可以将D-PHY通道和C-PHY通道混合使用，大大增加了用户的选择，用户可以自由配置，以实现不同的功能和满足不同的需求。
简而言之，同一个可重新配置的引脚对引脚接口400/500/600/700可以兼容MIPIC-PHY与MIPI D-PHY。因此，通道电路可以用于处理D-PHY通道的信号接收，并且可以重新用于处理C-PHY通道的信号接收，因此接口类别型可以根据需要进行切换。以这种方式，可以使用同一个可重新配置的引脚对引脚接口来提供所需的MIPI C-PHY连接和/或所需的MIPID-PHY连接，而不会增加引脚数量和/或芯片面积。
应当注意，可重新配置的引脚对引脚接口400/500/600/700支持的D-PHY通道的数量和/或C-PHY通道的数量仅用于说明目的，并且是并不意味着是对本发明的限制。实际上，可扩展的可重新配置引脚对引脚接口400/500/600/700可以扩展以支持更多D-PHY通道(例如，8个D-PHY通道或16个D-PHY通道)和/或更多C-PHY通道(例如，5个C-PHY通道或6个C-PHY通道)，以用于高质量相机模块应用。需要注意的是，当可重新配置引脚对引脚接口400/500/600/700扩展为支持更多D-PHY通道(例如，8个或10个或12个D-PHY通道或16个或20个D-PHY通道等)时，可支持的D-PHY通道组合类型的数量和在同一个D-PHY通道组合类型下可用的最大D-PHY通道组合的数量可以增加。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (17)

1.一种可重新配置的引脚对引脚接口，其特征在于，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
重新配置电路，其中当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，所述重新配置电路配置为将所述第一接收信号重新定向到第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入。
2.如权利要求1所述的可重新配置引脚对引脚接口，其特征在于，当所述第一通道用作一个数据通道并且所述第二通道用作一个时钟通道时，所述重新配置电路配置为将所述第二接收信号重新定向到所述第一通道电路，以用作所述第一通道电路的时钟输入；以及阻止所述第一接收信号重新定向到所述第二通道电路，以阻止所述第一接收信号用作所述第二通道电路的时钟输入。
3.如权利要求1或2所述的可重新配置引脚对引脚接口，其特征在于，所述第一通道和所述第二通道形成第一通道组合。
4.如权利要求1或2所述的可重新配置引脚对引脚接口，其特征在于，所述第一通道、所述第二通道以及至少一个其他的通道形成第二通道组合，其中所述多个通道电路还包括：
至少一个其他的通道电路，用于通过接收经由与所述至少一个其他的通道电路所对应的至少一个其他的通道传送的至少一个其他的输入信号来获得至少一个其他的接收信号；以及
所述重新配置电路，用于当所述第二通道组合中的其中一个通道用作一个时钟通道且其他的通道用作数据通道时，将所述第二通道组合中的所述时钟通道相关联的通道电路的接收信号重新定向到与第二通道组合的数据通道相关联的通道电路，以用作与第二通道组合的数据通道相关联的通道电路的时钟输入，以及阻止与第二通道组合的数据通道相关联的通道电路的接收信号重新定向到所述第二通道组合的其他通道。
5.如权利要求1所述的可重新配置引脚对引脚接口，其特征在于，所述可重新配置的引脚对引脚接口用作移动行业处理器接口的相机序列接口。
6.如权利要求1所述的可重新配置引脚对引脚接口，其特征在于，所述可重新配置的引脚对引脚接口的至少一部分兼容移动行业处理器接口D-PHY与移动行业处理器接口C-PHY。
7.一种可重新配置的引脚对引脚接口，其特征在于，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
所述可重新配置的引脚对引脚接口还包括重新配置电路，所述重新配置电路包括：
第一开关电路，耦合到所述第一通道电路的输出端和所述第二通道电路的时钟输入端，其中所述第一开关电路包括至少一个开关，并且配置为在所述第一通道电路的输出端处选择性地将所述第一接收信号重新定向到所述第二通道电路的时钟输入端；
所述第一开关电路还耦接所述第二通道电路的输出端和所述第一通道电路的时钟输入端，所述第一开关电路还配置为在所述第二通道电路的输出端处选择性地将所述第二接收信号重新定向到所述第一通道电路的时钟输入端。
8.如权利要求7所述的可重新配置引脚对引脚接口，其特征在于，所述多个通道电路还包括：
第三通道电路，用于通过接收经由与所述第三通道电路所对应的第三通道传输的第三输入信号来获得第三接收信号；
所述重新配置电路还包括：
第二开关电路，耦接至所述第一通道电路和所述第二通道电路的输出端和时钟输入端，以及耦接至第三通道电路的输出端和时钟输入端，其中所述第二开关电路包括开关，以及所述开关配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路的时钟输入端和所述第三通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路的时钟输入端和所述第三通道电路的时钟输入端；以及
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路的时钟输入端和所述第二通道电路的时钟输入端。
9.如权利要求8所述的可重新配置引脚对引脚接口，其特征在于，所述多个通道电路还包括：
第四通道电路，用于通过接收经由与所述第四通道电路所对应的第四通道传送的第四输入信号来获得第四接收信号；
所述重新配置电路还包括：
第三开关电路，耦接至所述第三通道电路的输出端和时钟输入端，以及耦接至所述第四通道电路的输出端和时钟输入端，其中所述第三开关电路包括开关，以及所述开关配置为：
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第四通道电路的时钟输入端；以及
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第三通道电路的时钟输入端。
10.如权利要求9所述的可重新配置引脚对引脚接口，其特征在于，所述多个通道电路还包括：
第五通道电路，用于通过接收经由与所述第五通道电路所对应的第五通道传输的第五输入信号来获得第五接收信号；
所述重新配置电路还包括：
第四开关电路，耦接至所述第一通道电路，第二通道电路，第三通道电路和第四通道电路的输出端和时钟输入端，以及耦接至所述第五通道电路的输出端和时钟输入端，其中所述第四开关电路包括开关，以及所述开关配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路，第二通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第五通道电路的时钟输入端；以及
选择性地将所述第五通道电路的输出端处的第五接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第四通道电路的时钟输入端。
11.如权利要求10所述的可重新配置引脚对引脚接口，其特征在于，所述多个通道电路包括：
第六通道电路，用于通过接收经由与所述第六通道电路所对应的第六通道传输的第六输入信号来获得第六接收信号；
所述重新配置电路还包括：
第五开关电路，耦接至所述第五通道电路的输出端和时钟输入端，以及耦接至所述第六通道电路的输出端和时钟输入端，其中所述第五开关电路包括开关，以及所述开关配置为：
选择性地将所述第五通道电路的输出端处的第五接收信号重新定向到所述第六通道电路的时钟输入端；以及
选择性地将所述第六通道电路的输出端处的第六接收信号重新定向到所述第五通道电路的时钟输入端；以及
所述重新配置电路还包括：
第六开关电路，耦接至所述第四通道电路，第五通道电路和第六通道电路的输出端和时钟输入端，其中所述第六开关电路包括开关，以及所述开关配置为：
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第五通道电路和第六通道电路的时钟输入端；
选择性地将所述第五通道电路的输出端处的第五接收信号重新定向到所述第四通道电路和第六通道电路的时钟输入端；以及
选择性地将所述第六通道电路的输出端处的第六接收信号重新定向到所述第四通道电路和第五通道电路的时钟输入端。
12.如权利要求11所述的可重新配置引脚对引脚接口，其特征在于，所述第四开关电路还耦合到所述第六通道电路的输出端和时钟输入端，并且所述第四开关电路配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到从所述第二通道电路，第三通道电路，第四通道电路，第五通道电路和第六通道电路中选择的四个通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到从所述第一通道电路，第三通道电路，第四通道电路，第五通道电路和第六通道电路中选择的四个通道电路的时钟输入端；
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到从所述第一通道电路，第二通道电路，第四通道电路，第五通道电路和第六通道电路中选择的四个通道电路的时钟输入端；
选择性地将第四通道电路的输出端处的第四接收信号重新定向到从所述第一通道电路，第二通道电路，第三通道电路，第五通道电路和第六通道电路中选择的四个通道电路的时钟输入端；
选择性地将第五通道电路的输出端处的第五接收信号重新定向到从所述第一通道电路，第二通道电路，第三通道电路，第四通道电路和第六通道电路中选择的四个通道电路的时钟输入端；以及
选择性地将第六通道电路的输出端处的第六接收信号重新定向到从所述第一通道电路，第二通道电路，第三通道电路，第四通道电路和第五通道中选择的四个通道电路的时钟输入端。
13.一种可重新配置的引脚对引脚接口，其特征在于，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
所述可重新配置的引脚对引脚接口还包括重新配置电路，所述重新配置电路包括：
第一开关电路，耦合到所述第一通道电路的输出端和所述第二通道电路的时钟输入端，其中所述第一开关电路包括至少一个开关，并且配置为在所述第一通道电路的输出端处选择性地将所述第一接收信号重新定向到所述第二通道电路的时钟输入端；
所述多个通道电路还包括：
第三通道电路，用于通过接收经由与所述第三通道电路所对应的第三通道传输的第三输入信号获得第三接收信号；
第四通道电路，用于通过接收经由与所述第四通道电路所对应的第四通道传输的第四输入信号获得第四接收信号；以及
第五通道电路，用于通过接收经由与所述第五通道电路所对应的第五通道传输的第五输入信号获得第五接收信号；
所述第一开关电路还耦接至所述第二通道电路的输出端和所述第一通道电路的时钟输入端，所述第三通道电路的输出端和时钟输入端，所述第一开关电路包括开关，以及所述开关配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路和第三通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路和第三通道电路的时钟输入端；以及
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路和第二通道电路的时钟输入端；
所述重新配置电路还包括：
第二开关电路，耦接至所述第一通道电路，所述第二通道电路，所述第三通道电路和第四通道电路，以及第五通道电路的输出端和时钟输入端，其中所述第二开关电路包括开关，以及所述开关配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路，第二通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第五通道电路的时钟输入端；以及
选择性地将所述第五通道电路的输出端处的第五接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第四通道电路的时钟输入端。
14.一种可重新配置的引脚对引脚接口，其特征在于，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
所述可重新配置的引脚对引脚接口还包括重新配置电路，所述重新配置电路包括：
第一开关电路，耦合到所述第一通道电路的输出端和所述第二通道电路的时钟输入端，其中所述第一开关电路包括至少一个开关，并且配置为在所述第一通道电路的输出端处选择性地将所述第一接收信号重新定向到所述第二通道电路的时钟输入端；
所述多个通道电路还包括：
第三通道电路，用于通过接收通过与所述第三通道电路所对应的第三通道传输的第三输入信号获得第三接收信号；
第四通道电路，用于通过接收通过与所述第四通道电路所对应的第四通道传输的第四输入信号获得第四接收信号；以及
第五通道电路，用于通过接收通过与所述第五通道电路所对应的第五通道传输的第五输入信号获得第五接收信号；
其中，所述第一开关电路还连接到所述第二通道电路的输出端和所述第一通道电路的时钟输入端，所述第一开关电路还用于选择性地将在所述第二通道的输出端处的第二接收信号重新定向到第一通道电路的时钟输入端；以及所述重新配置电路还包括：
第二开关电路，耦接至所述第三通道电路以及所述第四通道电路的输出端和时钟输入端，其中所述第二开关电路包括开关，以及所述开关配置为：
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第四通道电路的时钟输入端；以及
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第三通道电路的时钟输入端；以及
所述重新配置电路还包括第三开关电路，所述第三开关电路耦接至所述第一通道电路，第二通道电路，第三通道电路和第四通道电路的输出端和时钟输入端，以及所述第五通道电路的输出端和时钟输入端，其中所述第三开关电路包括开关，以及所述开关配置为：
选择性地将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路，第三通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路，第二通道电路，第四通道电路和第五通道电路的时钟输入端；
选择性地将所述第四通道电路的输出端处的第四接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第五通道电路的时钟输入端；以及
选择性地将所述第五通道电路的输出端处的第五接收信号重新定向到所述第一通道电路，第二通道电路，第三通道电路和第四通道电路的时钟输入端。
15.一种可重新配置的引脚对引脚接口，其特征在于，包括：
多个通道电路，每个通道电路配置为通过接收经由与所述通道电路所对应的通道传送的输入信号来获得接收信号；其中所述多个通道电路至少包括：
第一通道电路，用于通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号；以及
第二通道电路，用于通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号；以及
所述可重新配置的引脚对引脚接口还包括重新配置电路，所述重新配置电路包括：
第一开关电路，耦合到所述第一通道电路的输出端和所述第二通道电路的时钟输入端，其中所述第一开关电路包括至少一个开关，并且配置为在所述第一通道电路的输出端处选择性地将所述第一接收信号重新定向到所述第二通道电路的时钟输入端；
所述重新配置电路还包括：
第二开关电路，耦合到所述第二通道电路的输出端和所述第一通道电路的时钟输入端，其中所述第二开关电路包括至少一个开关，并且配置为在所述第二通道电路的输出端处选择性地将所述第二接收信号重新定向到所述第一通道电路的时钟输入端。
16.如权利要求15所述的可重新配置引脚对引脚接口，其特征在于，所述多个通道电路还包括：
第三通道电路，用于通过接收经由与所述第三通道电路所对应的第三通道传送的第三输入信号来获得第三接收信号；
第一开关电路还耦合到第三通道电路的时钟输入端，第二开关电路还耦合到到第三通道电路的时钟输入端；
其中所述重新配置电路还包括：
第三开关电路，耦合到所述第三通道电路的输出端，所述第一通道电路的时钟输入端和所述第二通道电路的时钟输入端，其中所述第三开关电路包括至少一个开关；
其中所述重新配置电路配置为：
所述第一开关电路接通，所述第二开关电路和所述第三开关电路断开，以将所述第一通道电路的输出端处的第一接收信号重新定向到所述第二通道电路的时钟输入端和所述第三通道电路的时钟输入端；
所述第二开关电路接通，所述第一开关电路和所述第三开关电路断开，以将所述第二通道电路的输出端处的第二接收信号重新定向到所述第一通道电路的时钟输入端和所述第三通道电路的时钟输入端；
所述第三开关电路接通，所述第一开关电路和所述第二开关电路断开，以将所述第三通道电路的输出端处的第三接收信号重新定向到所述第一通道电路的时钟输入端和所述第二通道电路的时钟输入端。
17.一种用于设置可重新配置的引脚对引脚接口的方法，其特征在于，所述可重新配置的引脚对引脚接口包括第一通道电路和第二通道电路，所述第一通道电路配置为通过接收经由与所述第一通道电路所对应的第一通道传送的第一输入信号来获得第一接收信号，以及所述第二通道电路配置为通过接收经由与所述第二通道电路所对应的第二通道传送的第二输入信号来获得第二接收信号，所述方法包括：
当所述第二通道用作一个数据通道并且所述第一通道用作一个时钟通道时，将所述第一接收信号重新定向到所述第二通道电路，以用作所述第二通道电路的时钟输入；以及阻止所述第二接收信号重新定向到所述第一通道电路，以阻止所述第二接收信号用作第一通道电路的时钟输入；以及
当所述第一通道用作一个数据通道并且所述第二通道用作一个时钟通道时，将所述第二接收信号重新定向到所述第一通道电路，以用作所述第一通道电路的时钟输入；以及阻止所述第一接收信号重新定向到所述第二通道电路，以阻止所述第一接收信号用作所述第二通道电路的时钟输入。
CN201810878398.7A 2017-08-03 2018-08-03 可重新配置的引脚对引脚接口及其设置方法 Active CN109413353B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762540629P 2017-08-03 2017-08-03
US62/540,629 2017-08-03
US16/027,263 2018-07-03
US16/027,263 US10506139B2 (en) 2017-08-03 2018-07-03 Reconfigurable pin-to-pin interface capable of supporting different lane combinations and/or different physical layers and associated method

Publications (2)

Publication Number Publication Date
CN109413353A CN109413353A (zh) 2019-03-01
CN109413353B true CN109413353B (zh) 2021-02-09

Family

ID=65230546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810878398.7A Active CN109413353B (zh) 2017-08-03 2018-08-03 可重新配置的引脚对引脚接口及其设置方法

Country Status (4)

Country Link
US (1) US10506139B2 (zh)
EP (1) EP3451180B1 (zh)
CN (1) CN109413353B (zh)
TW (1) TWI678885B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387360B2 (en) 2017-11-06 2019-08-20 M31 Technology Corporation Integrated circuits adaptable to interchange between clock and data lanes for use in clock forward interface receiver
US11055241B2 (en) * 2017-11-06 2021-07-06 M31 Technology Corporation Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
CN110300221B (zh) * 2019-05-20 2021-06-25 努比亚技术有限公司 Mipi控制电路和系统、电路控制和电路系统控制方法、终端和计算机可读存储介质
CN112311405B (zh) * 2019-08-01 2022-06-14 円星科技股份有限公司 接收器的物理层中的集成电路及接收器的物理层
CN113660414B (zh) * 2021-08-05 2023-06-06 深圳荆虹科技有限公司 一种图像采集卡、摄像头接口及图像采集系统
CN113687625B (zh) * 2021-10-26 2022-04-22 菲尼克斯(南京)智能制造技术工程有限公司 一种模拟量通道类型可配置的电路模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941781A (zh) * 2005-09-13 2007-04-04 阿尔卡特公司 用于可配置数据路径接口的方法和装置
CN103533280A (zh) * 2007-11-22 2014-01-22 索尼株式会社 接口电路
CN104317752A (zh) * 2014-11-21 2015-01-28 中国人民解放军国防科学技术大学 一种通道可扩展的条件式触发高速同步采集记录系统
CN106057242A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 具有多通道接口的存储系统及其操作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165191B2 (en) * 2008-10-17 2012-04-24 Altera Corporation Multi-protocol channel-aggregated configurable transceiver in an integrated circuit
US7814255B1 (en) * 2009-04-14 2010-10-12 Oracle America, Inc. Multi-interface multi-channel modular hot plug I/O expansion
US8612795B1 (en) 2010-03-03 2013-12-17 Altera Corporation Segmented clock network for transceiver array
US8717882B2 (en) 2011-07-01 2014-05-06 Intel Corporation Repurposing data lane as clock lane by migrating to reduced speed link operation
US8686754B2 (en) 2012-07-05 2014-04-01 Stmicroelectronics International N.V. Configurable lane architecture in source synchronous systems
US9355058B2 (en) 2012-10-22 2016-05-31 Intel Corporation High performance interconnect physical layer
US9755818B2 (en) * 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
JP6372202B2 (ja) * 2014-07-07 2018-08-15 ソニー株式会社 受信装置、送信装置、および通信システム
JP6883377B2 (ja) * 2015-03-31 2021-06-09 シナプティクス・ジャパン合同会社 表示ドライバ、表示装置及び表示ドライバの動作方法
US9753486B2 (en) * 2015-06-15 2017-09-05 University Of Utah Research Foundation Clock gating with an asynchronous wrapper cell
US9584227B2 (en) * 2015-07-17 2017-02-28 Qualcomm Incorporated Low-power mode signal bridge for optical media
US10338920B2 (en) * 2015-12-18 2019-07-02 Intel Corporation Instructions and logic for get-multiple-vector-elements operations
US9794055B2 (en) * 2016-03-17 2017-10-17 Intel Corporation Distribution of forwarded clock
US10585812B2 (en) * 2016-03-30 2020-03-10 Intel Corporation Multi-standard single interface with reduced I/O count

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941781A (zh) * 2005-09-13 2007-04-04 阿尔卡特公司 用于可配置数据路径接口的方法和装置
CN103533280A (zh) * 2007-11-22 2014-01-22 索尼株式会社 接口电路
CN104317752A (zh) * 2014-11-21 2015-01-28 中国人民解放军国防科学技术大学 一种通道可扩展的条件式触发高速同步采集记录系统
CN106057242A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 具有多通道接口的存储系统及其操作方法

Also Published As

Publication number Publication date
EP3451180B1 (en) 2022-05-04
TWI678885B (zh) 2019-12-01
CN109413353A (zh) 2019-03-01
US20190045090A1 (en) 2019-02-07
TW201911750A (zh) 2019-03-16
EP3451180A1 (en) 2019-03-06
US10506139B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN109413353B (zh) 可重新配置的引脚对引脚接口及其设置方法
US6823468B2 (en) Method employed by a user equipment for transferring data
KR940006266B1 (ko) 멀티플렉스된 동기/비동기 데이타 버스
US20020083255A1 (en) Method and apparatus using switches for point to point bus operation
US20070113117A1 (en) Hybrid parallel/serial bus interface
US20220060357A1 (en) Transmission device, reception device, and communication system
US20190013835A1 (en) Transmitter and communication system
KR20200111161A (ko) 통신 시스템 및 전송 장치
EP1446584B1 (en) Base station having a hybrid parallel/serial bus interface
CA2467841C (en) User equipment (ue) having a hybrid parallel/serial bus interface
TWI809024B (zh) 通信系統及通信方法
US20210159871A1 (en) Impedance adjustment method and semiconductor device
CN116266166A (zh) 多协议总线电路
WO2003047113A1 (en) Method of transferring data
JPH05191403A (ja) ディジタル加入者回路制御方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Que Lihong

Inventor after: Li Manru

Inventor after: Xiao Zhenyu

Inventor after: Zhang Jinxiang

Inventor before: Que Lihong

Inventor before: Li Manru

Inventor before: Xiao Zhenyu

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant