CN116266166A - 多协议总线电路 - Google Patents

多协议总线电路 Download PDF

Info

Publication number
CN116266166A
CN116266166A CN202211640959.2A CN202211640959A CN116266166A CN 116266166 A CN116266166 A CN 116266166A CN 202211640959 A CN202211640959 A CN 202211640959A CN 116266166 A CN116266166 A CN 116266166A
Authority
CN
China
Prior art keywords
bus
master
slave
protocol
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211640959.2A
Other languages
English (en)
Inventor
C·T·恩戈
N·卡拉特
A·W·希耶塔拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Qorvo US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qorvo US Inc filed Critical Qorvo US Inc
Publication of CN116266166A publication Critical patent/CN116266166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

提供一种多协议总线电路。所述多协议总线电路包含：多个主电路，其各自被配置成基于多个主总线协议中的相应一个经由多个主总线中的相应一个传送相应主总线命令；以及从电路，其被配置成基于不同于所述主总线协议中的任一个的从总线协议经由从总线传送从总线命令。为了启用所述主电路与所述从电路之间的双向总线通信，所述多协议总线电路进一步包含被配置成执行所述从总线协议与所述主总线协议中的每一个之间的双向转换的多协议桥接电路。因此，可以支持基于异构总线协议的双向总线通信，而对成本和/或占用空间的影响最小。

Description

多协议总线电路
技术领域
本公开的技术大体上涉及并入有异构通信总线的混合总线设备。
背景技术
移动通信装置在当今社会已经变得越来越普遍。这些移动通信装置的普及部分地由目前在此类装置上启用的许多功能驱动。此类装置中处理能力的提高意味着移动通信装置已经从纯粹的通信工具发展成能够增强用户体验的复杂移动多媒体中心。
重新定义的用户体验要求例如Wi-Fi、长期演进(LTE)和第五代新无线电(5G-NR)等无线通信技术提供更高的数据速率。为了在移动通信装置中实现较高数据速率，射频(RF)信号可以首先由收发器电路基于所选择的调制和编码方案(MCS)调制，且接着由功率放大器放大，随后从天线辐射。在许多无线通信装置中，功率放大器和天线通常位于RF前端(RFFE)电路中，所述RF前端电路基于射频前端控制接口
Figure BDA0004002359700000011
联盟规范2.1(下文称为“RFFE规范”)中定义的RFFE协议经由RFFE总线通信地耦合到收发器电路。
在这方面，图1是如RFFE规范中定义的示例性RFFE总线设备10的示意图。RFFE总线设备10包含RFFE主装置12，所述RFFE主装置通过RFFE总线16耦合到多个RFFE从装置14(1)-14(M)。根据RFFE规范，RFFE总线16是包含分别用于传送双向数据信号SDATA和时钟信号SCLK的数据线18和时钟线20的双线串行总线。RFFE总线16以第一数据速率操作。
然而，并非所有通信都需要类似于RFFE总线16的双线串行总线。在一些情况下，单线串行总线对于在电路之间实行某些类型的通信可能是足够的或甚至是期望的。在这方面，图2是示例性常规混合总线设备22的示意图，其中单线总线(SuBUS)桥接电路24被配置成桥接图1中的RFFE主装置12与一个或多个SuBUS从装置26(1)-26(N)之间的通信。图1与图2之间的公共元件在此以公共元件编号示出且将不会在本文中重新描述。
SuBUS桥接电路24通过具有单个数据线30的SuBUS 28耦合到SuBUS从装置26(1)-26(N)。因此，SuBUS 28被配置成以可比RFFE总线16的第一数据速率更快或更慢的第二数据速率操作。SuBUS桥接电路24可以经由RFFE总线16耦合到RFFE主装置12。在这方面，SuBUS桥接电路24和SuBUS从装置26(1)-26(N)也是RFFE从装置，例如耦合到图1的RFFE总线设备10中的RFFE主装置12的RFFE从装置14(1)-14(M)。
值得注意的是，SuBUS 28在几个方面不同于RFFE总线16。首先，RFFE总线16包含数据线18和时钟线20，而SuBUS 28仅包含单个数据线30。第二，SuBUS桥接电路24被配置成基于SuBUS命令序列与SuBUS从装置26(1)-26(N)通信，所述SuBUS命令序列可以兼容但不同于通过RFFE总线16传送的RFFE命令序列。在这方面，SuBUS桥接电路24可以执行RFFE命令序列与SuBUS命令序列之间的命令转换，以促进RFFE总线16与SuBUS 28之间的通信。第三，RFFE总线16可被配置成以第一数据速率操作，并且SuBUS 28可被配置成以第二数据速率操作，第二数据速率不同于第一数据速率。在这方面，SuBUS桥接电路24可以在通过RFFE总线16进行通信之前缓冲SuBUS数据有效载荷，以帮助补偿第一数据速率与第二数据速率之间的差。
除了功率放大器和天线之外，SuBUS从装置26(1)-26(N)还可包含需要经由SuBUS28与其它类型的主装置通信的其它类型的有源或无源电路(例如，音频电路)。鉴于常规混合总线设备22中的SuBUS桥接电路24仅能够仅基于RFFE协议将SuBUS从装置26(1)-26(N)与单个RFFE主装置12桥接，可能需要使用额外SuBUS桥接电路以将SuBUS从装置26(1)-26(N)桥接到额外类型的主装置。因此，常规混合总线设备22可以占据较大占用空间和/或变得更昂贵。
发明内容
具体实施方式中公开的方面包含一种多协议总线电路。所述多协议总线电路包含：多个主电路，其各自被配置成基于多个主总线协议中的相应一个经由多个主总线中的相应一个传送相应主总线命令；以及从电路，其被配置成基于不同于所述主总线协议中的任一个的从总线协议经由从总线传送从总线命令。为了启用所述主电路与所述从电路之间的双向总线通信，所述多协议总线电路进一步包含被配置成执行所述从总线协议与所述主总线协议中的每一个之间的双向转换的多协议桥接电路。因此，可以支持基于异构总线协议的双向总线通信，而对成本和/或占用空间的影响最小。
在一个方面，提供一种多协议总线电路。所述多协议总线电路包含各自耦合到多个主总线中的相应一个的多个主电路。多个主电路各自被配置成基于多个主总线协议中的相应一个传送相应一个或多个主总线命令。主总线协议中的每一个不同于主总线协议中的至少另一个主总线协议。所述多协议总线电路还包含各自耦合到从总线的一个或多个从电路。从电路各自被配置成基于不同于主总线协议中的任一个的从总线协议传送相应一个或多个从总线命令。所述多协议总线电路还包含耦合到主总线和从总线的多协议桥接电路。多协议桥接电路被配置成执行从总线协议与主总线协议中的每一个之间的双向转换。
在另一方面，提供一种多协议桥接电路。所述多协议桥接电路包含各自耦合到多个主电路中的相应一个的多个主总线端口，所述相应一个主电路被配置成基于多个主总线协议中的相应一个经由多个主总线中的相应一个传送相应一个或多个主总线命令。主总线协议中的每一个不同于主总线协议中的至少另一个主总线协议。所述多协议桥接电路还包含耦合到一个或多个从电路的从总线端口。从电路各自被配置成基于不同于主总线协议中的任一个的从总线协议传送相应一个或多个从总线命令。所述多协议桥接电路还包含控制电路。控制电路被配置成执行从总线协议与主总线协议中的每一个之间的双向转换。
在结合附图阅读了以下详细描述之后，本领域技术人员将理解本公开的范围并认识到其额外方面。
附图说明
并入本说明书中并形成本说明书的一部分的附图说明了本公开的几个方面，并且连同说明书一起用于解释本公开的原理。
图1是射频(RF)前端控制接口
Figure BDA0004002359700000031
联盟规范2.1版中定义的示例性射频前端(RFFE)总线设备的示意图；
图2是示例性常规混合总线设备的示意图，其中单线总线(SuBUS)桥接电路被配置成桥接图1的RFFE总线设备中的RFFE主装置与一个或多个SuBUS从装置之间的通信；并且
图3是根据本公开的实施例被配置成支持基于异构总线协议的多个主电路与从电路之间的双向总线通信的示例性多协议混合总线设备的示意图。
具体实施方式
下文阐述的实施例表示使本领域技术人员能够实践实施例并说明实践实施例的最佳模式所必需的信息。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并将认识到这些概念在此未特别述及的应用。应理解，这些概念和应用落入本公开和所附权利要求的范围内。
应理解，尽管术语第一、第二等在本文中可以用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所用，术语“和/或”包含相关联所列项目中的一个或多个项目的任何和所有组合。
应当理解，当诸如层、区域或衬底的元件被称为“在另一元件上”或“延伸到”另一元件上时，其可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。同样，应理解，当诸如层、区域或衬底的元件被称为“在另一元件上方”或“在另一元件上方延伸”时，其可以直接在另一元件上方或直接在另一元件上方延伸，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时，不存在中间元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
诸如“以下”或“以上”或“上”或“下”或“水平”或“竖直”的相对术语在本文中可以用于描述一个元件、层或区域与如图所示的另一元件、层或区域的关系。应理解，这些术语和上面讨论的那些旨在包括除附图中描绘的朝向之外的装置的不同朝向。
本文所用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如本文所用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述”也旨在包含复数形式。还应理解，当在本文中使用时，项“包括(comprises/comprising)”和/或包含(includes/including)指定存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的群组。
除非另外定义，否则本文使用的所有术语(包含技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，除非本文明确地定义，否则本文使用的术语应被解释为具有与其在本说明书的上下文和相关技术中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
具体实施方式中公开的方面包含一种多协议总线电路。所述多协议总线电路包含：多个主电路，其各自被配置成基于多个主总线协议中的相应一个经由多个主总线中的相应一个传送相应主总线命令；以及从电路，其被配置成基于不同于所述主总线协议中的任一个的从总线协议经由从总线传送从总线命令。为了启用所述主电路与所述从电路之间的双向总线通信，所述多协议总线电路进一步包含被配置成执行所述从总线协议与所述主总线协议中的每一个之间的双向转换的多协议桥接电路。因此，可以支持基于异构总线协议的双向总线通信，而对成本和/或占用空间的影响最小。
在这方面，图3是根据本公开的实施例被配置成支持基于异构总线协议的多个主电路34(1)-34(M)与一个或多个从电路36(1)-36(N)之间的双向总线通信的示例性多协议总线电路32的示意图。此处，双向总线通信是指源自主电路34(1)-34(M)中的任一个且指定给从电路36(1)-36(N)中的任一个的总线通信(又名，前向通信)，以及源自从电路36(1)-36(N)中的任一个且指定给主电路34(1)-34(M)中的任一个的总线通信(又名，反向通信)。
主电路34(1)-34(M)分别耦合到多个主总线38(1)-38(M)。主电路34(1)-34(M)中的每一个被配置成基于多个主总线协议PM1-PMM中的相应一个传送相应一个或多个主总线命令40(1)-40(K)。在一些实施例中，所有主总线协议PM1-PMM为不同的总线协议。在这方面，主总线协议PM1-PMM中的每一个不同于主总线协议PM1-PMM中的任何其它一个。在一些其它实施例中，仅主总线协议PM1-PMM的子集为不同的总线协议。在这方面，主总线协议PM1-PMM中的每一个不同于主总线协议PM1-PMM中的至少另一个主总线协议。
从电路36(1)-36(N)各自耦合到从总线42，且被配置成基于不同于主总线协议PM1-PMM中的任一个的从总线协议PS传送相应一个或多个从总线命令44(1)-44(L)。在非限制性实例中，从总线42是功能上与图2中的SuBUS 28等同的单线总线(SuBUS)。因此，从电路36(1)-36(N)中的每一个可以在功能上与图2中的SuBUS从装置26(1)-26(N)等同。
为了启用基于异构总线协议的双向总线通信，多协议总线电路进一步被配置成包含多协议桥接电路46。在实施例中，多协议桥接电路46包含各自耦合到主总线38(1)-38(M)中的相应一个的多个主端口48(1)-48(M)。多协议桥接电路46还包含耦合到从总线42的从总线端口50。如下文进一步详细论述，多协议桥接电路46可被配置成执行从总线协议PS与主总线协议PM1-PMM中的每一个之间的双向转换。此处，双向转换是指根据从总线协议PS将主总线命令40(1)-40(K)从主总线协议PM1-PMM中的任一个转换为从总线命令44(1)-44(L)，以及相反情况。通过使用多协议桥接电路46将主电路34(1)-34(M)与从电路36(1)-36(N)桥接，可以支持基于异构总线协议的双向总线通信，而对多协议总线电路32的成本和/或占用空间影响最小。
在实施例中，多协议桥接电路46包含控制电路52，作为实例，所述控制电路可以是现场可编程门阵列(FPGA)或专用集成电路(ASIC)。为了启用前向通信，控制电路52可被配置成经由主端口48(1)-48(M)中的相应一个从主电路34(1)-34(M)中的任一个接收相应主总线命令40(1)-40(K)。值得注意的是，相应主总线命令40(1)-40(K)可以被指定给从电路36(1)-36(N)中的任一个或多协议桥接电路46自身。在这方面，控制电路52可被配置成首先确定相应主总线命令40(1)-40(K)是否被指定给从电路36(1)-36(N)中的至少一个。如果控制电路52确定相应主总线命令40(1)-40(K)确实被指定给从电路36(1)-36(N)中的任一个，则控制电路52接着会将相应主总线命令40(1)-40(K)转换为相应从总线命令44(1)-44(L)并将相应从总线命令44(1)-44(L)提供到从电路36(1)-36(N)中被指定有相应主总线命令40(1)-40(K)的任一个从电路。
为了启用反向通信，控制电路52被配置成经由从总线端口50从一个或多个从电路36(1)-36(N)中的任一个接收相应从总线命令44(1)-44(L)。值得注意的是，相应从总线命令44(1)-44(L)可以被指定给主电路34(1)-34(M)中的任一个或多协议桥接电路46自身。在这方面，控制电路52可被配置成首先确定相应从总线命令44(1)-44(L)是否被指定给主电路34(1)-34(M)中的至少一个。如果控制电路52确定相应从总线命令44(1)-44(L)确实被指定给主电路34(1)-34(M)中的任一个，则控制电路52接着会将相应从总线命令44(1)-44(L)转换为相应主总线命令40(1)-40(M)并将相应主总线命令40(1)-40(M)提供到主电路34(1)-34(N)中被指定有相应从总线命令44(1)-44(L)的任一个主电路。
在实施例中，控制电路52可包含至少一个编码器-解码器电路54(表示为“CODEC”)。具体地说，编码器-解码器电路54可被配置成在前向通信中将相应主总线命令40(1)-40(M)转换为相应从总线命令44(1)-44(L)，且在反向通信中将相应从总线命令44(1)-44(L)转换为相应主总线命令40(1)-40(K)。
在实施例中，多协议桥接电路46可以同时从多于一个主电路34(1)-34(M)接收相应主总线命令40(1)-40(M)。在这方面，在将从主电路34(1)-34(M)中的每一个接收的相应主总线命令40(1)-40(M)转换为相应从总线命令44(1)-44(L)后，控制电路52需要确定将相应从总线命令44(1)-44(L)提供到一些或全部从电路36(1)-36(N)的次序。
例如，控制电路52可以基于主电路34(1)-34(M)的预定义优先级，将从同时从多于一个主电路34(1)-34(M)接收的相应主总线命令40(1)-40(M)转换的相应从总线命令44(1)-44(L)提供到从电路36(1)-36(N)中的任一个。在这方面，在从主电路34(1)-34(M)中的较低优先级的一个主电路接收从相应主总线命令40(1)-40(M)转换的相应从总线命令44(1)-44(L)之前，将从自主电路34(1)-34(M)中的较高优先级的一个主电路接收的相应主总线命令40(1)-40(M)转换的相应从总线命令44(1)-44(L)发送到从总线端口50。
在非限制性实例中，控制电路52可包含用作先进先出(FIFO)队列的数据缓冲器56。在这方面，控制电路52可被配置成基于主电路34(1)-34(M)的预定义优先级而将相应从总线命令44(1)-44(L)排队。换句话说，在将从自主电路34(1)-34(M)中的较低优先级的一个主电路接收的相应主总线命令40(1)-40(M)转换的相应从总线命令44(1)-44(L)排队之前，控制电路52将在数据缓冲器56中将从自主电路34(1)-34(M)中的较高优先级的一个主电路接收的相应主总线命令40(1)-40(M)转换的相应从总线命令44(1)-44(L)排队。
在实施例中，数据缓冲器56可仅用于前向通信。对于反向通信，将自从电路36(1)-36(N)中的任一个接收的相应从总线命令44(1)-44(L)自从总线端口50直接路由到编码器-解码器电路54。因此，编码器-解码器电路54被配置成在先到先服务的基础上转换指定给主电路34(1)-34(M)中的任一个的相应从总线命令44(1)-44(L)。
在一个实施例中，多协议桥接电路46可包含存储电路58(表示为“REGMAP”)，作为实例，所述存储电路可以是寄存器组或快闪存储电路。存储电路58可被编程为存储主电路34(1)-34(M)之中的预定义优先级。
如前所提及，源自主电路34(1)-34(M)中的任一个的相应主总线命令40(1)-40(K)可以被指定给多协议桥接电路46，而不是从电路36(1)-36(N)中的任一个。在这方面，源自主电路34(1)-34(M)中的任一个且指定给多协议桥接电路46的相应主总线命令40(1)-40(K)可用于(动态或静态地)对存储电路58中的预定义优先级进行编程。
在实施例中，主电路34(1)-34(M)中的每一个可被配置成通过断言主总线38(1)-38(M)中的相应一个上的多个主总线电压VM1-VMM中的相应一个来传送相应主总线命令40(1)-40(K)。相比之下，从电路36(1)-36(N)中的每一个被配置成基于不同于主总线电压VM1-VMM中的至少一个的从总线电压VS来传送相应从总线命令44(1)-44(L)。值得注意的是，主总线电压VM1-VMM与从总线电压VS之间的任何不匹配都可能对从电路36(1)-36(N)造成潜在损坏，特别是当从总线电压VS低于主总线电压VM1-VMM之中的任何不匹配主总线电压时。
在这方面，多协议桥接电路46可进一步被配置成执行从总线电压VS与主总线电压VM1-VMM中的任一个之间的双向电压转换。在非限制性实例中，多协议桥接电路46可进一步包含各自耦合到主端口48(1)-48(M)中的相应一个的多个主总线接口电路60(1)-60(M)。更具体地，主总线接口电路60(1)-60(M)中的每一个可包含相应电压转换电路62以用于实行从总线电压VS与主总线电压VM1-VMM中的任一个之间的双向电压转换，所述电压转换电路可以是例如基于电容器或基于电感器的降压启动转换器，或电平变换器。
作为非限制性实例，多协议桥接电路46可包含射频前端(RFFE)主电路(例如，主电路34(1))和内部集成电路(I2C)主电路(例如，主电路34(M))。在这方面，RFFE主电路34(1)被配置成基于RFFE总线协议且通过断言RFFE总线38(1)上的主总线电压VM1-VMM中的相应一个来通过RFFE总线38(1)传送一个或多个RFFE总线命令40(1)-40(K)，并且I2C主电路34(M)被配置成基于I2C总线协议且通过断言I2C总线38(M)的主总线电压VM1-VMM中的相应一个来通过I2C总线38(M)传送一个或多个I2C总线命令40(1)-40(K)。在另一方面，从电路36(1)-36(N)中的每一个为SuBUS从电路，其被配置成基于SuBUS协议通过SuBUS 42传送相应SuBUS从总线命令44(1)-44(N)。
因此，多协议桥接电路46被配置成执行RFFE总线协议、I2C总线协议和SuBUS总线协议之间的双向转换。另外，如果RFFE主总线电压VM1、I2C主总线电压VMM和SuBUS从总线电压VS之间存在不匹配，则多协议桥接电路46还可以执行双向电压转换。
多协议桥接电路46可进一步包含第二RFFE主电路(例如，主电路34(2))，所述第二RFFE主电路被配置成基于RFFE总线协议通过主总线(例如，主总线38(2))中的相应一个传送相应一个或多个RFFE总线命令40(1)-40(K)。然而，第二RFFE主电路被配置成断言与RFFE主电路38(1)所断言的相应主总线电压不同的主总线电压。
本领域技术人员将认识到对本公开的实施例的改进和修改。所有此类改进和修改都被认为是在本文所公开的概念和下文的权利要求的范围内。

Claims (20)

1.一种多协议总线电路，其包括：
多个主电路，其各自耦合到多个主总线中的相应一个，且被配置成基于多个主总线协议中的相应一个传送相应一个或多个主总线命令，其中所述多个主总线协议中的每一个不同于所述多个主总线协议中的至少另一个主总线协议；
一个或多个从电路，其各自耦合到从总线，且被配置成基于不同于所述多个主总线协议中的任一个的从总线协议传送相应一个或多个从总线命令；以及
多协议桥接电路，其耦合到所述多个主总线和所述从总线，且被配置成在所述从总线协议与所述多个主总线协议中的每一个之间执行双向转换。
2.根据权利要求1所述的多协议总线电路，其中：
所述多个主电路包括：
射频前端(RFFE)主电路，其耦合到RFFE总线且被配置成基于RFFE总线协议传送一个或多个RFFE总线命令；
内部集成电路(I2C)主电路，其耦合到I2C总线且被配置成基于I2C总线协议传送一个或多个I2C总线命令；
所述一个或多个从电路包括一个或多个单线总线(SuBUS)从电路，所述一个或多个SuBUS从电路各自耦合到SuBUS且被配置成基于SuBUS协议传送相应一个或多个SuBUS命令；并且
所述多协议桥接电路耦合到所述RFFE总线、所述I2C总线和所述SuBUS，且被配置成执行所述SuBUS协议与所述RFFE总线协议和所述I2C总线协议中的每一个之间的双向转换。
3.根据权利要求1所述的多协议总线电路，其中所述多协议桥接电路进一步被配置成：
经由所述多个主总线中的所述相应一个从所述多个主电路中的所述相应一个接收所述相应一个或多个主总线命令；
确定所述相应一个或多个主总线命令被指定给所述一个或多个从电路中的至少一个；
将所述相应一个或多个主总线命令转换为所述一个或多个从电路中的所述至少一个的所述相应一个或多个从总线命令；以及
将所述相应一个或多个从总线命令提供到所述一个或多个从电路中的所述至少一个。
4.根据权利要求3所述的多协议总线电路，其中所述多协议桥接电路进一步被配置成：
从所述一个或多个从电路中的所述至少一个接收所述相应一个或多个从总线命令；
将所述相应一个或多个从总线命令转换为所述多个主电路中的所述至少一个的所述相应一个或多个主总线命令；以及
将所述相应一个或多个主总线命令提供到所述多个主电路中的所述至少一个。
5.根据权利要求4所述的多协议总线电路，其中所述多协议桥接电路包括至少一个编码器-解码器电路，所述至少一个编码器-解码器电路被配置成：
将所述相应一个或多个主总线命令转换为所述一个或多个从电路中的所述至少一个的所述相应一个或多个从总线命令；以及
将所述相应一个或多个从总线命令转换为所述多个主电路中的所述至少一个的所述相应一个或多个主总线命令。
6.根据权利要求1所述的多协议总线电路，其中所述多协议桥接电路进一步被配置成：
从所述多个主电路中的每一个并行地接收所述相应一个或多个主总线命令；
确定从所述多个主电路中的所述每一个接收的所述相应一个或多个主总线命令被指定给所述一个或多个从电路中的所述至少一个；
将从所述多个主电路中的所述每一个接收的所述相应一个或多个主总线命令转换为所述相应一个或多个从总线命令；以及
基于所述多个主电路中的预定义优先级而将所述相应一个或多个从总线命令提供到所述一个或多个从电路中的所述至少一个。
7.根据权利要求6所述的多协议总线电路，其进一步包括耦合到所述从总线的数据缓冲器，其中所述多协议桥接电路进一步被配置成基于所述多个主电路的所述预定义优先级在所述数据缓冲器中将指定给所述一个或多个从电路中的所述至少一个的所述相应一个或多个从总线命令排队。
8.根据权利要求6所述的多协议总线电路，其中所述多协议桥接电路进一步包括被配置成存储所述多个主电路的所述预定义优先级的存储电路。
9.根据权利要求8所述的多协议总线电路，其中所述多协议桥接电路进一步被配置成：
经由所述多个主总线中的所述相应一个从所述多个主电路中的相应一个接收所述相应一个或多个主总线命令；
确定所述相应一个或多个主总线命令被指定给所述多协议桥接电路；以及
基于所述相应一个或多个主总线命令来更新存储于所述存储电路中的所述预定义优先级。
10.根据权利要求1所述的多协议总线电路，其中：
所述多个主电路中的每一个进一步被配置成通过断言所述多个主总线中的所述相应一个上的多个主总线电压中的相应一个来传送所述相应一个或多个主总线命令；并且
所述一个或多个从电路各自被配置成基于不同于所述多个主总线电压中的至少一个的从总线电压传送所述相应一个或多个从总线命令。
11.根据权利要求10所述的多协议总线电路，其中所述多协议桥接电路进一步被配置成：
确定所述从总线电压不同于所述多个主总线电压中的所述至少一个；以及
执行所述从总线电压与所述多个主总线电压中的所述至少一个之间的双向电压转换。
12.根据权利要求11所述的多协议总线电路，其中所述多协议桥接电路进一步包括各自耦合到所述多个主电路中的相应一个的多个主总线接口电路，并且所述多个主总线接口电路中的至少一个被配置成执行所述从总线电压与所述多个主总线电压中的所述至少一个之间的所述双向电压转换。
13.根据权利要求11所述的多协议总线电路，其中所述多个主电路中的至少两个各自被配置成基于所述多个主总线协议中的相同一个且通过断言所述多个主总线中的所述相应一个上的所述多个主总线电压中的不同一个来传送所述相应一个或多个主总线命令。
14.一种多协议桥接电路，其包括：
多个主总线端口，其各自耦合到多个主电路中的相应一个，所述多个主电路被配置成基于多个主总线协议中的相应一个经由多个主总线中的相应一个传送相应一个或多个主总线命令，其中所述多个主总线协议中的每一个不同于所述多个主总线协议中的至少另一个主总线协议；
从总线端口，其耦合到一个或多个从电路，所述一个或多个从电路各自被配置成基于不同于所述多个主总线协议中的任一个的从总线协议传送相应一个或多个从总线命令；以及
控制电路，其被配置成执行所述从总线协议与所述多个主总线协议中的每一个之间的双向转换。
15.根据权利要求14所述的多协议桥接电路，其中所述控制电路进一步被配置成：
经由所述多个主总线端口中的所述相应一个接收所述相应一个或多个主总线命令；
确定所述相应一个或多个主总线命令被指定给所述一个或多个从电路中的至少一个；
将所述相应一个或多个主总线命令转换为所述相应一个或多个从总线命令；以及
将所述相应一个或多个从总线命令提供到所述从总线端口。
16.根据权利要求15所述的多协议桥接电路，其中所述控制电路进一步被配置成：
经由所述从总线端口接收所述相应一个或多个从总线命令；
将所述相应一个或多个从总线命令转换为所述相应一个或多个主总线命令；以及
将所述相应一个或多个主总线命令提供到所述多个主总线端口中的至少一个。
17.根据权利要求16所述的多协议桥接电路，其中所述控制电路包括至少一个编码器-解码器电路，所述至少一个编码器-解码器电路被配置成：
将所述相应一个或多个主总线命令转换为所述相应一个或多个从总线命令；以及
将所述相应一个或多个从总线命令转换为所述相应一个或多个主总线命令。
18.根据权利要求14所述的多协议桥接电路，其中所述控制电路进一步被配置成：
经由所述多个主总线端口中的每一个并行地接收所述相应一个或多个主总线命令；
确定所述相应一个或多个主总线命令被指定给所述一个或多个从电路中的至少一个；
将经由所述多个主总线端口中的所述每一个接收的所述相应一个或多个主总线命令转换为所述相应一个或多个从总线命令；以及
基于所述多个主电路的预定义优先级将所述相应一个或多个从总线命令提供到所述从总线端口。
19.根据权利要求18所述的多协议桥接电路，其中所述控制电路进一步包括耦合到所述从总线端口的数据缓冲器，其中所述控制电路进一步被配置成基于所述多个主电路的所述预定义优先级在所述数据缓冲器中将指定给所述一个或多个从电路中的所述至少一个的所述相应一个或多个从总线命令排队。
20.根据权利要求14所述的多协议桥接电路，其中：
所述多个主电路中的每一个进一步被配置成通过断言所述多个主总线中的所述相应一个上的多个主总线电压中的相应一个来传送所述相应一个或多个主总线命令；并且
所述一个或多个从电路各自被配置成基于不同于所述多个主总线电压中的至少一个的从总线电压传送所述相应一个或多个从总线命令。
CN202211640959.2A 2021-12-16 2022-12-16 多协议总线电路 Pending CN116266166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/552,497 US11706048B1 (en) 2021-12-16 2021-12-16 Multi-protocol bus circuit
US17/552,497 2021-12-16

Publications (1)

Publication Number Publication Date
CN116266166A true CN116266166A (zh) 2023-06-20

Family

ID=84363706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211640959.2A Pending CN116266166A (zh) 2021-12-16 2022-12-16 多协议总线电路

Country Status (4)

Country Link
US (1) US11706048B1 (zh)
EP (1) EP4199436A1 (zh)
KR (1) KR20230091802A (zh)
CN (1) CN116266166A (zh)

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3555196A (en) 1967-09-21 1971-01-12 Northern Electric Co Telephone switching system with programmed auxiliary control for providing special services
US3953835A (en) 1974-01-18 1976-04-27 Honeywell Information Systems, Inc. Method and apparatus for adapting a data processing port to receive and transmit different frequency signals
US4336447A (en) 1977-11-14 1982-06-22 Osaka Gas Co., Ltd. Converter of meter-gauge readings
US4424812A (en) 1980-10-09 1984-01-10 Cordis Corporation Implantable externally programmable microprocessor-controlled tissue stimulator
US4497068A (en) 1982-01-25 1985-01-29 Eaton Corporation Encoding system for optic data link
US4736367A (en) 1986-12-22 1988-04-05 Chrysler Motors Corporation Smart control and sensor devices single wire bus multiplex system
KR100201580B1 (ko) 1991-04-02 1999-06-15 후루까와 준노스께 다중전송시스템
DE4230913C2 (de) 1992-09-16 1994-09-15 Itt Ind Gmbh Deutsche Verfahren und Schaltungsanordnung für ein serielles Bus-System mit einer Eindrahtverbindung
US5748675A (en) 1992-09-28 1998-05-05 Chrysler Corporation Vehicle communications network with improved current sourcing
US5586266A (en) 1993-10-15 1996-12-17 International Business Machines Corporation System and method for adaptive, active monitoring of a serial data stream having a characteristic pattern
US5459660A (en) 1993-12-22 1995-10-17 Chrysler Corporation Circuit and method for interfacing with vehicle computer
EP0663637A1 (fr) 1994-01-12 1995-07-19 T.R.T. Telecommunications Radioelectriques Et Telephoniques Support de communication pour équipement électronique à plusieurs processeurs répartis
JPH0898284A (ja) 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
US5495469A (en) 1994-12-16 1996-02-27 Chrysler Corporation Communications network, state machine therefor
US5621897A (en) 1995-04-13 1997-04-15 International Business Machines Corporation Method and apparatus for arbitrating for a bus to enable split transaction bus protocols
US5978860A (en) 1995-06-07 1999-11-02 Dell Usa, L.P. System and method for disabling and re-enabling at least one peripheral device in a computer system by masking a device-configuration-space-access-signal with a disable or re-enable signal
US5734847A (en) 1995-06-15 1998-03-31 Intel Corporation Method and apparatus for enabling intelligent I/O subsystems using PCI I/O devices
US5850450A (en) 1995-07-20 1998-12-15 Dallas Semiconductor Corporation Method and apparatus for encryption key creation
US5774680A (en) 1995-12-11 1998-06-30 Compaq Computer Corporation Interfacing direct memory access devices to a non-ISA bus
US6141708A (en) 1998-06-15 2000-10-31 Compaq Computer Corporation Host bridge configured to mask a portion of peripheral devices coupled to a bus further downstream of the host bridge from a host processor
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
DE19733866C2 (de) 1997-08-05 2002-09-12 Siemens Ag System zur Übertragung von Daten in einem Kraftfahrzeug
US6189063B1 (en) 1997-09-30 2001-02-13 Texas Instruments Incorporated Method and apparatus for intelligent configuration register access on a PCI to PCI bridge
US6292705B1 (en) 1998-09-29 2001-09-18 Conexant Systems, Inc. Method and apparatus for address transfers, system serialization, and centralized cache and transaction control, in a symetric multiprocessor system
GB9727452D0 (en) 1997-12-31 1998-02-25 Northern Telecom Ltd Method and apparatus for replicating operations on data
US6397279B1 (en) 1998-01-07 2002-05-28 Vlsi Technology, Inc. Smart retry system that reduces wasted bus transactions associated with master retries
US6094699A (en) 1998-02-13 2000-07-25 Mylex Corporation Apparatus and method for coupling devices to a PCI-to-PCI bridge in an intelligent I/O controller
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US6360291B1 (en) 1999-02-01 2002-03-19 Compaq Computer Corporation System and method for hiding peripheral devices in a computer system
US7197589B1 (en) 1999-05-21 2007-03-27 Silicon Graphics, Inc. System and method for providing access to a bus
US6775707B1 (en) 1999-10-15 2004-08-10 Fisher-Rosemount Systems, Inc. Deferred acknowledgment communications and alarm management
US20010050713A1 (en) 2000-01-28 2001-12-13 Naoki Kubo Device and method for generating timing signals of different kinds
US6985990B2 (en) 2002-03-29 2006-01-10 International Business Machines Corporation System and method for implementing private devices on a secondary peripheral component interface
AU2003225172A1 (en) 2002-05-08 2003-11-11 Semtech Corporation Single-wire communication bus for miniature low-power systems
US20050185665A1 (en) 2002-07-18 2005-08-25 Andrea Uboldi Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication
TWI236264B (en) 2002-09-05 2005-07-11 Winbond Electronics Corp Single wire serial communication protocol method and circuit
US6744395B1 (en) 2002-11-27 2004-06-01 International Business Machines Corporation Power-scalable asynchronous architecture for a wave-pipelined analog to digital converter
US7075822B2 (en) 2002-12-31 2006-07-11 Intel Corporation High bandwidth datapath load and test of multi-level memory cells
US7685320B1 (en) 2003-04-11 2010-03-23 Zilker Labs, Inc. Autonomous sequencing and fault spreading
US6948023B2 (en) 2003-05-02 2005-09-20 Atop Technologies, Inc. Transmission interface conversion device
US7109694B2 (en) 2003-07-14 2006-09-19 International Rectifier Corporation Digital multiphase control system
DE10335904B4 (de) 2003-08-06 2018-12-13 Robert Bosch Gmbh Verfahren und Vorrichtung zur bidirektionalen Eindraht-Datenübertragung
DE10335905B4 (de) 2003-08-06 2018-07-05 Robert Bosch Gmbh Verfahren und Vorrichtung zur bidirektionalen Eindraht-Datenübertragung
US7729427B2 (en) 2004-02-24 2010-06-01 Intersil Americas Inc. Pseudo-synchronous one wire bidirectional bus interface
KR100641706B1 (ko) 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법
US20060031618A1 (en) 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
US20050259609A1 (en) 2004-05-20 2005-11-24 Hansquine David W Single wire bus interface
US7260661B2 (en) 2004-09-03 2007-08-21 Intel Corporation Processing replies to request packets in an advanced switching context
JP4573250B2 (ja) 2004-11-10 2010-11-04 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単線を用い双方向通信を実行する方法及び装置
US7373444B2 (en) 2005-04-15 2008-05-13 Kabushiki Kaisha Toshiba Systems and methods for manipulating entries in a command buffer using tag information
US7752365B2 (en) 2008-04-01 2010-07-06 Kyocera Corporation Bi-directional single conductor interrupt line for communication bus
KR101007046B1 (ko) 2008-04-23 2011-01-12 주식회사 애트랩 오동작시 자동 복원할 수 있는 통신 시스템 및 이의 복원방법
FR2934390B1 (fr) 2008-07-22 2010-08-13 St Microelectronics Rousset Transmission multicanaux sur un bus unifilaire
JP5332905B2 (ja) 2009-05-26 2013-11-06 富士通セミコンダクター株式会社 バス制御システムおよび半導体集積回路
JP4788804B2 (ja) 2009-06-01 2011-10-05 株式会社デンソー 電子制御装置
US8489786B2 (en) 2009-11-09 2013-07-16 Stmicroelectronics International N.V. Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications
FR2963449B1 (fr) 2010-07-27 2013-01-25 St Microelectronics Rousset Conversion d'un bus bifilaire en bus unifilaire
FR2963451B1 (fr) 2010-07-27 2012-12-07 St Microelectronics Rousset Authentification d'une communication multiprotocole
FR2963519B1 (fr) 2010-07-27 2012-08-03 St Microelectronics Rousset Protocole de communication sur bus unifilaire
US8887022B2 (en) 2011-03-04 2014-11-11 Infineon Technologies Austria Ag Reliable data transmission with reduced bit error rate
US20120303836A1 (en) 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration
US8832331B2 (en) 2011-08-29 2014-09-09 Ati Technologies Ulc Data modification for device communication channel packets
US8990464B2 (en) 2011-10-05 2015-03-24 Analog Devices, Inc. Methods for discovery, configuration, and coordinating data communications between master and slave devices in a communication system
US9274999B2 (en) 2011-11-22 2016-03-01 Pixart Imaging Inc. Communication system and optical navigation device
US8693317B2 (en) 2011-11-22 2014-04-08 Tyco Fire & Security Gmbh System and method for backup communication using power over ethernet
GB2499699A (en) 2011-12-14 2013-08-28 Wolfson Ltd Digital data transmission involving the position of and duration of data pulses within transfer periods
KR101720134B1 (ko) 2011-12-21 2017-03-28 한국전자통신연구원 버스 브리지 장치
US8964698B2 (en) 2012-04-09 2015-02-24 Telefonaktiebolaget L M Ericsson (Publ) Link failure detection and interworking system relocation in circuit switched fallback
CN103365259B (zh) 2012-04-10 2016-09-28 泰科电子(上海)有限公司 控制线路模组、电气设备以及调制解调装置
US8787990B2 (en) 2012-05-09 2014-07-22 Blackberry Limited System and method for controlling electromagnetic interference in portable electronic devices having a radio frequency subsystem
CN104541473B (zh) 2012-06-01 2017-09-12 黑莓有限公司 基于概率方法的用于保证多格式音频系统中的锁定的通用同步引擎
KR101754890B1 (ko) 2012-10-22 2017-07-06 인텔 코포레이션 고성능 인터커넥트 물리 계층
US9152598B2 (en) * 2012-11-28 2015-10-06 Atmel Corporation Connecting multiple slave devices to a single master controller in bus system
US9465421B2 (en) 2013-03-15 2016-10-11 Broadcom Corporation Partitioned switch mode power supply (SMPS) interface
US9519612B2 (en) 2013-04-04 2016-12-13 Qorvo Us, Inc. Serial bus buffer with noise reduction
US9569386B2 (en) 2013-04-16 2017-02-14 Nxp B.V. Method and system for single-line inter-integrated circuit (I2C) bus
US9780645B2 (en) 2013-06-25 2017-10-03 Enphase Energy, Inc. Method and apparatus for providing power conversion using an interleaved flyback converter with reactive power control
US9276623B2 (en) 2013-08-20 2016-03-01 Aviacomm Inc. Cost effective multiband RF front-end architecture for mobile applications
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US10108578B2 (en) 2013-09-11 2018-10-23 Texas Instruments Incorporated Single wire communications interface and protocol
US9720872B2 (en) 2013-10-10 2017-08-01 Qorvo Us, Inc. Auto-configuration of devices based upon configuration of serial input pins and supply
US9495318B2 (en) 2013-11-25 2016-11-15 Apple Inc. Synchronizing transactions for a single master over multiple busses
US10282269B2 (en) 2013-12-18 2019-05-07 Qorvo Us, Inc. Read technique for a bus interface system
US10528502B2 (en) 2013-12-18 2020-01-07 Qorvo Us, Inc. Power management system for a bus interface system
US10540226B2 (en) 2013-12-18 2020-01-21 Qorvo Us, Inc. Write technique for a bus interface system
US10185683B2 (en) 2013-12-18 2019-01-22 Qorvo Us, Inc. Bus interface system
US10579580B2 (en) 2013-12-18 2020-03-03 Qorvo Us, Inc. Start of sequence detection for one wire bus
US10049026B2 (en) 2013-12-18 2018-08-14 Qorvo Us, Inc. Group write technique for a bus interface system
US9652451B2 (en) 2014-05-08 2017-05-16 Marvin Elder Natural language query
US9430321B2 (en) 2014-05-13 2016-08-30 Netapp, Inc. Reconstructing data stored across archival data storage devices
US9166584B1 (en) 2014-06-09 2015-10-20 Xilinx, Inc. Current-encoded signaling
US20160050513A1 (en) 2014-08-15 2016-02-18 Aviacomm Inc. Rf front-end architecture for machine-to-machine applications
US9785605B2 (en) 2014-11-05 2017-10-10 Qualcomm Incorporated Predefined static enumeration for dynamic enumeration buses
US9946677B2 (en) 2015-02-12 2018-04-17 Atmel Corporation Managing single-wire communications
US9755821B2 (en) 2015-04-02 2017-09-05 Samsung Electronics Co., Ltd. Device including single wire interface and data processing system including the same
US20170104607A1 (en) * 2015-10-13 2017-04-13 Qualcomm Incorporated Methods to avoid i2c void message in i3c
US10579128B2 (en) 2016-03-01 2020-03-03 Qorvo Us, Inc. Switching power supply for subus slaves
US10698847B2 (en) 2016-03-01 2020-06-30 Qorvo Us, Inc. One wire bus to RFFE translation system
US10437772B2 (en) 2016-03-24 2019-10-08 Qorvo Us, Inc. Addressing of slave devices on a single wire communications bus through register map address selection
US10176130B2 (en) 2016-03-30 2019-01-08 Qorvo Us, Inc. Slave device identification on a single wire communications bus
US10558607B2 (en) 2017-02-01 2020-02-11 Qorvo Us, Inc. Bus interface system for power extraction
US20190250876A1 (en) 2018-02-13 2019-08-15 Qualcomm Incorporated Split read transactions over an audio communication bus
US11614947B2 (en) 2018-02-23 2023-03-28 Untether Ai Corporation Computational memory
US11119966B2 (en) * 2018-09-07 2021-09-14 Qualcomm Incorporated Mixed-mode radio frequency front-end interface
US11176075B2 (en) 2018-11-08 2021-11-16 Qorvo Us, Inc. Hybrid bus hub circuit and related apparatus
US10599601B1 (en) 2019-01-16 2020-03-24 Qorvo Us, Inc. Single-wire bus (SuBUS) slave circuit and related apparatus
US11119958B2 (en) 2019-04-18 2021-09-14 Qorvo Us, Inc. Hybrid bus apparatus
US20200344094A1 (en) * 2019-04-23 2020-10-29 Qualcomm Incorporated Digital data and power transmission over single-wire bus
US10983942B1 (en) 2019-12-11 2021-04-20 Qorvo Us, Inc. Multi-master hybrid bus apparatus

Also Published As

Publication number Publication date
US11706048B1 (en) 2023-07-18
KR20230091802A (ko) 2023-06-23
US20230198801A1 (en) 2023-06-22
EP4199436A1 (en) 2023-06-21

Similar Documents

Publication Publication Date Title
EP2540135B1 (en) Scalable digrf architecture
US7873774B2 (en) Connections and dynamic configuration of interfaces for mobile phones and multifunctional devices
CN104426576A (zh) 用于移动应用的成本高效多频带rf前端架构
US11176075B2 (en) Hybrid bus hub circuit and related apparatus
US9483429B2 (en) Unified input/output controller for integrated wireless devices
US10983942B1 (en) Multi-master hybrid bus apparatus
US10521392B2 (en) Slave master-write/read datagram payload extension
JP2022177292A (ja) メモリカード
EP3158698B1 (en) Systems and methods for providing power savings and interference mitigation on physical transmission media
JP2019508915A (ja) メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン
CN104426577A (zh) 用于控制rf前端组件的简单且灵活的接口架构
US9720866B2 (en) Interface circuit executing protocol control in compliance with first and second interface standards
EP3378200B1 (en) Priority-based data communication over multiple communication buses
US9635708B2 (en) Circuit arrangement for a mobile communications unit of a motor vehicle, motor vehicle and method for operating a circuit arrangement
US11424779B2 (en) Heterogeneous bus bridge circuit and related apparatus
US10417161B2 (en) Efficient technique for communicating between devices over a multi-drop bus
US8929742B2 (en) Optical communication module, and optical communication system in which optical communication module is used
WO2007108535A1 (ja) 通信制御装置及び方法
US20190171588A1 (en) Multi-point virtual general-purpose input/output (mp-vgi) for low latency event messaging
KR20230073347A (ko) Pcie(pci(peripheral component interconnect) express) 링크에서의 측파대 시그널링
CN116266166A (zh) 多协议总线电路
US20160259745A1 (en) High frequency apparatus and method for controlling high frequency apparatus
JP2005025473A (ja) 複合入出力装置
CN116490861A (zh) 在通用串行总线（usb）边带通道上进行隧道传输
US10701001B2 (en) Wireless communication circuit with scheduling circuit in MAC layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40087258

Country of ref document: HK