CN104426577A - 用于控制rf前端组件的简单且灵活的接口架构 - Google Patents
用于控制rf前端组件的简单且灵活的接口架构 Download PDFInfo
- Publication number
- CN104426577A CN104426577A CN201410412012.5A CN201410412012A CN104426577A CN 104426577 A CN104426577 A CN 104426577A CN 201410412012 A CN201410412012 A CN 201410412012A CN 104426577 A CN104426577 A CN 104426577A
- Authority
- CN
- China
- Prior art keywords
- interface
- chip
- programmable logic
- end assemblies
- logic chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Transceivers (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Abstract
本发明的各实施例涉及用于控制RF前端组件的简单且灵活的接口架构。本发明的一个实施例提供了一种用于控制至少一个RF前端组件的系统。在操作期间,系统在可编程逻辑芯片处从基带芯片接收命令;基于由命令指示的地址标识RF前端组件;以及经由第二接口将在命令中包括的控制信号发送给标识的RF前端组件。可编程逻辑芯片经由第一接口耦合到基带芯片,并且经由第二接口耦合到至少一个RF前端组件。
Description
技术领域
本公开内容总地上涉及用于无线通信系统的射频(RF)前端。更具体而言,本公开内容涉及用于控制各种RF前端组件的基于可编程逻辑器件的接口。这种控制接口提高了灵活性并且降低了成本。
背景技术
传统的无线通信系统通常是针对具体标准设计的,这些标准诸如GSM(全球移动通信系统)、宽带码分多址(W-CDMA)、(德克萨斯州奥斯丁市的Wi-Fi联盟的注册商标)、LTE(长期演进),仅举几例。当前对使得用户可以从同一无线设备访问不同标准的无线服务融合的要求正在驱动能够在整个无线通信频谱(大多数在从300MHz到3.6GHz的频率范围内)内传输/接收无线电信号的多标准和多波段收发器的开发。
多标准要求意味着增加数目的组件(诸如滤波器、开关、放大器等)以及因此的增加数目的从基带芯片向RF前端发送的控制信号。
发明内容
本发明的一个实施例提供了一种用于控制至少一个RF前端组件的系统。在操作期间,该系统在可编程逻辑芯片处从基带芯片接收命令;基于由命令指示的地址标识RF前端组件;以及经由第二接口将在命令中包括的控制信号发送给标识的RF前端组件。可编程逻辑芯片经由第一接口而耦合到基带芯片,并且经由第二接口而耦合到至少一个RF前端组件。
在对这一实施例的变型中,第一接口包括以下之一:串行外围接口(SPI);I2C接口;通用输入/输出接口;以及串行一线(one-wire)接口。
在对这一实施例的变型中,可编程逻辑芯片包括以下的至少一项:复杂可编程逻辑器件(CPLD);现场可编程门阵列(FPGA);以及可编程逻辑器件(PLA)。
在对这一实施例的变型中,第二接口包括以下中的一项或多项:串行外围接口(SPI);I2C接口;通用输入/输出接口;以及串行一线接口。
在对这一实施例的变型中,命令包括写命令和读命令中的至少一项。
在另一变型中,响应于读命令,系统获取来自标识的RF前端组件的状态读数,并且将该状态读数发送给基带芯片。
在对这一实施例的变型中,RF前端组件包括以下中的一项或多项:滤波器;波段选择开关;功率放大器;低噪声放大器;以及自动增益控制(AGC)电路。
附图说明
图1呈现了图示出传统无线收发器的架构的示图。
图2呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。
图3呈现了图示出根据本发明的一个实施例的针对基带芯片向片外组件发送控制信号的示例性过程的示图。
图4呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。
图5呈现了更详细地图示出根据本发明的一个实施例的示例性宽带无线收发器的架构的示图。
具体实施方式
以下描述是为了使得本领域任何技术人员能够做出和使用本发明而被呈现的,并且是在特定应用及其要求的上下文中提供的。对所公开的实施例的各种修改对于本领域技术人员将是显而易见的,并且在此定义的一般原理可被应用于其他实施例和应用而不脱离本发明的精神和范围。因此,本发明不限于所示出的实施例而是将根据与在此公开的原理和特征一致的最广范围。
概览
本发明的实施例提供了用于灵活控制各种无线RF前端模块的接口。更具体而言,诸如复杂可编程逻辑器件(CPLD)之类的可编程逻辑芯片被用来提供在基带芯片与各种RF前端组件之间的控制接口。标准的串行外围接口(SPI)总线将可编程逻辑芯片耦合到基带芯片,这大大简化了基带芯片的设计。每个单独的RF前端模块可被耦合到可编程芯片,并且被映射到地址。基带芯片通过向对应的地址写入/读取来控制每个单独的RF前端模块。
在本公开内容中,术语“RF前端组件”或者“RF前端模块”可指代在天线与无线电中的数字基带系统之间的任何组件或者模块。前端组件或者模块可包括开关、滤波器、放大器、模数转换器(ADC)、数模转换器(DAC)、RF IC芯片等。术语“RF IC”可指代包括前端组件中的一个或多个前端组件的集成电路(IC)。示例性RF IC芯片可以是可包括调制器和滤波器的收发器IC芯片。
RF前端控制接口
图1呈现了图示出传统无线收发器的架构的示图。在图1中,收发器100包括天线102、RF前端块104、RF集成电路(IC)芯片106,以及基带数字信号处理器(DSP)芯片108。RF前端块104包括多个RF前端组件,诸如开关(用于频段和操作模式选择)、带通滤波器(BPF)、放大器(包括低噪声放大器(LNA)和功率放大器(PA))、自动增益控制(AGC)电路等。一般而言,RF IC芯片106可包括集成在单个IC芯片上的其他收发器组件,诸如调制器/解调器、滤波器、模数转换器(ADC)、数模转换器(DAC)等。注意,对于诸如能够在整个无线通信频谱(从300MHz到3.6GHz)之上工作的多波段、多标准收发器,RF前端块104和RF IC芯片106中的组件的数目可以是相当大的。某些收发器可以包括数十个乃至高达100个RF前端组件。
收发器100的操作涉及基带DSP 108向RF前端块104中的各种前端组件和RF IC芯片106上的各种组件发送控制信号以及从RF前端块104中的各种前端组件和RF IC芯片106上的各种组件接收反馈信号。当设计RF IC芯片106时,可以特别小心以确保诸如串行外围接口(SPI)总线之类的标准接口可被用来使得基带DSP 108能够控制诸如位于RF IC芯片106上的调制器/解调器和ADC/DAC之类的各种组件。然而,如在图1中所示,在传统的无线收发器100中,在基带DSP 108与各种分立前端组件之间的接口经常依赖于专用I/O管脚,其中每个受控的前端组件需要来自基带DSP 108的两个或三个专用I/O管脚。RF前端组件的增加的数目意味着基带DSP108所需的I/O管脚的增加的数目。例如,为了使基带DSP 108控制50个RF前端组件,其可能需要具有高达100个专用I/O管脚。这么大数目的I/O管脚可变成为针对基带DSP设计紧凑、低成本专用集成电路(ASIC)芯片的主要限制因素,这是因为:为了容纳这么大数目的管脚,ASIC芯片的裸片尺寸和版面尺寸需要相当大,因此抬高成本。更重要的是,在专用I/O管脚用于每个RF前端组件的情况下,基带DSP芯片缺乏用来满足增长的容量需要的灵活性和可扩展性。注意,随着长期演进(LTE)服务的出现,随着更多国家采用这种技术,收发器需要支持越来越多的频段。另外,移动设备制造商可以通过引入供在RF前端中使用的新型组件来解决对增加的性能和功能的需要,这也增加了RF前端中的组件计数。尽管基带DSP芯片的设计者可能已经预留了可被用来控制附加RF前端组件的额外管脚,但是随着所需频段的数目增大,这些额外管脚可能用完,从而使得基带芯片的重新设计成为必要。
一种用于控制前端组件的备选解决方案是使基带DSP芯片108向RF IC芯片106发送命令,RF IC芯片106转而可代表基带DSP 108经由诸如移动行业处理器接口(MIPI)RF前端控制接口(RFFE)之类的公用接口来控制前端组件。MIPI RFFE接口允许主设备控制单个RFFE总线(其包括三个控制线)上的高达15个从设备。然而,当前几乎不存在商业上可获得的支持MIPI RFFE的RF前端组件。作为结果,在基带芯片与RF前端组件之间的当前控制接口依赖于专用I/O管脚和MIPI RFFE的混合,这仍然缺乏期望的灵活性和可扩展性。
为了解决对在基带芯片与RF前端组件之间的灵活且可扩展控制接口的需要,本发明的实施例提供了将可编程逻辑芯片用作在基带芯片与RF前端组件之间的桥梁的解决方案。
图2呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。在图2中,收发器200包括天线202、RF前端块204、RF集成电路(IC)芯片206、基带数字信号处理器(DSP)208,以及可编程逻辑芯片210。
在图2中,替代直接控制RF前端块204上的RF前端组件,基带DSP芯片208向可编程逻辑芯片210发送控制命令,可编程逻辑芯片210经由诸如也被称为四线总线的SPI总线之类的标准接口与基带DSP芯片208对接。可编程逻辑芯片210还以适合组件规格的方式与每个单独的前端组件对接。例如,如果前端组件需要专用I/O管脚,则可编程逻辑芯片210使用专用I/O管脚与该组件对接。在另一方面,如果前端组件是支持MIPI RFFE的,则可编程逻辑芯片210可经由MIPI RFFE接口与该组件对接。其他类型的接口也是可能的,包括但不限于:I平方C(I2C)、通用输入/输出(GPIO)、一线总线、三线串行总线等。可编程逻辑芯片210可被实现为各种类型的可编程逻辑器件,包括但不限于:复杂可编程逻辑器件(CPLD)、可编程阵列逻辑(PAL)器件、现场可编程门阵列(FPGA)电路等。
可将与可编程逻辑芯片210对接的每个前端组件映射到地址,并且可通过向对应于组件的地址进行写入来向该组件发送用于控制该组件的信号。类似地,可通过从对应地址进行读取来获得该组件的状态。例如,如果基带DSP芯片208试图向AGC电路发送控制命令,则其需要首先找出由可编程逻辑芯片210映射的AGC电路的地址,并且然后向该地址发送写命令。基于该地址,可编程逻辑芯片210标识哪些I/O管脚耦合到AGC电路,并且然后经由标识的I/O管脚将控制信号中继给AGC电路。注意,取决于前端组件的规格,适当的控制信号被发送。例如,用于开关的控制信号可能是针对“开”和“关”的简单二进制信号,而用于AGC电路的控制信号可能包含多电平信号。
在一些实施例中,可在耦合到前端组件之前将地址映射编程到可编程逻辑芯片210中。例如,可编程逻辑芯片210可以将某些I/O管脚映射到特定地址,并且经由那些I/O管脚耦合到可编程逻辑芯片210的前端组件将被自动映射到该地址。在一些实施例中,在前端组件被耦合到可编程逻辑芯片210之后地址映射被编程。另外,基于前端组件的规格,可编程逻辑芯片210被编程为确保适当的控制信号可被递送给前端组件。为了使能同时的读/写操作,在一些实施例中,在基带DSP芯片208与可编程逻辑芯片210之间的接口可包括两个SPI总线集合。
除了RF前端组件之外,可编程逻辑芯片210还可与RF IC芯片206对接以便将来自基带DSP 208的控制信号中继给RF IC芯片206上的组件。在一个实施例中,诸如SPI之类的标准接口可被用来将RF IC芯片206耦合到可编程逻辑芯片210。像控制RF前端组件一样,RF IC芯片206上的组件也可被映射到可编程逻辑芯片210上的不同地址,可编程逻辑芯片210负责基于地址将命令转发给组件。在一个实施例中,RF IC芯片206上的每个组件可由SPI地址(其可由片选信号来指示)来标识。例如,如果存在RF IC芯片206的10个组件,则可编程逻辑芯片210可能包括10个片选线,每个针对RF IC芯片206上的一个组件。在备选实施例中,RF IC芯片206经由SPI接口直接与基带DSP芯片208对接。基带DSP 208可能包括多坏人SP片选线,一条用于选择可编程逻辑芯片210并且其他用于选择RF IC芯片206上的组件。在一个实施例中,可编程逻辑芯片210和RF IC芯片206可能共同位于同一印刷电路板(PCB)上。在另一实施例中,可编程逻辑芯片210和RF IC芯片206可被集成在具有内建控制逻辑的同一IC芯片上。
注意,通过在基带芯片与RF前端组件之间插入可编程逻辑芯片,本发明的实施例允许简单且灵活的基带芯片设计。基带芯片的设计者不再需要考虑不同RF前端组件的各种不同接口要求。作为替代,基带芯片可采用可被用来控制不同类型前端组件的标准接口,并且只需为该标准接口提供控制信号。此外,不再需要在基带芯片上预留额外I/O管脚以便满足对附加RF前端组件的需要。对更多前端组件的需要可以通过增加可编程逻辑芯片的尺寸或者管脚数目来满足,这比试图增加基带芯片的尺寸或者管脚数目便宜得多。采用可编程逻辑芯片的另一优点是用于控制线的减少的迹线长度。在图1中示出的传统收发器中,由于在RF前端组件与基带芯片之间的大距离,控制线的迹线长度可以相当长,因此增加了PCB布线复杂度。在本发明的实施例中,可编程逻辑芯片可被布置在前端组件附近,因此大大地降低了PCB布线复杂度。另外,诸如CPLD或者PLA之类的低成本、大容量、高度集成的可编程逻辑芯片可广泛地获得,从而使其成为用于实现满足对频段的增长的需要的低成本、紧凑收发器的优选解决方案。
图3呈现了图示出根据本发明一个实施例的基带芯片向片外组件发送控制信号的示例性过程的示图。在操作期间,基带芯片选择用于发送控制信号的组件(操作302),并且确定该组件是前端组件还是RF IC芯片上的组件(操作304)。在一些实施例中,RF IC芯片上的组件和前端组件在同一地址空间内,并且RF IC芯片上的组件的地址被保持在预定地址范围内。因此,基于地址,系统可以确定所选择的组件是RF IC组件还是分立前端组件。在一些实施例中,RF IC芯片和可编程逻辑芯片(其被耦合到RF前端组件)两者都经由SPI总线而耦合到基带芯片,并且可编程逻辑芯片和RF IC芯片由不同的SPI地址来表示。响应于确定组件是RF IC芯片上的组件,基带芯片标识用于RF IC芯片的SPI地址(操作306),并且经由SPI写向该特定SPI地址发送命令信号(操作308)。响应于确定组件是分立RF前端组件,基带芯片标识由可编程逻辑芯片映射的前端组件的地址(操作310),并且经由SPI写向可编程逻辑芯片的SPI地址发送包括标识的地址的命令信号(操作312)。在接收到命令信号时,可编程逻辑芯片基于前端组件的映射的地址将命令信号递送给对应的I/O管脚。
除了在图2中示出的架构之外,还可能将可编程逻辑芯片放置在RF IC与前端组件之间。图4呈现了图示出根据本发明一个实施例的示例性无线收发器的架构的示图。在图4中,收发器400包括天线402、RF前端块404、RF集成电路(IC)芯片406、基带DSP 408,以及可编程逻辑芯片410。
在图4中示出的示例中,替代直接与可编程逻辑芯片410对接,基带DSP芯片408经由诸如SPI接口之类的标准接口而耦合到RF IC芯片406。RF IC芯片406上的各种组件被映射到不同地址。在一个实施例中,RF IC芯片406内的所有组件的地址在预定范围内,并且这一预定范围外的地址可被指派给各种RF前端组件。在操作期间,基带DSP 408经由SPI接口向RF IC芯片406发出写命令,该写命令包括地址和一系列控制比特。RF IC芯片406检查该地址并且确定该地址是否在预定范围内。如果是,则RF IC芯片406向对应于该地址的组件发送控制比特。注意,控制比特基于组件规格来控制对应组件的操作。例如,特定比特可能将开关打开或者关闭。如果在SPI写命令中包括的地址超出预定范围,则RF IC芯片406将不处理该写命令;作为替代,其将允许该命令穿过并到达可编程逻辑芯片410,可编程逻辑芯片410转而检查该地址并且经由在可编程逻辑芯片410与对应的前端组件之间的适当接口(其可包括但不限于:SPI接口、MIPI RFFE接口、I2C接口、一线接口等)向对应的前端组件发送控制比特。类似地,当基带DSP 408经由SPI接口向RF IC芯片406发出包括地址的读命令时,RF IC芯片406首先检查该地址以确定该读命令是否旨在用于RF IC芯片406上的组件。如果是,则RF IC芯片406从该组件获得状态更新并且对读命令做出响应。如果不是,则RF IC芯片406允许读命令穿过并且到达可编程逻辑芯片410,可编程逻辑芯片410转而基于地址从对应的前端组件获得状态更新并且对读命令做出响应。
收发器
图2和图4图示出无线收发器的高层架构。图5呈现了更详细地图示出根据本发明一个实施例的示例性宽带无线收发器的架构的示图。在图5中,宽带无线收发器500包括基带芯片502、可编程逻辑芯片504、多个收发器IC芯片(诸如TX/RX IC 506和TX/RX IC508)、功率管理单元(PMU)510,以及包括功率检测器(PD)和ADC的多组件前端模块(FEM)512。
在图5中示出的示例中,每个收发器IC芯片包括一个发射器和两个接收器,其中发射器经由专用数据线从基带芯片接收数据并且接收器经由专用数据线向基带芯片发送数据。在另一方面,来自基带芯片502的控制信号经由可编程逻辑芯片504被路由到收发器IC芯片。更具体而言,基带芯片502可经由诸如SPI接口之类的标准接口向可编程逻辑芯片504发送控制信号。可编程逻辑芯片504也经由诸如SPI接口之类的标准接口而耦合到每个收发器IC芯片,这使得可编程逻辑芯片504能够将控制信号中继给收发器IC芯片。在一些实施例中,每个收发器IC芯片被映射到一个地址,并且基带芯片502可以通过向对应地址发出SPI写命令来控制收发器IC芯片。可编程逻辑芯片504然后将在写命令中包括的控制信号中继给对应的收发器IC芯片。在图5中,在基带芯片502与可编程逻辑芯片504之间有两个SPI接口集合可用,以允许快速和慢速的SPI写/读操作。取决于控制信号的类型,基带芯片502可能向快速接口或者慢速接口发出SPI写/读命令。
除了收发器IC芯片之外,可编程逻辑芯片504还经由不同的定制的控制和状态反馈接口而耦合到FEM 512上的各种组件。每个控制或状态反馈接口的格式基于每个前端组件的规格被确定。在图5中示出的示例中,可编程逻辑芯片504提供经由控制接口514的天线调谐器控制、经由控制接口516的功率放大器(PA)控制、经由控制接口518对在频分双工(FDD)和时分双工(TDD)工作模式之间的切换的控制、经由控制接口520对频段选择和发射器/接收器模式选择的控制,以及经由控制接口522的LNA控制。可编程逻辑芯片504经由反馈接口524接收发射器功率电平反馈。另外,可编程逻辑芯片510经由控制接口526而耦合到PMU 510。这些不同的控制和状态反馈接口允许可编程逻辑芯片504将控制信号中继给各种前端组件和从各种前端组件接收反馈信号。
在操作期间,基带芯片502向可编程逻辑芯片504发送SPI写或读命令。该命令包括可被映射到前端组件之一的地址。基于该地址,可编程逻辑芯片504将控制信号中继给对应的前端组件或者收集来自对应的前端组件的反馈信号。例如,如果SPI写命令包括可被映射到功率放大器的地址,则可编程逻辑芯片504然后将控制信号(其可能包括一系列控制比特)经由控制接口516中继给对应的放大器。类似地,如果SPI读命令包括可被映射到功率检测器的地址,则可编程逻辑芯片504然后经由反馈接口526获取功率检测器的当前读数并将其发送回基带芯片502。
一般而言,与依靠专用I/O管脚来使得基带芯片能够控制各种不同RF前端组件的传统方案相比,在本发明的实施例中,基带芯片只需经由标准接口向可编程逻辑芯片提供控制信号。注意,这种布置大大地简化并标准化了基带芯片的设计。另外,可编程逻辑芯片可被放置在与RF前端组件邻近的位置,因此大大地降低了PCB布线复杂度。
注意,在图2和图4中示出的架构仅仅是示例性的并且不应当限制本公开的范围。例如,在图2中,基带芯片和可编程逻辑芯片经由SPI接口而耦合在一起。在现实中,允许基带芯片向可编程逻辑芯片发送一系列比特(其中一些比特携带地址信息并且一些比特携带控制信息)的任何类型的接口可被使用,只要在基带芯片与可编程逻辑芯片之间在比特格式方面有协议就行。类似地,在可编程逻辑芯片与RF芯片之间的耦合也可以具有除SPI之外的格式。
此外,图2和图4只示出了在基带芯片与可编程逻辑芯片/RF IC芯片之间的一个SPI连接集合。在实际中,多个连接集合可被包括以允许同时的写和读操作,以及快速/慢速写/读工作模式。
在具体实施方式部分中描述的方法和过程可被体现为代码和/或数据,其可被存储在如上所述的计算机可读存储介质中。当计算机系统读取和执行在计算机可读存储介质上存储的代码和/或数据时,该计算机系统执行被体现为数据结构和代码并被存储在计算机可读存储介质内的方法和过程。
另外,下面描述的方法和过程可被包括在硬件模块中。例如,硬件模块可以包括但不限于专用集成电路(ASIC)芯片、现场可编程门阵列(FPGA)以及现在已知或者后来开发的其他可编程逻辑器件。当硬件模块被激活时,硬件模块执行在硬件模块内包括的方法和处理。
已经出于例示和描述的目的而呈现了对本发明的实施例的前述描述。它们并非旨在穷尽无遗或者限制本公开。因此,许多修改和变更对本领域技术人员将是显然的。本发明的范围由所附权利要求限定。
Claims (14)
1.一种用于控制至少一个RF前端组件的方法,包括:
在可编程逻辑芯片处从基带芯片接收命令,其中所述可编程逻辑芯片经由第一接口耦合到所述基带芯片,并且其中所述可编程逻辑芯片经由第二接口耦合到所述至少一个RF前端组件;
基于由所述命令指示的地址标识所述RF前端组件;以及
经由所述第二接口将在所述命令中包括的控制信号发送给标识的所述RF前端组件。
2.根据权利要求1所述的方法,其中所述第一接口包括以下之一:
串行外围接口(SPI);
I2C接口;
通用输入/输出接口;以及
串行一线接口。
3.根据权利要求1所述的方法,其中所述可编程逻辑芯片包括以下中的至少一项:
复杂可编程逻辑器件(CPLD);
现场可编程门阵列(FPGA);以及
可编程逻辑器件(PLA)。
4.根据权利要求1所述的方法,其中所述第二接口包括以下中的一项或多项:
串行外围接口(SPI);
I2C接口;
通用输入/输出接口;以及
串行一线接口。
5.根据权利要求1所述的方法,其中所述命令包括写命令和读命令中的至少一项。
6.根据权利要求5所述的方法,还包括:
响应于所述读命令,获取来自标识的所述RF前端组件的状态读数;以及
将所述状态读数发送给所述基带芯片。
7.根据权利要求1所述的方法,其中所述RF前端组件包括以下中的一项或多项:
滤波器;
波段选择开关;
功率放大器;
低噪声放大器;以及
自动增益控制(AGC)电路。
8.一种用于使能对至少一个RF前端组件的控制的对接机构,包括:
可编程逻辑芯片,具有用于耦合到基带芯片的第一接口以及用于耦合到所述至少一个RF前端组件的第二接口;
其中所述可编程逻辑芯片被配置为:
经由所述第一接口从所述基带芯片接收命令;
基于由所述命令指示的地址标识所述RF前端组件;以及
经由所述第二接口将在所述命令中包括的控制信号发送给标识的所述RF前端组件。
9.根据权利要求8所述的对接机构,其中所述第一接口包括以下之一:
串行外围接口(SPI);
I2C接口;
通用输入/输出接口;以及
串行一线接口。
10.根据权利要求8所述的对接机构,其中所述可编程逻辑芯片包括以下中的至少一项:
复杂可编程逻辑器件(CPLD);
现场可编程门阵列(FPGA);以及
可编程逻辑器件(PLA)。
11.根据权利要求8所述的对接机构,其中所述第二接口包括以下中的一项或多项:
串行外围接口(SPI);
I2C接口;
通用输入/输出接口;以及
串行一线接口。
12.根据权利要求8所述的对接机构,其中所述命令包括写命令和读命令中的至少一项。
13.根据权利要求12所述的对接机构,其中所述可编程逻辑芯片还被配置为:
响应于所述读命令,获取来自标识的所述RF前端组件的状态读数;以及
将所述状态读数发送给所述基带芯片。
14.根据权利要求8所述的对接机构,其中所述RF前端组件包括以下中的一项或多项:
滤波器;
波段选择开关;
功率放大器;
低噪声放大器;以及
自动增益控制(AGC)电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/972,766 | 2013-08-21 | ||
US13/972,766 US20150055720A1 (en) | 2013-08-21 | 2013-08-21 | Simple and flexible interface architecture for controlling rf front-end components |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104426577A true CN104426577A (zh) | 2015-03-18 |
Family
ID=52480370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410412012.5A Pending CN104426577A (zh) | 2013-08-21 | 2014-08-20 | 用于控制rf前端组件的简单且灵活的接口架构 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150055720A1 (zh) |
CN (1) | CN104426577A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018166450A1 (zh) * | 2017-03-14 | 2018-09-20 | 华为技术有限公司 | 一种通信设备及增益控制方法 |
CN108933841A (zh) * | 2017-05-27 | 2018-12-04 | 嘉兴鹏武电子科技有限公司 | 一种射频前端设备的控制方法及装置 |
CN110301099A (zh) * | 2017-03-20 | 2019-10-01 | 英特尔Ip公司 | Rf前端中的序列触发 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9270542B2 (en) | 2009-07-31 | 2016-02-23 | Ixia | Apparatus and methods for forwarding data packets captured from a network |
WO2011133711A2 (en) | 2010-04-23 | 2011-10-27 | Net Optics, Inc | Integrated network data collection arrangement and methods thereof |
US10904075B2 (en) | 2012-07-02 | 2021-01-26 | Keysight Technologies Singapore (Sales) Pte. Ltd. | Preconfigured filters, dynamic updates and cloud based configurations in a network access switch |
US9967150B2 (en) | 2014-04-30 | 2018-05-08 | Keysight Technologies Singapore (Holdings) Pte. Ltd. | Methods and apparatuses for implementing network visibility infrastructure |
US9357551B2 (en) * | 2014-05-30 | 2016-05-31 | Corning Optical Communications Wireless Ltd | Systems and methods for simultaneous sampling of serial digital data streams from multiple analog-to-digital converters (ADCS), including in distributed antenna systems |
US20160226544A1 (en) * | 2015-02-04 | 2016-08-04 | GM Global Technology Operations LLC | Adaptive wireless baseband interface |
US10210118B2 (en) * | 2016-11-01 | 2019-02-19 | Psemi Corporation | Serial-bus interface for multi-die module |
US10210130B2 (en) * | 2016-11-01 | 2019-02-19 | Psemi Corporation | Serial-bus interface for multi-die module |
CN107979385B (zh) * | 2017-11-09 | 2019-08-20 | 维沃移动通信有限公司 | 一种射频前端数据处理方法及移动终端 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060199622A1 (en) * | 2005-03-04 | 2006-09-07 | Riyaz Bhanji | Digital wireless narrow band radio |
CN101116253A (zh) * | 2004-12-22 | 2008-01-30 | 诺基亚公司 | 移动台中接收器和发射器之间互操作性的改进 |
US20090061787A1 (en) * | 2007-08-30 | 2009-03-05 | Rainer Koller | Transceiver, rf-transceiver, communication system and method for transferring control packets |
US20100124260A1 (en) * | 2007-05-03 | 2010-05-20 | Icera Canada ULC | System and method for transceiver control of peripheral components |
US20120071118A1 (en) * | 2009-01-12 | 2012-03-22 | Skyworks Solutions, Inc. | Data conversion using a serial interface clock in a power amplifier module |
CN103179588A (zh) * | 2011-12-20 | 2013-06-26 | 中兴通讯股份有限公司 | 无线接入点的数据处理装置及方法 |
CN203071918U (zh) * | 2013-01-18 | 2013-07-17 | 上海中科高等研究院 | 一种支持智能天线的软件无线电射频卡 |
CN104426576A (zh) * | 2013-08-20 | 2015-03-18 | 美国频顺通讯科技公司 | 用于移动应用的成本高效多频带rf前端架构 |
-
2013
- 2013-08-21 US US13/972,766 patent/US20150055720A1/en not_active Abandoned
-
2014
- 2014-08-20 CN CN201410412012.5A patent/CN104426577A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101116253A (zh) * | 2004-12-22 | 2008-01-30 | 诺基亚公司 | 移动台中接收器和发射器之间互操作性的改进 |
US20060199622A1 (en) * | 2005-03-04 | 2006-09-07 | Riyaz Bhanji | Digital wireless narrow band radio |
US20100124260A1 (en) * | 2007-05-03 | 2010-05-20 | Icera Canada ULC | System and method for transceiver control of peripheral components |
US20090061787A1 (en) * | 2007-08-30 | 2009-03-05 | Rainer Koller | Transceiver, rf-transceiver, communication system and method for transferring control packets |
US20120071118A1 (en) * | 2009-01-12 | 2012-03-22 | Skyworks Solutions, Inc. | Data conversion using a serial interface clock in a power amplifier module |
CN103179588A (zh) * | 2011-12-20 | 2013-06-26 | 中兴通讯股份有限公司 | 无线接入点的数据处理装置及方法 |
CN203071918U (zh) * | 2013-01-18 | 2013-07-17 | 上海中科高等研究院 | 一种支持智能天线的软件无线电射频卡 |
CN104426576A (zh) * | 2013-08-20 | 2015-03-18 | 美国频顺通讯科技公司 | 用于移动应用的成本高效多频带rf前端架构 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018166450A1 (zh) * | 2017-03-14 | 2018-09-20 | 华为技术有限公司 | 一种通信设备及增益控制方法 |
CN110301099A (zh) * | 2017-03-20 | 2019-10-01 | 英特尔Ip公司 | Rf前端中的序列触发 |
CN108933841A (zh) * | 2017-05-27 | 2018-12-04 | 嘉兴鹏武电子科技有限公司 | 一种射频前端设备的控制方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150055720A1 (en) | 2015-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104426576A (zh) | 用于移动应用的成本高效多频带rf前端架构 | |
CN104426577A (zh) | 用于控制rf前端组件的简单且灵活的接口架构 | |
US20200389202A1 (en) | Transmitter device and transceiver device for transmitting different wireless standard signal | |
US9910806B2 (en) | Universal serial bus (USB) hub for switching downstream ports between host mode and slave mode | |
EP3158698B1 (en) | Systems and methods for providing power savings and interference mitigation on physical transmission media | |
US11176075B2 (en) | Hybrid bus hub circuit and related apparatus | |
US20060020723A1 (en) | USB hub with wireless communication function | |
EP2540135B1 (en) | Scalable digrf architecture | |
US10983942B1 (en) | Multi-master hybrid bus apparatus | |
EP2075744A1 (en) | A dual mode smart card and dual-mode controller for a smart card reader | |
TW200701417A (en) | Wireless local area network communications module and integrated chip package | |
WO2011079765A1 (zh) | 基带信号处理装置、方法及多模基站 | |
CN103067059B (zh) | 基于延迟分集和cpci总线的短波收发信道处理设备 | |
US9635708B2 (en) | Circuit arrangement for a mobile communications unit of a motor vehicle, motor vehicle and method for operating a circuit arrangement | |
US11424779B2 (en) | Heterogeneous bus bridge circuit and related apparatus | |
KR102453113B1 (ko) | 대기 상태 시 전력을 절감하는 송신 회로 | |
US10417161B2 (en) | Efficient technique for communicating between devices over a multi-drop bus | |
US20100067585A1 (en) | A wireless communication apparatus and the configuration method thereof | |
US9052921B2 (en) | Universal serial bus network interface controller and operation mode switching method | |
CN106933762B (zh) | 内部串行接口 | |
CN100483378C (zh) | PCI-Express多模扩充卡及具有所述扩充卡的通讯装置 | |
CN116266166A (zh) | 多协议总线电路 | |
WO2015076009A1 (ja) | 高周波装置及び該高周波装置の制御方法 | |
US20140289393A1 (en) | Network apparatus and connection detecting method thereof | |
CN111478714A (zh) | 一种电子装置及其信号传输方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150318 |