CN106933762B - 内部串行接口 - Google Patents
内部串行接口 Download PDFInfo
- Publication number
- CN106933762B CN106933762B CN201610873322.6A CN201610873322A CN106933762B CN 106933762 B CN106933762 B CN 106933762B CN 201610873322 A CN201610873322 A CN 201610873322A CN 106933762 B CN106933762 B CN 106933762B
- Authority
- CN
- China
- Prior art keywords
- receive
- block
- data
- signal
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Transmitters (AREA)
- Transceivers (AREA)
Abstract
一种用于通信装置的简化的串行接口。串行接口包括射频前端以及位于不同芯片上的发送块和至少一个接收块。与系统时钟分开的时钟发生器激活接收块。至少一个接收块可以抑制向接收块发送使能信号并且抑制接口的振荡器的操作。
Description
技术领域
本发明的实施例涉及电子系统,并且具体地讲,涉及电子通信设备和系统的串行接口。
背景技术
结合设备(如智能手机、平板电脑、计算机等)使用的射频前端(RFFE) 越来越要求具有进一步要求控制额外的周边或下游设备的更多控制状态。通常,使用标准的通用输入输出(GPIO)接口或标准串行MIPI RFFE型接口完成用于控制额外的周边设备的增加的控制状态。
然而,这些接口会消耗大量的IC资源。例如,增加GPIO信号量要求使用引线键合连接的主芯片和从芯片上的更多面积。这个问题对于倒装芯片(flip chip style dies)特别突出。此外,此方法还导致更大的路由大小和复杂性问题,并且还会造成RF信号使GPIO信号腐败。
类似地,使用建立的MIPI RFFE型串行接口也存在问题,因为向每个周边设备增加这种复杂的接口增加了芯片复杂性,并且将在模块内的不同的周边设备上导致冗余电路,这会增加成本。此外,MIPI RFFE接口信号路由至模块内的多个设备会增加信号干扰源,这会引起进一步增加路由复杂性问题的射频性能问题。
需要改进的串行接口。此外,需要消耗更少路由资源并且不要求额外的从地址、寄存器映射表和/或引脚的串行接口的从设备。
发明内容
在一种实施方式中,通过一种通信接口装置来解决上述需求,该通信接口装置包括:射频前端(RFFE),接收输入数据信号和第一时钟信号;串行接口,接收来自RFFE的数据信号,并且包括发送块,该发送块向至少一个接收块提供数据和使能信号,该接收块与除该RFFE之外的元件相关联;以及时钟发生器,由该RFFE使能以当将要经由该接口发送该数据时提供第二时钟信号使得该串行接口发送块接收该第二时钟信号。
在此实施方式的一些实施例中,该至少一个接收块包括从该至少一个发送块接收数据信号、使能信号和时钟信号的多个接收块。
在此实施方式的一些实施例中,该多个接收块接收公共使能信号。
在此实施方式的一些实施例中,该多个接收块由该发送块单独使能。
在此实施方式的一些实施例中,当该RFFE接收数据表明向该至少一个接收块提供的数据已经变化时,该RFFE激活该时钟发生器。
在此实施方式的一些实施例中,该时钟发生器在由该RFFE使能时向该接口的发送块提供时钟信号和发送信号。
在此实施方式的一些实施例中,该时钟发生器和该发送块在已经发送该数据时被禁用。
在此实施方式的一些实施例中,该装置还包括从该至少一个接收块接收数据的下游装置。
在此实施方式的一些实施例中,该下游装置包括天线开关模块或波段开关。
在此实施方式的一些实施例中,该RFFE和该发送块形成在第一芯片上,并且该至少一个接收块和下游装置形成在第二芯片上。
在此实施方式的一些实施例中,该下游装置包括检测器,该检测器确定何时该接收块和下游装置能够接收来自该接收块的数据,并且该下游装置与该接收块通信以抑制该接收块的使能直到该接收单元和下游装置能够接收数据。
在此实施方式的一些实施例中,该下游装置包括上电复位(POR)检测器,并且该接收块的使能线具有抑制该使能信号的传送的开关使能下拉电阻器。
在另一种实施方式中,通过一种通信装置解决前述需求,该通信装置包括:接收输入数据信号和第一时钟信号的射频前端(RFFE);串行接口,接收来自 RFFE的数据信号,并且包括发送块,该发送块向至少一个接收块提供数据和使能信号,该至少一个接收块与除该RFFE之外的元件相关联;以及下游装置,接收来自至少一个接收块的数据,该下游装置包括检测器,该检测器确定何时该至少一个接收块和下游装置能够接收来自该至少一个接收块的数据,该下游装置被配置成与该至少一个接收块通信以抑制该接收块的使能直到该接收块和下游装置能够接收数据。
在此实施方式的一些实施例中,该通信装置还包括时钟发生器,该时钟发生器由该RFFE使能以当将要经由该接口发送该数据时向该串行接口发送块提供第二时钟信号。
在此实施方式的一些实施例中,该时钟发生器在由该RFFE使能时向该接口的发送块提供时钟信号和发送信号。
在此实施方式的一些实施例中,该时钟发生器和该发送块在已经发送该数据时被禁用。
在此实施方式的一些实施例中,至少一个接收块包括从至少一个发送块接收数据信号、使能信号和时钟信号的多个接收块。
在此实施方式的一些实施例中,该多个接收块接收公共使能信号。
在此实施方式的一些实施例中,该多个接收块由该发送块单独使能。
在此实施方式的一些实施例中,该下游装置包括天线开关模块或波段开关。
在此实施方式的一些实施例中,该RFFE和该发送块形成在第一芯片上,并且该至少一个接收块和下游装置形成在第二芯片上。
在此实施方式的一些实施例中,该下游装置包括上电复位(POR)检测器,并且该接收块的使能线具有抑制该使能信号的传送的开关使能下拉电阻器。
附图说明
图1是用于放大射频(RF)信号的功率放大模块的示意图。
图2是可以包括图1的一个或多个功率放大模块的示例的无线装置的示意性框图。
图3是包括串行接口的电子系统的示意性框图。
图4A-4C是图示了图3的电子系统的多个不同的可行的实施方式的示意性框图。
图5是图示图3的系统的示例操作的示例的流程图。
具体实施方式
本文中提供的标题(若有的话)仅仅是为了方便,并且未必影响要求保护的发明的范围或含义。
本文中提供了与串行接口一起使用的设备和方法的多种非限制性实例。
图1是用于放大射频(RF)信号的功率放大模块的示意图。图示的功率放大模块(PAM)10可以被配置成放大射频信号IN以生成放大的射频信号OUT。如本文所述,功率放大模块可以包括一个或多个功率放大器。
射频功率放大器可以用于使具有较低功率的射频信号的功率升高。此后,升高的射频信号可以用于多种目的,包括驱动发射器的天线。
功率放大器可以被包括在移动电话中以放大用于发送的射频信号。例如,在具有时分多址(TDMA)架构的移动手机中,例如,全球移动通信系统(GSM)、码分多址(CDMA)和宽带码分多址(W-CDMA)系统的移动手机,功率放大器可以用于放大射频信号。管理射频信号的放大非常重要,因为所需的发送的功率水平会取决于用户与基站的距离和/或移动环境。功率放大器也可以用于辅助调节随时间变化的射频信号的功率水平,以便防止在分配的接收时隙期间防止来自发送的信号干扰。
功率放大器的功耗会是很重要的考量。降低功率放大器的功耗的一种技术是包络跟踪,其中功率放大器的电源的电压水平与射频信号的包络相关地变化。因此,当射频信号的包络增大时,可以增大向功率放大器供应的电压。同样,当射频信号的包络减小时,可以减小向功率放大器供应的电压以减小功耗。
图2是可以包括图1的一个或多个功率放大模块的示例的无线装置11的示意性框图。无线装置11可以包括实施本公开的一个或多个特征的串行接口。
图2中描绘了示例的无线装置11可以代表多带和/或多模式装置,例如,多带/多模式移动电话。举例来说,全球移动通信系统(GSM)标准是在全世界的许多地区使用的数字蜂窝通信的一种模式。GSM模式移动手机可以在四种频带的一个或多个工作:850MHz(发射器大约824-849MHz,接收器869-894 MHz);900MHz(发射器大约880-915MHz,接收器925-960MHz);1800MHz (发射器大约1710-1785MHz,接收器1805-1880MHz);以及1900MHz(发射器大约1850-1910MHz,接收器1930-1990MHz)。GSM频带的变型和/或地区/国家实施方式也在全世界的不同地区使用。
码分多址(CDMA)是可以在移动手机设备中实施的另一种标准。在某些具体实施中,CDMA装置可以在800MHz、900MHz、1800MHz和1900MHz 频带的一个或多个中工作,而某些WCDMA和长期演进(LTE)装置可以在例如约22个射频频谱带上工作。
本公开的一个或多个特征可以在前述模式和/或频带中实施,并且在其他通信标准中实施。例如,3G和4G是这些标准的非限制性实例。
在某些实施例中,无线装置11可以包括切换元件12、收发元件13、天线 14、功率放大器17、控制元件18、计算机可读介质19、处理器20、电池21 和包络跟踪块22。
收发元件13可以生成用于通过天线14发送的射频信号。此外,收发元件 13可以接收来自天线14的进入的射频信号。
应当理解,通过图2中统一表示成收发器13的一个或多个元件能够实现与发送和接收射频信号相关的多种功能。例如,单个元件可以被配置成提供发送和接收功能。在另一个实例中,可以通过单独的元件来提供发送和接收功能。
同样地,应当理解,通过图2 中统一表示成天线14的一个或多个元件能够实现与发送和接收射频信号相关的多种天线功能。例如,单个天线可以被配置成提供发送和接收功能。在另一个实例中,可以通过单独的天线来提供发送和接收功能。在又另一个实例中,与无线装置11相关的不同的频带可以设置有一个或多个天线。
在图2中,来自收发器13的一个或多个输出信号被描述为通过一个或多个发送路径15提供给天线14。在图示的实例中,不同的发送路径15可以表示与不同的频带和/或不同的功率输出相关的输出路径。例如,图示的两个示例的功率放大器17可以代表与不同的功率输出配置(例如,低功率输出和高功率输出)相关的放大,和/或与不同频带相关的放大。
在图2中,来自天线14的一个或多个检测的信号被描述为通过一个或多个接收路径16提供给收发器13。在图示的实例中,不同的接收路径16可以表示与不同的频带相关的路径。例如,图示的四个示例的路径16可以表示一些无线装置可以具有的四频能力。
为了便于在接收路径与发送路径之间切换,切换元件12可以被配置成使天线14电性连接至选择的发送或接收路径。因此,切换元件12可以提供与无线装置11的工作相关的许多切换功能。在某些实施例中,切换元件12可以包括许多开关,这些开关被配置成提供与例如在不同频带之间切换、在不同的功率模式之间切换、在发送模式和接收模式之间切换或它们的一些组合相关的功能。本文中更详细地描述了这些开关的多种非限制性实例。切换元件12也可以被配置成提供额外的功能,包括过滤信号。例如,切换元件可以是收发器的前端模块,并且可以包括一个或多个双工器。
图2示出了在某些实施例中,可以提供控制元件18,并且这种元件可以被配置成提供与切换元件12、功率放大器17、包络跟踪块22和/或其他工作元件的操作相关的多种控制功能。本文中更详细地描述了控制元件18的非限制性实例。
在某些实施例中,处理器20可以被配置成便于实施本文所述的多种方法。为了描述的目的,也可以参照方法的流程图图示和/或框图、设备(系统)和计算机程序产品来描述本公开的实施例。应当理解,可以通过计算机程序指令来实施流程图图示和/或框图的每个框以及流程图图示和/或框图的框的组合。这些计算机程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理设备的处理器以产生机器,使得经由计算机或其他可编程数据处理设备的处理器执行的指令建立用于实施在流程图和/或一个或多个框图块中指定的动作的装置。
在某些实施例中,这些计算机程序指令也可以存储在计算机可读存储器19 中,该计算机可读存储器可以指导计算机或其他可编程数据处理设备以特定的方式工作,使得计算机可读存储器中存储的指令产生包括指令装置的制造的制品,该指令装置实施流程图和/或一个或多个框图块中指定的动作。计算机程序指令也可以加载到计算机或其他可编程数据处理设备上以使在计算机或其他可编程设备上执行一系列操作以产生计算机实施的过程,使得在计算机或其他可编程设备上执行的指令提供用于实施在流程图和/或一个或多个框图块中指定的动作。
图示的无线装置11还包括包络跟踪块22,其可以用于向一个或多个功率放大器17提供电源。例如,包络跟踪块22可以基于待放大的射频信号的包络来改变向功率放大器17提供的供给电压。
包络跟踪块22可以电性连接至电池21,并且包络跟踪块22可以被配置成基于待放大的射频信号的包络来改变向功率放大器17提供的电压。电池21可以是适用于在无线装置11中使用的任何合适的电池,包括例如锂离子电池。通过改变向功率放大器提供的电压,可以减小电池21的功耗,从而提高无线装置 11的性能。包络信号可以从收发器13被提供给包络跟踪块22。然而,可以以其他方式确定包络。例如,通过使用任何合适的包络检测器检测来自射频信号的包络可以确定包络。
图3是可以在图2的无线装置11中实施的具有射频前端RFFE 30接口31 和下游或周边装置40的通信装置的一部分的功能框图。正如所理解的,可能需要从控制器芯片34(例如用于功率放大器17等的控制器芯片)向周边设备(例如,波段开关、天线开关监测器(ASM)、低噪声放大器或其他CMOS控制器等)发送各种信号。如上所述,使用GPIO接口或MIPIREFE串联接口由于空间、路由和成本考虑会不利。图3在功能上图示了通信装置,并且RFFE的多种元件可以在硬件、软件、固件或它们的一些组合中实施,并且可以是图2的无线装置的控制器18、处理器20和收发器13的一部分。
图3中图示的实施例设想使用简化的串联接口31,该串联接口具有在第一芯片34上的本地串行发送块SWIPI TX 32与第二芯片38上的一个或多个本地串行接收块SWIPI RX36之间发送的数据线DATA、使能线ENABLE以及时钟线CLK。接收块36将数据提供到下游或周边设备40,例如,波段开关或天线开关模块或一些其他装置。这样,RFFE 30接收的数据可以通过使用简化的三线串行接口而被供应到通常位于不同的芯片上的下游装置40。应当理解,使用简化的串行接口由于更少的控制焊盘而可以减小芯片34的大小。
RFFE 30经由开关12和收发器13接收来自天线14的数据信号,并且这些数据信号的某些数据信号可以被选定用于发送至下游装置40。RFFE 30也优选地接收来自系统时钟42的时钟信号,并且时钟信号可以是处理器20或控制块 18的函数。然而,如图3所示,本地串行接口发送器32接收来自RFFE 30使能的时钟发生器44的单独的时钟信号。这样,本地串行接口31可以避免来自主接口的一些可能的腐败源。如下所述,当将要在本地串行接口31上发送数据时,优选地使能时钟发生器44。
RFFE 30还优选地包括变化检测电路46,该变化检测电路检测RFFE接收的数据信号的变化何时发生变化。如以下更详细地讨论的,在一些实施方式中的RFFE 30仅当进来的数据信号已经变化或已经接收到重置或触发器类型的信号时通过接口31提供更新的DATA信号。这会导致显著的功率节省和延长的电池寿命。
在一种实施方式中,发送块31监测前往接收块的ENABLE信号的电压,并且仅当ENABLE信号在预选的阈值以上时通过DATA线发送数据。如图3 所示,下游装置40和/或接收块36可以包括检测器,例如,上电复位(POR) 开关37,该开关确定接收块36和/或下游装置是否处于稳态以经由接口接收数据信号。接口31的ENABLE线可以包括开关装置39,在一种实施方式中,该开关装置包括由检测器控制的下拉电阻器,该检测器维持ENABLE信号低于阈值电压直到检测器37确定接收块和/或下游装置准备接收数据。
在这种实施方式中,发送块32经由振荡信号发送数据。发送块32可以被编程以抑制振荡器操作,直到发送块32确定接口31的ENABLE线已经达到阈值电压。这样,当接收块36和/或下游装置40处于接收DATA的状态时可以实现DATA的发送。在不通过接口发送额外的双工信号的情况下可以通过接口31 提供反馈,并且反馈不要求额外的线,从而使接口更简单。
图4A-图4C图示了具有本地串行接口31的RFFE 30的多种可行的实施方式。在图4A中,RFFE 30直接向本地串行发送块32提供信号,并且发送块32 向本地串行接收器36提供数据、时钟和使能信号以供下游元件后续使用。RFFE 30优选地提供用于本地发送块32的数据信号、使能信号和时钟信号。如上所述,时钟信号在一些实施方式中可以是与RFFE使用的主时钟信号分开的时钟信号。然而,应当理解,在一些实施方式中,主时钟信号也可以通过RFFE提供亦或单独地提供给本地串行发送块32。在图4A的实施方式中,单独的接收块36经由接口31接收来自发送块32的信号。然而,应当理解,多个块可以接收相同的信号。
图4B图示了接口31的另一种实施方式,其中接口31插入在第一芯片34 与第二和第三芯片之间,并且第一芯片包括功率放大器控制器,并且第二和第三芯片也包括波段开关和天线开关模块(ASM)。在这种实施方式中,RFFE 30 向时钟发生器44提供使能信号,该时钟发生器然后向发送块32提供时钟信号并且向发送块32发送使能信号。在这种实施方式中,发送块32具有允许向接收块36a、36b之一或接收块36a、36b两者选择性地提供DATA信号的两个使能信号EN1、EN2。
基于RFFE 30接收的数据,RFFE 30可以将DATA的下游目的地选择成合适的接收块36a、36b。在这种实施方式中,发送块32还将从由时钟发生器44 提供的时钟信号推导的时钟信号提供到接收块36a、36b。同样如图4B所示,发送块32也可以具有功能,以当发送块32检测到其不再接收来自时钟发生器 44的时钟信号CLK时将丢失的时钟信号LST_CLK提供回到时钟发生器44。
发送块32向多个接收块36a、36b的一个或多个提供时钟信号CLK和数据信号DATA。应当理解,尽管图4B中示出了两个接收块32,但是在不脱离本发明的精神和范围的情况下可以用接口31来实施任意数量的接收块。在此实施方式中,每个接收块36a、36b有单独的使能信号EN1和EN2,其允许RFFE 30能够选择性地使能接收块36a、36b以接收由接口31传递的数据。在此实施方式中,接收块31a向波段开关提供信号并且接收块32b向天线开关模块(ASM)提供信号,但是应当理解,任意数量的不同装置可以用于经由串行接口31来接收数据,而不脱离当前申请的精神或范围。
图4C图示了接口31的另一个实施例。在此实施例中,发送块32向接收块36a、36b两者提供单个使能信号EN。应当理解,一些信息可以被同时发送到两个不同的元件并且简化接口,可能希望具有向多个接收块提供的单个使能线。还应当理解,在不脱离本教导的范围的情况下,接口31中可以有前往不同的接收块的组合的使能信号和分离的使能信号。
图5是图示了RFFE 30和接口31的示例的操作方式的流程图。在一种实施方式中,当RFFE 30接收信号时,系统经由接口31提供更新的信号。可以通过许多不同的接口,包括GPIO或MEPE串行接口,来接收信号。在一种实施方式中,RFFE 30包括确定多个寄存器的状态是否变化的变化检测器46。寄存器可以包括将要经由接口31发送给接收块36的数据信号的RFFE中专门识别的寄存器。优选地,RFFE 30每当寄存器中的值变化时或者当RFFE 30接收到普通重置信号时发送信号。如图所示,RFFE 30在状态54监测指定的寄存器的变化以及在状态56是否存在重置触发器。
在决定状态58如果RFFE 30确定发生变化,在状态58,RFFE 30然后使能时钟发生器44,并且在状态62进一步使能发送块32。一旦时钟发生器44 向发送块32提供时钟信号并且使能发送块32,可以向发送块64发送RFFE接收的数据。此数据然后经由接口31发送给接收块36。如上所述,发送块32可以被配置成向接收块发送全局使能信号或单独的使能信号或它们的一些组合。当发送块32提供个性化使能信号时,可以从RFFE向发送块32发送此信息作为数据的一部分。
一旦已经发送数据,在状态66,RFFE可以禁用时钟发生器,其随后可以禁用发送块32。这样,由于在发送数据时仅向接口31供电,所以可以实现功率节省。此外,通过具有与整体系统的时钟发生器分开的时钟发生器44,减小了信号之间腐败的可能性。另外,在一些实施方式中,系统可以被配置成使得接口31及其相关元件保持在低状态,直到数据被发送。
在一种实施方式中,接口31以图示的方式提供9位控制用于例如ASM和 BSW的实施方式。然而,应当理解,基于实施方式可调节命令长度。还应当理解,发送数据信号的计时也可以要求接收块36和相关的设备被使能并且在发送之前处于稳定状态。在图3 所示的一种实施方式中,该装置可以包括POR电路。
除非上下文清楚地另有要求,否则贯穿说明书和权利要求书,要按照与排他性或穷尽性的意义相反的包括性的意义,也就是说,按照“包括但不限于”的意义来阐释术语“包括”、“包含”等。如在这里一般使用的术语“耦接”是指可以直接连接的、或者借助于一个或多个中间元件连接的两个或更多元件。同样,如在这里一般使用的词语“连接上”是指可以直接连接的、或者借助于一个或多个中间元件连接的两个或更多元件。另外,当在本申请中使用时,术语“在这里”、“上面”、“下面”和相似含义的术语应该是指作为整体的本申请,而不是本申请的任何具体部分。在上下文允许时,使用单数或复数的以上说明书中的术语也可以分别包括复数或单数。提及两个或更多项目的列表时的术语“或”,这个术语涵盖该术语的全部以下解释:列表中的任何项目、列表中的所有项目、和列表中项目的任何组合。
此外,这里使用的条件语句,比如像“能够”、“可以”、“或许”、“可能”、“例如”、“比如”、“诸如”等,除非另外明确指明,或在使用的上下文中另外理解,通常旨在表达某些实施例包括,尽管其他实施例不包括,某些特征、元件和/ 或状态。因此,这些条件语句通常并非暗指一个或多个实施例以任何方式要求这些特征、元件和/或状态,并且一个或多个实施例必然包括用于在具有或没有作者输入或提示的情况下决定在任何特定实施例中是否包括或将要执行这些特征、元件和/或状态的逻辑。
本发明实施例的以上详细描述不意欲是穷尽性的,或是将本发明限于上面所公开的精确形式。尽管上面出于说明性的目的描述了本发明的具体实施例和用于本发明的示例,但是如本领域技术人员将认识到的,在本发明范围内的各种等效修改是可能的。例如,尽管按照给定顺序呈现了处理或块,但是替换的实施例可以执行具有不同顺序的步骤的处理,或采用具有不同顺序的块的系统,并且一些处理或块可以被删除、移动、添加、减去、组合和/或修改。可以按照各种不同的方式来实现这些处理或块中的每一个。同样地,尽管有时将处理或块示出为串行地执行,但是相反地,这些处理或块也可以并行地执行,或者可以在不同时间进行执行。
可以将在这里提供的本发明的教导应用于其它系统,而不必是上述的系统。可以对上述的各个实施例的元素和动作进行组合,以提供进一步的实施例。
尽管已经描述了本发明的某些实施例,但是已经仅仅借助于示例呈现了这些实施例,并且该实施例不意欲限制本申请的范围。其实,可以按照多种其它形式来实施在这里描述的新颖方法和系统;此外,可以做出在这里描述的方法和系统的形式上的各种省略、替换和改变,而没有脱离本申请的精神。附图和它们的等效物意欲涵盖如将落入本公开的范围和精神内的这种形式或修改。
Claims (19)
1.一种通信接口装置,包括:
射频前端,被配置成接收输入数据信号和第一时钟信号;
串行接口,被配置成接收来自射频前端的数据信号,并且包括发送块,该发送块向至少一个接收块提供数据和使能信号,该接收块与除该射频前端之外的元件相关联;以及
时钟发生器,被配置成由该射频前端使能以当将要经由该串行接口发送数据时提供第二时钟信号使得串行接口的发送块接收第二时钟信号,当由该射频前端接收的数据表明向该至少一个接收块提供的数据已经变化时,该射频前端激活该时钟发生器,该时钟发生器被配置为在由该射频前端使能时向该串行接口的发送块提供第二时钟信号和发送信号,以及该时钟发生器和该发送块在已经发送该数据时被禁用。
2.根据权利要求1所述的装置,其中该至少一个接收块包括被配置成从该发送块接收数据信号、使能信号和时钟信号的多个接收块。
3.根据权利要求2所述的装置,其中该多个接收块接收公共使能信号。
4.根据权利要求2所述的装置,其中该多个接收块由该发送块单独使能。
5.根据权利要求1所述的装置,还包括被配置成接收来自该至少一个接收块的数据的下游装置。
6.根据权利要求5所述的装置,其中该下游装置包括天线开关模块或波段开关。
7.根据权利要求5所述的装置,其中该射频前端和该发送块形成在第一芯片上,并且该至少一个接收块和下游装置形成在第二芯片上。
8.根据权利要求5所述的装置,其中该下游装置包括检测器,该检测器被配置成确定何时该接收块和下游装置能够接收数据,并且该下游装置与该接收块通信以抑制该接收块的使能直到该接收块和下游装置能够接收数据。
9.根据权利要求8所述的装置,其中该下游装置包括上电复位检测器,并且该接收块的使能线具有被配置成抑制该使能信号的传送的开关使能下拉电阻器。
10.一种通信装置,包括:
射频前端,被配置成接收输入数据信号和第一时钟信号;
串行接口,被配置成接收来自射频前端的数据信号,并且包括发送块,该发送块被配置成向至少一个接收块提供数据和使能信号,该至少一个接收块与除该射频前端之外的下游装置相关联,该下游装置被配置成接收来自至少一个接收块的数据,该下游装置包括上电复位检测器,该上电复位检测器被配置成确定何时该至少一个接收块和下游装置能够接收数据,该下游装置被配置成与该至少一个接收块通信以抑制该接收块的使能直到该接收块和下游装置能够接收数据,以及该上电复位检测器被配置成经由开关控制使能信号以抑制使能信号的传送。
11.根据权利要求10所述的装置,还包括时钟发生器,该时钟发生器被配置成由该射频前端使能以当将要经由该串行接口发送数据时向该串行接口的发送块提供第二时钟信号。
12.根据权利要求11所述的装置,其中该时钟发生器在由该射频前端使能时向该串行接口的发送块提供第二时钟信号和发送信号。
13.根据权利要求12所述的装置,其中该时钟发生器和该发送块在已经发送该数据时被禁用。
14.根据权利要求10所述的装置,其中该至少一个接收块包括被配置成从该发送块接收数据信号、使能信号和时钟信号的多个接收块。
15.根据权利要求14所述的装置,其中该多个接收块接收公共使能信号。
16.根据权利要求14所述的装置,其中该多个接收块由该发送块单独使能。
17.根据权利要求10所述的装置,其中该下游装置包括天线开关模块或波段开关。
18.根据权利要求10所述的装置,其中该射频前端和该发送块形成在第一芯片上,并且该至少一个接收块和下游装置形成在第二芯片上。
19.根据权利要求10所述的装置,其中该开关至少包括下拉电阻器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562235277P | 2015-09-30 | 2015-09-30 | |
US62/235,277 | 2015-09-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106933762A CN106933762A (zh) | 2017-07-07 |
CN106933762B true CN106933762B (zh) | 2020-06-05 |
Family
ID=58407305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610873322.6A Active CN106933762B (zh) | 2015-09-30 | 2016-09-30 | 内部串行接口 |
Country Status (2)
Country | Link |
---|---|
US (2) | US10248612B2 (zh) |
CN (1) | CN106933762B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10248612B2 (en) * | 2015-09-30 | 2019-04-02 | Skyworks Solutions, Inc. | Internal serial interface |
US10705557B2 (en) * | 2018-03-30 | 2020-07-07 | Qualcomm Incorporated | On-chip clock generator calibration |
CN108449109B (zh) * | 2018-05-16 | 2023-09-19 | 成都通量科技有限公司 | 一种射频前端器件从控接口装置 |
CN109032980B (zh) * | 2018-06-30 | 2023-12-26 | 唯捷创芯(天津)电子技术股份有限公司 | 串行通信装置及串行通信方法 |
US11461259B2 (en) | 2019-10-22 | 2022-10-04 | Skyworks Solutions, Inc. | Systems and methods for load detection on serial communication data lines |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5217982B2 (ja) * | 2008-12-04 | 2013-06-19 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
KR20100078604A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 데이터 송신 및 수신 장치들 |
US8023909B2 (en) | 2009-01-12 | 2011-09-20 | Skyworks Solutions, Inc. | Data conversion using a serial interface clock in a power amplifier module |
US8521101B1 (en) * | 2009-09-17 | 2013-08-27 | Rf Micro Devices, Inc. | Extracting clock information from a serial communications bus for use in RF communications circuitry |
US8666337B2 (en) | 2010-03-05 | 2014-03-04 | Skyworks Solutions, Inc. | System and method for power amplifier control saturation detection and correction |
US8538355B2 (en) * | 2010-04-19 | 2013-09-17 | Rf Micro Devices, Inc. | Quadrature power amplifier architecture |
US9189430B2 (en) | 2011-01-14 | 2015-11-17 | Skyworks Solutions, Inc. | Apparatus and methods for serial interfaces |
US8791719B2 (en) * | 2011-10-24 | 2014-07-29 | Skyworks Solutions, Inc. | Dual mode power amplifier control interface with a two-mode general purpose input/output interface |
US8775714B2 (en) * | 2012-01-30 | 2014-07-08 | Infineon Technologies Ag | System and method for a bus interface |
US20130257667A1 (en) * | 2012-03-30 | 2013-10-03 | Broadcom Corporation | Antenna Tuning |
US9043525B2 (en) * | 2012-12-14 | 2015-05-26 | Lam Research Corporation | Optimizing a rate of transfer of data between an RF generator and a host system within a plasma tool |
US9703737B2 (en) * | 2013-03-15 | 2017-07-11 | Intel Corporation | Method, apparatus, and system for improving inter-chip and single-wire communication for a serial interface |
US9519612B2 (en) * | 2013-04-04 | 2016-12-13 | Qorvo Us, Inc. | Serial bus buffer with noise reduction |
US9698853B2 (en) | 2013-07-31 | 2017-07-04 | Skyworks Solutions, Inc. | Power amplifier open loop current clamp |
US9413313B2 (en) | 2013-09-09 | 2016-08-09 | Skyworks Solutions, Inc. | Multimode power amplifier bias circuit with selectable bandwidth |
US9720872B2 (en) * | 2013-10-10 | 2017-08-01 | Qorvo Us, Inc. | Auto-configuration of devices based upon configuration of serial input pins and supply |
US9473076B2 (en) | 2013-11-07 | 2016-10-18 | Skyworks Solutions, Inc. | Linearity performance for multi-mode power amplifiers |
US9355054B2 (en) * | 2014-01-07 | 2016-05-31 | Omnivision Technologies, Inc. | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links |
US9634619B2 (en) | 2014-05-28 | 2017-04-25 | Skyworks Solutions, Inc. | Power amplifier bias circuit having parallel emitter follower |
JP2016063359A (ja) * | 2014-09-17 | 2016-04-25 | 株式会社東芝 | バスインタフェース回路 |
US9584209B2 (en) * | 2014-12-31 | 2017-02-28 | Nxp B. V. | Multiple antenna distributed radio system |
WO2016131011A2 (en) | 2015-02-15 | 2016-08-18 | Skyworks Solutions, Inc. | Circuits, devices, and methods for monitoring a serial bus |
US20170003733A1 (en) | 2015-04-30 | 2017-01-05 | Skyworks Solutions, Inc. | Power amplifier with general purpose input output module |
US10284235B2 (en) | 2015-07-22 | 2019-05-07 | Skyworks Solutions, Inc. | Wireless transceiver with switch to reduce harmonic leakage |
US10248612B2 (en) | 2015-09-30 | 2019-04-02 | Skyworks Solutions, Inc. | Internal serial interface |
US9722771B2 (en) | 2015-09-30 | 2017-08-01 | Skyworks Solutions, Inc. | Parallel use of serial controls in improved wireless devices and power amplifier modules |
WO2017062427A1 (en) | 2015-10-05 | 2017-04-13 | Skyworks Solutions, Inc. | Power amplification system with adaptive bias control |
US10922254B2 (en) | 2015-10-28 | 2021-02-16 | Skyworks Solutions, Inc. | Coupling and decoupling devices in a module |
CN105446919B (zh) * | 2015-12-03 | 2018-07-17 | 北京振兴计量测试研究所 | 一种基于PXIe高速总线的微波变频装置 |
US9774716B2 (en) | 2015-12-28 | 2017-09-26 | Skyworks Solutions, Inc. | Overstress indicator |
US20170192933A1 (en) | 2015-12-31 | 2017-07-06 | Skyworks Solutions, Inc. | Circuits, devices, and methods for transmitting data in a serial bus |
US10437774B2 (en) | 2017-01-26 | 2019-10-08 | Skyworks Solutions, Inc. | Low noise serial interfaces with gated clock |
-
2016
- 2016-09-29 US US15/280,768 patent/US10248612B2/en active Active
- 2016-09-30 CN CN201610873322.6A patent/CN106933762B/zh active Active
-
2019
- 2019-02-08 US US16/271,441 patent/US10628372B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10628372B2 (en) | 2020-04-21 |
CN106933762A (zh) | 2017-07-07 |
US20190272251A1 (en) | 2019-09-05 |
US10248612B2 (en) | 2019-04-02 |
US20170091143A1 (en) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110677160B (zh) | 射频模块及其控制方法以及无线通信装置 | |
CN106933762B (zh) | 内部串行接口 | |
US9990322B2 (en) | Dual serial/parallel interface devices and switching components | |
KR102598056B1 (ko) | 직렬 버스를 모니터링하기 위한 회로들, 디바이스들 및 방법들 | |
US10963418B2 (en) | Low noise serial interfaces with gated clock | |
SG128568A1 (en) | Wireless local area network communications module and integrated chip package | |
CN102622643B (zh) | 一种能通过无线网络传输数据的安全数码卡 | |
EP2878159B1 (en) | Low power local oscillator signal generation | |
US10404223B2 (en) | Frequency re-bander with UE and power efficiency features | |
WO2024114100A1 (zh) | 射频模组、供电控制方法及通信设备、可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1235483 Country of ref document: HK |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |