CN109411448B - 一种可靠性测试结构及测试方法 - Google Patents
一种可靠性测试结构及测试方法 Download PDFInfo
- Publication number
- CN109411448B CN109411448B CN201811197314.XA CN201811197314A CN109411448B CN 109411448 B CN109411448 B CN 109411448B CN 201811197314 A CN201811197314 A CN 201811197314A CN 109411448 B CN109411448 B CN 109411448B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- drain
- word line
- word lines
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 109
- 238000010998 test method Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000015556 catabolic process Effects 0.000 claims description 43
- 238000012544 monitoring process Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 3
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
- G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种可靠性测试结构，在该结构中，将第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所有漏端接触孔并联连接在一起。在利用该测试结构进行测试时，先测量并联在一起的漏端接触孔与并联在一起的第奇数条字线的电性能参数，以及并联在一起的漏端接触孔与并联在一起的第偶数条字线之间的电性能参数；再根据测量到的电性能参数测量NOR Flash中漏端接触孔与字线之间的偏移量。因此，该测试方法能够测量到整个测试区域内的所有测试样品的偏移量情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。此外，本申请还公开了一种可靠性测试方法。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种可靠性测试结构及测试方法。
背景技术
在非易失闪存(NOR Flash)中，为保证器件的可靠性，如图1所示，用于向存储单元的漏极11传输信号的漏端接触孔12设置在相邻两条字线131和132间的正中位置，从而保证相邻两条字线131和132分别与漏端接触孔12的间距相等。
随着非易失闪存制造工艺调整尺寸的缩小，漏端接触孔12与字线131或132(CT toWL)之间的间距随之减少，但是，存储单元的操作电压却没有明显改变，因此，漏端接触孔与相邻两条字线131和132之间的间距是否相等逐渐成为影响存储器可靠性的关键因素。若漏端接触孔12偏向相邻两条字线中的一条，则会导致漏端接触孔12与其偏向的字线之间的间距过小，如此会导致在编程/擦除循环测试过程中，会因漏端接触孔与与其偏向的字线之间发生电击穿而引起器件失效。
因而，监测漏端接触孔与字线之间的偏移量对于保证器件可靠性具有重要意义。
目前，现有的监测漏端接触孔与字线之间的偏移量的方法中，测试样品具有很大的随机性，无法保证监测到漏端接触孔偏移最差状况，从而不利于查找出工艺存在问题，并对工艺做针对性优化。
发明内容
有鉴于此，本申请提供了一种可靠性测试结构及测试方法，以在测试漏端接触孔与字线之间的偏移量过程中，确保监测到非易失闪存中漏端接触孔偏移最差状况，从而有利于查找出工艺存在问题，并对工艺做针对性优化。
为了解决上述技术问题，本申请采用了如下技术方案：
一种可靠性测试结构，用于监测非易失闪存中漏端接触孔与字线之间的偏移量；所述测试结构包括：
多条相互平行的字线和多排漏端接触孔；
其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；
在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；
第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起。
可选地，所述字线的材料为金属。
可选地，所述字线的材料为多晶硅。
可选地，所述漏端接触孔为填充有金属材料的导电孔。
可选地，所述测试结构设置于芯片的划片槽区域。
一种可靠性测试方法，所述方法用于监测非易失闪存中漏端接触孔与字线之间的偏移量，所述方法包括：
提供测试结构，所述测试结构包括多条相互平行的字线和多排漏端接触孔；其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起；
分别测量所述漏端接触孔与所述第奇数条字线之间的电性能参数的第一参数值，以及所述漏端接触孔与所述第偶数条字线之间的电性能参数的第二参数值；
根据所述第一参数值和所述第二参数值测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量。
可选地，所述电性能参数为击穿电压、介质经时击穿时间或漏电流中的至少一种。
可选地，设定第一参数值记为A1，第二参数值记为A2；
所述根据所述第一参数值和所述第二参数值测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量，具体为：
根据以下公式测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量；
偏移量＝(A1-A2)/(A1+A2)*目标间距
其中，目标间距为当所述漏端接触孔位于相邻两条字线正中间位置时，所述漏端接触孔距离所述字线的间距。
可选地，所述方法还包括：计算目标间距，所述计算目标间距，具体为：
设定相邻两条字线之间的距离为D，所述漏端接触孔的宽度或直径为d；
根据以下公式计算目标间距space目标；
space目标＝(D-d)/2。
可选地，所述字线的材料为金属或多晶硅。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请提供的可靠性测试结构中，包括多条相互平行的字线和多排漏端接触孔，每排漏端接触孔位于第奇数间隔内或第偶数间隔内；并且将第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，各排漏端接触孔中的所有漏端接触孔并联连接在一起。在利用该测试结构进行测试时，先测量并联在一起的漏端接触孔与并联在一起的第奇数条字线的电性能参数，以及并联在一起的漏端接触孔与并联在一起的第偶数条字线之间的电性能参数；再根据测量到的电性能参数测量非易失闪存中漏端接触孔与字线之间的偏移量。如此，该偏移量能够反映并联在一起的所有漏端接触孔与所有第奇数条字线、第偶数条字线之间的偏移量。因此，该测试方法能够测量到整个测试区域内的所有测试样品的偏移量情况。因而，不会出现样品漏检情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。
附图说明
为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1是非易失闪存器件的一个存储单元的剖面结构示意图；
图2是本申请实施例提供的一种可靠性测试结构示意图；
图3是本申请实施例提供的另一种可靠性测试结构示意图；
图4是本申请实施例提供的一种测试方法流程示意图；
图5是本申请实施例提供的另一种测试方法流程示意图；
图6是本申请实施例提供的又一种测试方法流程示意图。
具体实施方式
目前，现有监测非易失闪存中的漏端接触孔与字线之间的偏移量通常有两种方法，一种是线上(inline)显微测量，另一种是线下(offline)TEM切片。前者的测量精度不高，而且无法保证测量到漏端接触孔偏移最差状况，后者测量过程比较耗时，昂贵，而且切片只能是随机切，因而也不能保证测量到漏端接触孔偏移最差状况。
综上，现有的测量方法均无法保证监测到漏端接触孔偏移最差状况，从而不利于查找出工艺存在问题，并对工艺做针对性优化。
基于此，本申请提供了一种可靠性测试结构及测试方法，该可靠性测试结构包括多条字线和多排漏端接触孔，其中，所有第奇数条字线并联连接在一起，所有第偶数条字线并联连接在一起，所有各排漏端接触孔的各个漏端接触孔并联连接在一起。
需要说明，该可靠性测试结构的字线和漏端接触孔与非易失闪存器件区的字线和用于为漏极传输信号的漏端接触孔采用相同的工艺条件同步形成，因此，该测试结构中的漏端接触孔与字线间的偏移量能够反映器件区的用于为漏极传输信号的漏端接触孔与字线间的偏移量。因此，基于该测试结构，可以监测非易失闪存中漏端接触孔与字线之间的偏移量。
其中，基于该测试结构，在监测非易失闪存中漏端接触孔与字线之间的偏移量时，先测量并联在一起的漏端接触孔与并联在一起的第奇数条字线的电性能参数，以及并联在一起的漏端接触孔与并联在一起的第偶数条字线之间的电性能参数；再根据测量到的电性能参数测量非易失闪存中漏端接触孔与字线之间的偏移量。如此，该偏移量能够反映并联在一起的所有漏端接触孔与所有第奇数条字线、第偶数条字线之间的偏移量。因此，该测试方法能够测量到整个测试区域内的所有测试样品的偏移量情况。因而，不会出现样品漏检情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。
为了更清楚地理解本申请的具体实现方式，下面将结合附图对本申请提供的可靠性测试结构以及测试方法进行详细描述。
请参见图2，本申请实施例提供的一种用于监测非易失闪存中漏端接触孔与字线之间的偏移量的可靠性测试结构包括：
n条相互平行的字线WL1至WLn和多排漏端接触孔CT，每排漏端接触孔CT至少包括一个漏端接触孔；
该n条相互平行的字线WL1至WLn从测试结构的上端到下端依次标记为第1条字线WL1、第2条字线WL2，……，第i条字线WLi，……，直至第n条字线WLn，其中，i∈{1,2,...,n}，n≥2，且n为整数。
并且，每相邻两条字线之间存在间隔，该多个间隔从测试结构的上端到下端依次标记为第1间隔d1、第2间隔d2、……、第n-1间隔dn-1。
其中，在第1间隔d1、第3间隔d3、第5间隔d5，等等之类的第奇数间隔内分别设置有一排漏端接触孔CT。
为了监测出非易失闪存中漏端接触孔与字线之间的偏移量，所有第奇数条字线并联连接在一起，所有第偶数条字线并联连接在一起，所有各排漏端接触孔中的各个漏端接触孔并联连接在一起。
需要说明，在本申请实施例中，该可靠性测试结构的字线和漏端接触孔与非易失闪存器件区的字线和用于为漏极传输信号的漏端接触孔采用相同的工艺条件同步形成。因此，该测试结构中的字线与漏端接触孔之间的相对位置关系即为非易失闪存器件区的字线和用于为漏极传输信号的漏端接触孔的相对位置关系，因此，该测试结构中的漏端接触孔与字线间的偏移量能够反映器件区的用于为漏极传输信号的漏端接触孔与字线间的偏移量。因此，基于该测试结构，可以监测非易失闪存中漏端接触孔与字线之间的偏移量。
此外，在本申请实施例中，第奇数条字线均位于与其最近的漏端接触孔的上方，第偶数条字线均位于与其最近的漏端接触孔的下方，因此，可以将所有第奇数条字线并联在一起，所有第偶数条字线并联在一起，以及所有漏端接触孔并联在一起，通过测量并联后的漏端接触孔与字线之间的偏移量来监测非易失闪存中漏端接触孔与字线之间的偏移量。
而且，并联后的漏端接触孔与字线之间的偏移量为该测试区域内所有各个漏端接触孔与字线之间的最大偏移量。因这种测试结构和测试方法能够一次测量多个漏端接触孔与字线之间的偏移量，因此，测量过程省时，经济。而且，因样品数量较大，能够较为准确地反映非易失闪存中漏端接触孔与字线之间的偏移量在整个晶圆上的分布，根据该偏移量在整个晶圆上的分布，可以准确地查找都晶圆的哪一区域存在问题，从而可以针对性地对该区域进行工艺问题查找，并对工艺进行针对性优化。
而且，因本申请能够测量整个测量区域内的所有各个漏端接触孔与字线之间的偏移量，因此，不会出现样品漏检情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。
此外，在本申请实施例中，所述“平行”可以包括允许工艺误差导致的一些非真正平行的位置关系。
作为本申请的一具体示例，字线的材料为导电材料，例如可以为金属，或者多晶硅。作为更具体示例，用于制作字线的金属可以为铜、铝等。
作为本申请的另一具体示例，该漏端接触孔是填充有导电材料的导电孔，而非空心孔。其中，作为更具体示例，填充在漏端接触孔内的导电材料可以为金属材料，例如金属钨。
作为本申请的又一具体示例，为了不影响最终制成的器件的性能，并充分利用晶圆的面积，该测试结构可以位于芯片的划片槽区域。因而整个可靠性测试结构的尺寸可以根据划片槽区域的尺寸进行调整。
以上为本申请实施例提供的一种用于监测非易失闪存中漏端接触孔与字线之间的偏移量的可靠性测试结构。在该测试结构中，每排漏端接触孔CT均位于第奇数间隔内。实际上，每排漏端接触孔CT相对于每条第奇数条字线的相对位置关系相同以及相对于每条第偶数条字线的相对位置关系相同即可。如此，作为本申请实施例的扩展，本申请还提供了另一种用于监测非易失闪存中漏端接触孔与字线之间的偏移量的可靠性测试结构。
该测试结构如图3所示。需要说明，图3所示的测试结构与图2所示的测试结构基本相同，为了简要起见，在此仅描述其不同之处，其相似之处请参见图2所示的测试结构的详细描述。
与图2所示的测试结构不同的是，图3所示的测试结构中，在第2间隔d2、第4间隔d4、第6间隔d6，等等之类的第偶数间隔内分别设置有一排漏端接触孔CT。因此，在该测试结构中，第奇数条字线均位于与其最近的漏端接触孔的下方，第偶数条字线均位于与其最近的漏端接触孔的上方，因此，可以将所有第奇数条字线并联在一起，所有第偶数条字线并联在一起，以及所有漏端接触孔并联在一起，通过测量并联后的漏端接触孔与字线之间的偏移量来监测非易失闪存中漏端接触孔与字线之间的偏移量。
以上为本申请实施例提供的可靠性测试结构的具体实现方式。基于上述实施例提供的可靠性测试结构，本申请还提供了一种用于监测非易失闪存中漏端接触孔与字线之间的偏移量的测试方法。
如图4所示，该测试方法包括以下步骤：
S401：提供测试结构。
该测试结构可以为上述任一实现方式提供的测试结构。
S402：分别测量漏端接触孔与第奇数条字线之间发生击穿时的第一击穿电压V1，以及漏端接触孔与第偶数条字线之间发生击穿时的第二击穿电压V2。
作为示例，本步骤可以具体为：通过连线将并联在一起的漏端接触孔CT连接至测试垫上，将并联在一起的第奇数条字线连接至测试垫上，将并联在一起的第偶数条字线连接至测试垫上，以便于测试机台进行测试。
通过测试机台采用Vramp方法测量漏端接触孔与第奇数条字线之间发生击穿时的第一击穿电压V1，并通过测试机台采用Vramp方法测量漏端接触孔与第偶数条字线之间发生击穿时的第二击穿电压V2。
其中，Vramp方法是将电压按照从小到大的顺序依次施加在被测结构的两端，直至当被测结构发生击穿，记录被测结构发生击穿时的电压为击穿电压。
本申请实施例就是测量漏端接触孔与第奇数条字线之间发生击穿时的击穿电压，以及漏端接触孔与第偶数条字线之间发生击穿时的击穿电压。
S403：根据第一击穿电压V1和第二击穿电压V2测量非易失闪存中漏端接触孔与字线之间的偏移量。
作为示例，S403可以具体通过以下公式计算非易失闪存中漏端接触孔与字线之间的偏移量shift；
shift＝(V1-V2)/(V1+V2)*目标间距；
其中，目标间距为当一排漏端接触孔的漏端接触孔位于相邻两条字线正中间位置时，该排漏端接触孔中的漏端接触孔距离字线的间距。若相邻两条字线之间的距离为D，漏端接触孔的宽度或直径为d，则目标间距space目标的计算公式为：space目标＝(D-d)/2。
需要说明，漏端接触孔与字线之间的击穿电压与漏端接触孔与字线之间的间距呈正相关，间距越大，击穿电压越大，间距越小，击穿电压越小，相应地，漏端接触孔偏向哪条字线，其与哪条字线之间的间距就会变小，击穿电压也会相应减小。
此外，在本申请实施例中，若测到的偏移量为正值，则说明漏端接触孔向第偶数条字线方向偏移，若测到的偏移量为负值，则说明漏端接触孔向第奇数条字线方向偏移。若测到的偏移量为0，则说明漏端接触孔位于相邻两条字线的正中间位置，未发生偏移，为理想情况。
举例说明，若上述测到的V1和V2分别为28V和24V，目标间距为52nm，
则shift＝(28-24)/(28+24)*52＝4nm。
由此计算结果可知，漏端接触孔向第偶数条字线方向偏移了4nm。
以上为本申请实施例提供的测量方法一种实现方式。在该上述实现方式中，是以漏端接触孔与字线之间发生击穿时的击穿电压作为漏端接触孔与字线之间的电性能参数为例进行说明的。实际上，漏端接触孔与字线之间的电性能参数也可以为漏端接触孔与字线之间的介质经时击穿(TDDB，time dependent dielectric breakdown)时间或漏电流。
其中，TDDB的测量方法是在漏端接触孔和字线之间施加恒定的电压，使器件处于积累状态，经过一段时间后，漏端接触孔和字线之间就会击穿，这期间经历的时间就是在该条件下的寿命，即为介质经时击穿时间。
当漏端接触孔与字线之间的电性能参数为漏端接触孔与字线之间的介质经时击穿时间时，如图5所示，本申请实施例提供的测试方法包括：
S501：提供测试结构。
该测试结构可以为上述任一实现方式提供的测试结构。
S502：分别测量漏端接触孔与第奇数条字线之间发生击穿时的第一介质经时击穿时间tbd1，以及漏端接触孔与第偶数条字线之间发生击穿时的第二介质经时击穿时间tbd2。
作为示例，本步骤可以具体为：通过连线将并联在一起的漏端接触孔CT连接至测试垫上，将并联在一起的第奇数条字线连接至测试垫上，将并联在一起的第偶数条字线连接至测试垫上，以便于测试机台进行测试。
然后，向连接漏端接触孔和连接第奇数条字线的连线上施加恒定电压，并开始计时，记录漏端接触孔与第奇数条字线之间发生击穿时，所经历的时长，该时长为第一介质经时击穿时间tbd1；向连接漏端接触孔和连接第偶数条字线的连线上施加恒定电压，并开始计时，记录漏端接触孔与第偶数条字线之间发生击穿时，所经历的时长，该时长为第二介质经时击穿时间tbd2。
S503：根据第一介质经时击穿时间tbd1和第二介质经时击穿时间tbd2测量非易失闪存中漏端接触孔与字线之间的偏移量。
作为示例，S503可以具体通过以下公式计算非易失闪存中漏端接触孔与字线之间的偏移量shift；
shift＝(tbd1-tbd2)/(tbd1+tbd2)*目标间距；
其中，目标间距为当一排漏端接触孔的漏端接触孔位于相邻两条字线正中间位置时，该排漏端接触孔中的漏端接触孔距离字线的间距。若相邻两条字线之间的距离为D，漏端接触孔的宽度或直径为d，则目标间距space目标的计算公式为：space目标＝(D-d)/2。
需要说明，漏端接触孔与字线之间的介质经时击穿时间与漏端接触孔与字线之间的间距呈正相关，间距越大，介质经时击穿时间越大；间距越小，介质经时击穿时间越小，相应地，漏端接触孔偏向哪条字线，其与哪条字线之间的间距就会变小，介质经时击穿时间也会相应减小。
此外，若测到的偏移量为正值，则说明漏端接触孔向第偶数条字线方向偏移，若测到的偏移量为负值，则说明漏端接触孔向第奇数条字线方向偏移。若测到的偏移量为0，则说明漏端接触孔位于相邻两条字线的正中间位置，未发生偏移，为理想情况。
以上为本申请实施例提供的以介质经时击穿时间作为电性能参数的示例的测量方法，作为本申请的另一示例，电性能参数还可以为漏电流。当漏端接触孔与字线之间的电性能参数也可以为漏端接触孔与字线之间的漏电流时，如图6所示，本申请实施例提供的测试方法包括：
S601：提供测试结构。
该测试结构可以为上述任一实现方式提供的测试结构。
S602：分别向漏端接触孔、第奇数条字线以及第偶数条字线上施加恒定电压，分别测量漏端接触孔与第奇数条字线之间的第一漏电流Ileakage1，以及漏端接触孔与第偶数条字线之间的第二漏电流Ileakage2。
作为示例，本步骤可以具体为：通过连线将并联在一起的漏端接触孔CT连接至测试垫上，将并联在一起的第奇数条字线连接至测试垫上，将并联在一起的第偶数条字线连接至测试垫上，以便于测试机台进行测试。
S603：根据第一漏电流Ileakage1和第二漏电流Ileakage2测量非易失闪存中漏端接触孔与字线之间的偏移量。
作为示例，S603可以具体通过以下公式计算非易失闪存中漏端接触孔与字线之间的偏移量shift；
shift＝(Ileakage1-Ileakage2)/(Ileakage1+Ileakage2)*目标间距；
其中，目标间距为当一排漏端接触孔的漏端接触孔位于相邻两条字线正中间位置时，该排漏端接触孔中的漏端接触孔距离字线的间距。若相邻两条字线之间的距离为D，漏端接触孔的宽度或直径为d，则目标间距space目标的计算公式为：space目标＝(D-d)/2。
需要说明，漏端接触孔与字线之间的漏电流与漏端接触孔与字线之间的间距呈反相关，间距越大，漏电流越小；间距越小，漏电流越大，相应地，漏端接触孔偏向哪条字线，其与哪条字线之间的间距就会变小，漏电流也会相应增大。
以上为本申请实施例提供的测试方法的三种实现方式。在上述三种实现方式中，是以不同类型的电性能参数为例进行说明的。实际上，作为本申请实施例的扩展，为了测量非易失闪存中漏端接触孔与字线之间的偏移量，不限于上述三种漏端接触孔与字线之间的电性能参数，其中，电性能参数还可以为其它类型的电性能参数。
在上述实施例提供的测试方法的各种实现方式中，因基于的测试结构中，第奇数条字线均位于与其最近的漏端接触孔的上方或下方，第偶数条字线均位于与其最近的漏端接触孔的下方或上方，因此，通过测量并联后的漏端接触孔与字线之间的偏移量来监测非易失闪存中漏端接触孔与字线之间的偏移量。
而且，并联后的漏端接触孔与字线之间的偏移量为该测试区域内所有各个漏端接触孔与字线之间的最大偏移量。因这种测试结构和测试方法能够一次测量多个漏端接触孔与字线之间的偏移量，因此，测量过程省时，经济。而且，因样品数量较大，能够较为准确地反映非易失闪存中漏端接触孔与字线之间的偏移量在整个晶圆上的分布，根据该偏移量在整个晶圆上的分布，可以准确地查找都晶圆的哪一区域存在问题，从而可以针对性地对该区域进行工艺问题查找，并对工艺进行针对性优化。
而且，因本申请能够测量整个测量区域内的所有各个漏端接触孔与字线之间的偏移量，因此，不会出现样品漏检情况，进而能够确保监测到该整个测试区域内漏端接触孔偏移最差状况，进而有利于查找出工艺存在问题，并对工艺做针对性优化。
以上为本申请实施例的具体实现方式。
Claims (10)
1.一种可靠性测试结构，其特征在于，用于监测非易失闪存中漏端接触孔与字线之间的偏移量；所述测试结构包括：
多条相互平行的字线和多排漏端接触孔；
其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；
在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；
第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起。
2.根据权利要求1所述的测试结构，其特征在于，所述字线的材料为金属。
3.根据权利要求1所述的测试结构，其特征在于，所述字线的材料为多晶硅。
4.根据权利要求1所述的测试结构，其特征在于，所述漏端接触孔为填充有金属材料的导电孔。
5.根据权利要求1所述的测试结构，其特征在于，所述测试结构设置于芯片的划片槽区域。
6.一种可靠性测试方法，其特征在于，所述方法用于监测非易失闪存中漏端接触孔与字线之间的偏移量，所述方法包括：
提供测试结构，所述测试结构包括多条相互平行的字线和多排漏端接触孔；其中，相邻两条所述字线之间存在间隔；所述多条相互平行的字线和所述间隔从所述测试结构的一侧到另一侧分别依次排序标记；在第奇数间隔内或第偶数间隔内设置有所述多排漏端接触孔中的一排漏端接触孔；第奇数条字线并联连接在一起，第偶数条字线并联连接在一起，所述多排漏端接触孔中的各个漏端接触孔均并联连接在一起；
分别测量所述漏端接触孔与所述第奇数条字线之间的电性能参数的第一参数值，以及所述漏端接触孔与所述第偶数条字线之间的电性能参数的第二参数值；
根据所述第一参数值和所述第二参数值测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量。
7.根据权利要求6所述的方法，其特征在于，所述电性能参数为击穿电压、介质经时击穿时间或漏电流中的至少一种。
8.根据权利要求7所述的方法，其特征在于，设定第一参数值记为A1，第二参数值记为A2；
所述根据所述第一参数值和所述第二参数值测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量，具体为：
根据以下公式测量非易失闪存中的所述漏端接触孔与所述字线之间的偏移量；
偏移量＝(A1-A2)/(A1+A2)*目标间距
其中，目标间距为当所述漏端接触孔位于相邻两条字线正中间位置时，所述漏端接触孔距离所述字线的间距。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：计算目标间距，所述计算目标间距，具体为：
设定相邻两条字线之间的距离为D，所述漏端接触孔的宽度或直径为d；
根据以下公式计算目标间距space目标；
space目标＝(D-d)/2。
10.根据权利要求6-9任一项所述的方法，其特征在于，所述字线的材料为金属或多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197314.XA CN109411448B (zh) | 2018-10-15 | 2018-10-15 | 一种可靠性测试结构及测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811197314.XA CN109411448B (zh) | 2018-10-15 | 2018-10-15 | 一种可靠性测试结构及测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411448A CN109411448A (zh) | 2019-03-01 |
| CN109411448B true CN109411448B (zh) | 2020-10-02 |
Family
ID=65467992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811197314.XA Active CN109411448B (zh) | 2018-10-15 | 2018-10-15 | 一种可靠性测试结构及测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411448B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864036B (zh) * | 2021-01-05 | 2023-08-01 | 长江存储科技有限责任公司 | 一种测试方法及装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0063421B1 (en) * | 1981-04-20 | 1987-05-06 | Hughes Aircraft Company | High speed photoconductive detector |
| JPH04111470A (ja) * | 1990-08-31 | 1992-04-13 | Oki Electric Ind Co Ltd | 不揮発性半導体装置の製造方法 |
| CN1248301C (zh) * | 2002-09-02 | 2006-03-29 | 南亚科技股份有限公司 | 存储器字线结构与电容器重叠偏移的测试元件及测试方法 |
| KR20080090723A (ko) * | 2007-04-05 | 2008-10-09 | 주식회사 하이닉스반도체 | 트랜지스터 테스트 패턴 |
| US8232516B2 (en) * | 2009-07-31 | 2012-07-31 | International Business Machines Corporation | Avalanche impact ionization amplification devices |
| JP2012109402A (ja) * | 2010-11-17 | 2012-06-07 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及び半導体装置の検査方法 |
| US8592287B2 (en) * | 2011-08-02 | 2013-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay alignment mark and method of detecting overlay alignment error using the mark |
| JP2013183060A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
| CN103247550B (zh) * | 2013-05-07 | 2016-04-13 | 上海华力微电子有限公司 | 监控制程稳定性的测试模块和方法 |
| CN204216010U (zh) * | 2014-09-04 | 2015-03-18 | 中芯国际集成电路制造(北京)有限公司 | 接触孔偏移量测结构 |
| CN204045551U (zh) * | 2014-09-04 | 2014-12-24 | 中芯国际集成电路制造(北京)有限公司 | 接触孔偏移量测结构 |
| CN107978537B (zh) * | 2016-10-25 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试单元 |
-
2018
- 2018-10-15 CN CN201811197314.XA patent/CN109411448B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411448A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7749778B2 (en) | Addressable hierarchical metal wire test methodology | |
| TWI433160B (zh) | 積體電路製程中判定缺陷的結構與方法 | |
| US6684173B2 (en) | System and method of testing non-volatile memory cells | |
| CN107367678B (zh) | 测试结构、测试探针卡、测试系统及测试方法 | |
| CN103988281B (zh) | 一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法 | |
| US20030107092A1 (en) | Flash array implementation with local and global bit lines | |
| CN109411448B (zh) | 一种可靠性测试结构及测试方法 | |
| US9099203B2 (en) | Method for testing retention characteristics of semiconductor device having a volatile device cell and semiconductor test apparatus | |
| CN115706022A (zh) | 一种定位故障晶体管的测试方法、结构 | |
| US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
| US7391053B2 (en) | Inspection substrate for display device | |
| CN111627889A (zh) | 阵列基板及其电学特性检测方法 | |
| US7075839B2 (en) | Semiconductor memory device | |
| US20050094439A1 (en) | Non-voltile memory test structure and method | |
| CN107039089B (zh) | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 | |
| US7588947B2 (en) | Method of evaluating semiconductor device and method of manufacturing semiconductor device | |
| US10748822B2 (en) | Method for manufacturing semiconductor device | |
| KR101961536B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
| CN114664798B (zh) | 测试结构 | |
| CN109659297B (zh) | 闪存控制栅极板间电容的晶圆允收测试图形 | |
| CN112864036B (zh) | 一种测试方法及装置 | |
| CN116991646B (zh) | 磁存储器寿命预测方法、装置、电子设备及存储介质 | |
| Lee et al. | A Failure Caused by Extended Cross-Defect in DRAM | |
| US6538937B2 (en) | Nonvolatile semiconductor memory test circuit and method, nonvolatile semiconductor memory and method for fabricating nonvolatile semiconductor memory | |
| CN105226051A (zh) | 半导体测试结构及导电插塞与有源区接触性能的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |