CN107978537B - 测试结构及测试单元 - Google Patents
测试结构及测试单元 Download PDFInfo
- Publication number
- CN107978537B CN107978537B CN201610940330.8A CN201610940330A CN107978537B CN 107978537 B CN107978537 B CN 107978537B CN 201610940330 A CN201610940330 A CN 201610940330A CN 107978537 B CN107978537 B CN 107978537B
- Authority
- CN
- China
- Prior art keywords
- comb
- metal
- wire
- tooth
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种测试结构及测试单元,该测试结构包括:上层金属层,所述上层金属层包括沿垂直方向依次布置的上层金属层、中层金属层和下层金属层,上层金属层和中层金属层均包括一组梳状金属线,每个梳状金属线包括多个并行排列的梳齿金属线,上层金属层和中层金属层通过通孔电性连接,下层金属层包括多个并行排列的第五金属线,且所述多个第五金属线彼此电性连接。该测试结构既可以测试同层之间的电压击穿性能,也可以测试垂直方向上上下层之间的电压击穿性能,并且可以探测到由于通孔与通孔之间以及通孔与金属层之间的突出/偏移问题。该测试单元具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种测试结构及测试单元。
背景技术
在半导体器件的制作中,通常使用多层金属互连线结构使得各种器件电学连接,所述金属互连线之间利用绝缘性能良好的介电材料电隔离,并且互连线通常决定了集成电路的良率和可靠性。随着集成电路密度的不断提高,互连尺寸在横向和垂直方向均减小,与此同时,金属线(metal)、通孔(via)的缺陷对互连结构的可靠性影响越来越大,通孔的突出和通孔的偏移问题会减小金属线与通孔之间、通孔与通孔之间的距离和/或空间,这将导致电压击穿性能发送较大变化。此外,低K材料的集成对互连结构可靠性的影响尤其大,其降低了机械强度和击穿性能。
多层金属互连线结构的可靠性对于整个IC制造工艺良率、产品性能和可靠性而言都是至关重要的,因此,对层间介电层(Inter-andIntra-Layer Dielectrics,ILD)的击穿电压的测试也就成了可靠性测试中极为重要的测试项目。在可靠性测试中,通过对相邻的金属互连线施加电压,使得所述相邻的金属互连线之间发生漏电而引起铜离子扩散,进而使得相邻的金属互连线之间的介质被击穿,使得所述介质发生击穿的电压为介质的击穿电压,所述可靠性测试就是测试介质的击穿电压是否符合产品性能的要求。然而,目前的可靠性测试中,要么只能测试同一互连层之间的电压击穿性能,要么只能测试上下层之间的电压击穿性能,并且无法检测出通孔与通孔之间以及通孔与金属层之间的突出/偏移问题。
因此,需要提出一种新的测试结构以及测试单元,以至少部分地解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足,本发明提出一种测试结构及测试单元,其既可以测试同层之间的电压击穿性能,也可以测试垂直方向上上下层之间的电压击穿性能,并且可以探测到由于通孔与通孔之间以及通孔与金属层之间的突出/偏移问题。
为了克服目前存在的问题,根据本发明第一方面提供一种测试结构,用于测试电压击穿性能,其包括:上层金属层,所述上层金属层包括第一梳状金属线和第二梳状金属线,所述第一梳状金属线包括多个并行排列的第一梳齿金属线,所述第二梳状金属线包括多个并行排列的第二梳齿金属线,且所述第一梳齿金属线和第二梳齿金属线交错相嵌布置;中层金属层,所述中层金属层包括第三梳状金属线和第四梳状金属线,所述第三梳状金属线包括多个并行排列的第三梳齿金属线,所述第四梳状金属线包括多个并行排列的第四梳齿金属线,并且所述第三梳齿金属线和第四梳齿金属线交错相嵌布置;下层金属层,所述下层金属层包括多个并行排列的第五金属线,且所述多个第五金属线彼此电性连接,其中,所述上层金属层、中层金属层和下层金属层沿垂直方向依次布置,所述第一梳状金属线和第三梳状金属线通过通孔电性连接,所述第二梳状金属线和第四梳状金属线通过通孔电性连接。
示例性地,所述第一梳齿金属线的至少一侧连接有若干平行或垂直于所述第一梳齿金属线的第一金属盘,所述第二梳齿金属线的至少一侧连接有若干平行或垂直于所述第二梳齿金属线的第二金属盘,相邻的第一梳齿金属线和第二梳齿金属线上的第一金属盘和第二金属盘交错相嵌布置;所述第三梳齿金属线的至少一侧连接有若干平行或垂直于所述第三梳齿金属线的第三金属盘,所述第四梳齿金属线的至少一侧连接有若干平行或垂直于所述第四梳齿金属线的第四金属盘,相邻的第三梳齿金属线和第四梳齿金属线上的第三金属盘和第四金属盘交错相嵌布置。
示例性地,所述第一金属盘和第三金属盘对齐,且处于对齐位置的一对第一金属盘和第三金属盘通过第一通孔电性连接,所述第二金属盘和第四金属盘对齐,且处于对齐位置的一对第二金属盘和第四金属盘通过第二通孔电性连接。
示例性地,用于连接每对第一金属盘和第三金属盘的第一通孔的数量为偶数,且呈均匀分布;用于连接每对第二金属盘和第四金属盘的第二通孔的数量为偶数,且呈均匀分布。
示例性地,相邻第一通孔和第二通孔不处于对齐位置上。
示例性地,所述第一梳齿金属线和第三梳齿金属线对齐,且处于对齐位置的一对第一梳齿金属线和第三梳齿金属线通过第三通孔电性连接,其中,所述第二通孔和所述第三通孔处于对齐位置上。
示例性地,所述第一梳齿金属线和第三梳齿金属线对齐,且处于对齐位置的一对第一梳齿金属线和第三梳齿金属线通过第三通孔电性连接,所述第二梳齿金属线和第四梳齿金属线对齐,且处于对齐位置的一对第二梳齿金属线和第四梳齿金属线通过第四通孔电性连接。
示例性地,所述下层金属层的第五金属线呈迂回折线状。
示例性地,所述第一梳状金属线、第三梳状金属线连接至第一测试焊盘,所述第二梳状金属线、第四梳状金属线连接至第二测试焊盘,所述下层金属层通过二极管连接第一测试焊盘。
示例性地,所述二极管的阳极与所述第一测试焊盘连接,阴极与所述下层金属层连接。
示例性地,不同梳状金属线之间以及不同金属层之间形成有电介质。
根据本发明第一方面的测试结构,既可以测试同层之间的电压击穿性能,也可以测试垂直方向上上下层之间的电压击穿性能,并且可以探测到由于通孔与通孔之间以及通孔与金属层之间的突出/偏移问题。
根据本发明第二方面提供一种测试单元,用于测试电压击穿性能,其包括多个根据本发明第一方面所述的测试结构。
示例性地,所述多个测试结构分布在晶圆的不同区域内。
示例性地,所述多个测试结构沿垂直方向依次布置。
根据本发明第二方面的测试单元于包含上述测试结构,因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A示出根据本发明一实施方式的测试结构示意性布图;
图1B示出图1A所示测试结构中的Mn+1金属层的示意性布图;
图1C示出图1A所示测试结构中的Mn金属层的示意性布图;
图1D图1A所示测试结构中的Mn-1金属层的示意性布图;
图2A示出图1A所示测试结构的虚线所示区域的局部放大图;
图2B示出图2A沿线a的示意性剖面图;
图2C示出图2A沿线b的示意性剖面图;
图3示出图1A所示测试结构的电路示意图;
图4示出根据本发明一实施方式的用于电压击穿性能测试的斜坡电压示意图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面将参照图1A~图4对本发明一实施方式的测试结构做详细描述。
首先,如图1A~图2C所示,本实施例提出的测试结构100包括上层金属层10(即金属层Mn+1)、中层金属层20(即金属层Mn)和下层金属层30(即金属层Mn-1),上层金属层10、中层金属层20和下层金属层30沿垂直方向依次布置,并且层金属层之间形成有电介质,例如二氧化硅、低K材料等常用电介质。
其中,上层金属层10包括第一梳状金属线和第二梳状金属线,第一梳状金属线包括多个并行排列的第一梳齿金属线11,在每个第一梳齿金属线11的至少一侧形成有接有若干垂直于所述第一梳齿金属线11的第一金属盘13。示例性地,在本实施例中,第一金属盘13呈正方形状,且与第一梳齿金属线11直接连接并垂直于第一梳齿金属线11。当然,可以理解的是,在其它实施例中,第一金属盘13也可以为其它形状,例如长方形状、条状或组合一个或多个方形的组合,且第一金属盘13与第一梳齿金属线11可以直接连接也可以通过金属线连接,并且第一金属盘13可以垂直于第一梳齿金属线11,也可以平行于第二梳齿金属线11。第二梳状金属线包括多个并行排列的第二梳齿金属线12,所述第二梳齿金属线的至少一侧连接有若干垂直于所述第二梳齿金属线12的第二金属盘14。示例性地,第二金属盘14与第一金属盘13的设置方式一致,在此不再赘述。当然,在其它实施例中,第二金属盘14也可以采用不同于第一金属盘的设置方式。
在本实施例中,第一梳齿金属线11和第二梳齿金属线12交错相嵌布置,并且相邻的第一梳齿金属线11和第二梳齿金属线12上的第一金属盘13和第二金属盘14交错相嵌布置。由于在第一梳齿金属线11和第二梳齿金属线12之间以及第一金属盘13和第二金属盘14之间形成有电介质,这样在第一梳齿金属线11和第二梳齿金属线12之间以及第一金属盘13和第二金属盘14之间便形成电容结构。
中层金属层20包括第三梳状金属线和第四梳状金属线,所述第三梳状金属线包括多个并行排列的第三梳齿金属线21,所述第三梳齿金属线的至少一侧连接有若干平垂直于所述第三梳齿金属线21的第三金属盘23,第三金属盘23的设置方式与第一金属盘13的设置方法一致,在此不再赘述。所述第四梳状金属线包括多个并行排列的第四梳齿金属线22,所述第四梳齿金属线22的至少一侧连接有若干垂直于所述第四梳齿金属线22的第四金属盘24,所述第四金属盘24的设置方式与第二金属盘的设置方式一致,在此不再赘述。
在本实施例中,第三梳齿金属线21和第四梳齿金属线22交错相嵌布置,且相邻的第三梳齿金属线21和第四梳齿金属线22上的第三金属盘23和第四金属24盘交错相嵌布置。类似地,由于在第三梳齿金属线21和第四梳齿金属线22之间以及第三金属盘23和第四金属24盘之间形成有电介质,这样在第三梳齿金属线21和第四梳齿金属线22之间以及第三金属盘23和第四金属24盘之间便形成电容结构。
下层金属层30包括多个并行排列的第五金属线31,且所述多个第五金属线31彼此电性连接。示例性地,相邻的第五金属线通过末端设置的金属线彼此电性连接,即,在本实施例中,下层金属层30呈迂回折线状或第五金属线31呈迂回折线状。
请再次参考图1A,在本实施中,第一梳状金属线和第三梳状金属线通过通孔电性连接,第二梳状金属线和第四梳状金属线通过通孔(即通孔Vn)电性连接,这样当通电时,第一梳状金属线和第三梳状金属线形成一个整体,第二梳状金属线和第四梳状金属线形成一个整体,这样在该两个整体之间形成有电容结构。也即,上层金属层10和中层金属层20通过通孔的电性连接形成一个整体,在此其视为相对下层金属层30的整体上层。
进一步地,在本实施例中,在垂直方向上,第一梳齿金属线11和第三梳齿金属线21对齐,第一金属盘13和第三金属盘23对齐;所述第二梳齿金属线12和第四梳齿金属线22对齐,第二金属盘14和第四金属盘24对齐,并且处于对齐位置的一对第一金属盘13和第三金属盘23通过第一通孔40电性连接,处于对齐位置的一对第二金属盘14和第四金属盘24通过第二通孔41电性连接。第五金属线31布置在与第一梳齿金属线11和第三梳齿金属线21以及第一金属盘13和第三金属盘23对齐的位置上,和与第二梳齿金属线12和第四梳齿金属线22对齐,以及第二金属盘14和第四金属盘24对齐的位置上。
如图1A和图2A所示,在本实施例中,用于连接每对第一金属盘13和第三金属盘23的第一通孔40的数量为偶数,且呈均匀分布。示例性地,对于一对第一金属盘13和第三金属盘23设置有4个第一通孔40,该4个第一通孔均匀分布在金属盘的角落位置。用于连接每对第二金属盘14和第四金属盘24的第二通孔41的数量为偶数,且呈均匀分布。第二通孔41的设置方式与第一通孔40类似,在不再赘述。当然,第一通孔40、第二通孔41的数量不限于此,在其它实施例中,其可以奇数个,也可以比4个少或多于4个,具体可以根据梳齿金属线和金属盘的大小设定,本实施例仅给出一个示意性示例。
进一步地,如图1A和图2A所示,在本实施例中,在第一梳齿金属线11和第三梳齿金属线21不仅通过第一通孔电性连接,还通过直接设置在第一梳齿金属线11和第三梳齿金属线21之间的第三通孔42电性连接。示例性地,在本实施例中,仅在外侧的第一梳齿金属线11和第三梳齿金属线21之间设置第三通孔42,当然,在其它实施例中,也可以在其它位置的第一梳齿金属线11和第三梳齿金属线21之间或全部第一梳齿金属线11和第三梳齿金属线21之间设置第三通孔42。
进一步地,如图1A和图2A所示,相邻第一通孔40和第二通孔41不处于对齐位置上,而相邻的第二通孔41和所述第三通孔42处于对齐位置上,这样在通孔和通孔之间(通孔41和42之间)以及通孔和金属盘(通孔40和金属盘14、24之间)形成电容结构。即本实施例的测试结构,不仅包括梳齿金属线之间的形成电容结构,在通孔之间,以及通孔与金属盘之间,上下金属层之间也形成电容结构,因而通过上层金属层10和中层金属层20可以测试同层的击穿性能,并且可以探测出由通孔缺陷/偏移缺陷导致的通孔和通孔之间空间减小、通孔和金属层(即金属线和金属盘)之间的空间减小导致的电压击穿性能变化,通过上层金属层10和中层金属层20组成的整体结构与下层金属之间可以测试上下层之间(即垂直方向)的电压击穿性能测试,且可以探测到由于孔缺陷/偏移缺陷导致的通孔和通孔之间空间减小导致的上下金属层之间电压击穿性能变化。
请再次参考图1A,在本实施例中,所述第一梳状金属线、第三梳状金属线连接至第一测试焊盘PAD1,所述第二梳状金属线、第四梳状金属线连接至第二测试焊盘PAD2,所述下层金属层30通过二极管连接第一测试焊盘PAD1。其中所述二极管例如为形成在衬底中的二极管结果,下层金属层30和第一测试焊盘PAD1分别通过第四通孔43连接至二极管的阴极和阳极。
下面结合图3和图4来说明本实施的测试结构的测试原理。
如图3所示,本实施例的测试结构100形成的电路结构包括两个信号路径,第一个为上层金属10(即Mn+1)、通孔(Vn)和中层金属层20(即Mn)中各梳齿金属线、金属盘、通孔之间形成的电容结构,第二个为上层金属10和中层金属层20作为整体与下层金属层30(即Mn-1)之间形成的电容结构以及二极管组成的信号路径。
本实施例的电压基础性能测试采用斜坡电压测试方法,电压变化如图4所示,电压信号从0或Vuse开始台阶式升高,直到发送击穿,即测试到PAD1和PAD2之间有大电流通过为止。
下面详细说明本实施例的测试结构100的测试过程。
首先,在第一测试焊盘PAD1施加正向斜坡电压(Vramp),第二测试焊盘PAD2接地,直到在第一测试焊盘PAD1和第二测试焊盘PAD2之间测试到大电流信号为止,此时表示发生击穿。
然后,在第二测试焊盘PAD2上施加正向电压,第一测试焊盘PAD1接地,并测试第一测试焊盘PAD1和第二测试焊盘PAD2之间是否存在大电流,如果存在则表示发生在上层金属层Mn+1-通孔Vn-中层金属层Mn组成的结构中,如果没有则表示击穿发生在中层金属层Mn-下层金属层Mn-1组成的结构。
本实施例提出的测试结构,既可以测试同层之间的电压击穿性能,也可以测试垂直方向上上下层之间的电压击穿性能,并且可以探测到由于通孔与通孔之间以及通孔与金属层之间的突出/偏移问题。
进一步地,通过本实施例的测试结构还可以判断击穿发生在同层(上层金属层和中层金属层、通孔组成的整体)之间还是发生在上下层(上层金属层和中层金属层、通孔组成的整体与下层金属层)之间,因而便于分析击穿位置和击穿原因。
此外,本实施例的测试结构还可以简化布图,其仅需要两个焊盘(测试焊盘)即可完成同层和上下层之间的电压击穿性能测试和判断,而无需像其他测试结构一样需要4个焊盘,简化了结构,降低了成本。
可以理解的是,本实施例中,附图中金属盘、通孔、以及梳齿金属线的数量是示意性的,其不构成对本发明的限制,在实际应用中,这些部件的数量可以比附图中多也可以比附图中少。此外,本发明中的通孔指的是连接上下金属线和金属层的通孔结构,其内填充有导电材料,其为本领域常用结构,在此不做详细说明。
还可以理解的是,上述实施例仅是本发明一优选实施例,本发明可以包括该实施例的各种变形,例如上层金属层和中层金属层不是通过金属盘之间的通孔电性连接,而是直接通过梳齿金属线之间的通孔电性连接,即所述第一梳齿金属线和第三梳齿金属线对齐,且处于对齐位置的一对第一梳齿金属线和第三梳齿金属线第三通孔电性连接,所述第二梳齿金属线和第四梳齿金属线对齐,且处于对齐位置的一对第二梳齿金属线和第四梳齿金属线第五通孔电性连接。
实施例二
本发明还提供一种测试单元,用于测试电压击穿性能,其包括多个实施例一所述的测试结构。
示例性地,所述多个测试结构分布在晶圆的不同区域内,例如分布在晶圆的不同芯片内,即在每个芯片均设置有实施例一提出的测试结构。
示例性地,所述多个测试结构沿垂直方向依次布置。即该测试结构不限于包括三个金属层,而是可以多个金属层,并且每三个金属层为一组,采用实施例一公开的结构,从而可以测试互连结构各个金属层的电压击穿性能。即测试结构金属层的数量基于互连结构的层数设置。
根据本实施例的测试单元由于所包含的测试结构既可以测试同层之间的电压击穿性能,也可以测试垂直方向上上下层之间的电压击穿性能,并且可以探测到由于通孔与通孔之间以及通孔与金属层之间的突出/偏移问题,因而根据本实施例的测试单元具有类似的优点。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种测试结构,用于测试电压击穿性能,其特征在于,包括:
上层金属层,所述上层金属层包括第一梳状金属线和第二梳状金属线,所述第一梳状金属线包括多个并行排列的第一梳齿金属线,所述第二梳状金属线包括多个并行排列的第二梳齿金属线,且所述第一梳齿金属线和第二梳齿金属线交错相嵌布置;
中层金属层,所述中层金属层包括第三梳状金属线和第四梳状金属线,所述第三梳状金属线包括多个并行排列的第三梳齿金属线,所述第四梳状金属线包括多个并行排列的第四梳齿金属线,并且所述第三梳齿金属线和第四梳齿金属线交错相嵌布置;
下层金属层,所述下层金属层包括多个并行排列的第五金属线,且所述多个第五金属线彼此电性连接,
其中,所述上层金属层、中层金属层和下层金属层沿垂直方向依次布置,所述第一梳状金属线和第三梳状金属线通过通孔电性连接,所述第二梳状金属线和第四梳状金属线通过通孔电性连接,
所述第一梳状金属线、第三梳状金属线连接至第一测试焊盘,所述第二梳状金属线、第四梳状金属线连接至第二测试焊盘,所述下层金属层通过二极管连接第一测试焊盘。
2.根据权利要求1所述的测试结构,其特征在于,所述第一梳齿金属线的至少一侧连接有若干平行或垂直于所述第一梳齿金属线的第一金属盘,所述第二梳齿金属线的至少一侧连接有若干平行或垂直于所述第二梳齿金属线的第二金属盘,相邻的第一梳齿金属线和第二梳齿金属线上的第一金属盘和第二金属盘交错相嵌布置;
所述第三梳齿金属线的至少一侧连接有若干平行或垂直于所述第三梳齿金属线的第三金属盘,所述第四梳齿金属线的至少一侧连接有若干平行或垂直于所述第四梳齿金属线的第四金属盘,相邻的第三梳齿金属线和第四梳齿金属线上的第三金属盘和第四金属盘交错相嵌布置。
3.根据权利要求2所述的测试结构,其特征在于,所述第一金属盘和第三金属盘对齐,且处于对齐位置的一对第一金属盘和第三金属盘通过第一通孔电性连接,所述第二金属盘和第四金属盘对齐,且处于对齐位置的一对第二金属盘和第四金属盘通过第二通孔电性连接。
4.根据权利要求3所述的测试结构,其特征在于,用于连接每对第一金属盘和第三金属盘的第一通孔的数量为偶数,且呈均匀分布;用于连接每对第二金属盘和第四金属盘的第二通孔的数量为偶数,且呈均匀分布。
5.根据权利要求3所述的测试结构,其特征在于,相邻第一通孔和第二通孔不处于对齐位置上。
6.根据权利要求3所述的测试结构,其特征在于,所述第一梳齿金属线和第三梳齿金属线对齐,且处于对齐位置的一对第一梳齿金属线和第三梳齿金属线通过第三通孔电性连接,
其中,所述第二通孔和所述第三通孔处于对齐位置上。
7.根据权利要求1所述的测试结构,其特征在于,所述第一梳齿金属线和第三梳齿金属线对齐,且处于对齐位置的一对第一梳齿金属线和第三梳齿金属线通过第三通孔电性连接,所述第二梳齿金属线和第四梳齿金属线对齐,且处于对齐位置的一对第二梳齿金属线和第四梳齿金属线通过第四通孔电性连接。
8.根据权利要求1所述的测试结构,其特征在于,所述下层金属层的第五金属线呈迂回折线状。
9.根据权利要求1所述的测试结构,其特征在于,所述二极管的阳极与所述第一测试焊盘连接,阴极与所述下层金属层连接。
10.根据权利要求1-8中的任意一项所述的测试结构,其特征在于,不同梳状金属线之间以及不同金属层之间形成有电介质。
11.一种测试单元,用于测试电压击穿性能,其特征在于,包括多个如权利要求1-10中任意一项所述的测试结构。
12.根据权利要求11所述的测试单元,其特征在于,所述多个测试结构分布在晶圆的不同区域内。
13.根据权利要求11所述的测试单元,其特征在于,所述多个测试结构沿垂直方向依次布置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610940330.8A CN107978537B (zh) | 2016-10-25 | 2016-10-25 | 测试结构及测试单元 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610940330.8A CN107978537B (zh) | 2016-10-25 | 2016-10-25 | 测试结构及测试单元 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107978537A CN107978537A (zh) | 2018-05-01 |
CN107978537B true CN107978537B (zh) | 2020-06-09 |
Family
ID=62004942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610940330.8A Active CN107978537B (zh) | 2016-10-25 | 2016-10-25 | 测试结构及测试单元 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107978537B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109411448B (zh) * | 2018-10-15 | 2020-10-02 | 武汉新芯集成电路制造有限公司 | 一种可靠性测试结构及测试方法 |
CN110112120B (zh) * | 2019-05-21 | 2020-09-18 | 武汉新芯集成电路制造有限公司 | Imd测试结构及半导体器件 |
CN110660779B (zh) * | 2019-09-26 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 图形偏移的测试结构及其形成方法、图形偏移的检测方法 |
CN113363241B (zh) * | 2021-05-13 | 2023-03-24 | 武汉新芯集成电路制造有限公司 | 测试结构及测试方法 |
CN117174695A (zh) * | 2023-10-30 | 2023-12-05 | 荣耀终端有限公司 | 测试结构、半导体器件、晶圆、电子产品及方法 |
CN117556778B (zh) * | 2024-01-11 | 2024-05-14 | 杭州广立微电子股份有限公司 | 一种E-fuse单元和E-fuse测试阵列的绕线方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592827B1 (en) * | 2007-01-12 | 2009-09-22 | Pdf Solutions, Inc. | Apparatus and method for electrical detection and localization of shorts in metal interconnect lines |
KR100959169B1 (ko) * | 2008-10-30 | 2010-05-24 | 금호타이어 주식회사 | 차량 유도 장치를 가지는 타이어 수막성능 측정구조 |
CN103187400A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔检测结构及检测方法 |
CN104282594A (zh) * | 2014-10-20 | 2015-01-14 | 武汉新芯集成电路制造有限公司 | 监测介质层性能的测试结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7989804B2 (en) * | 2009-03-04 | 2011-08-02 | United Microelectronics Corp. | Test pattern structure |
CN103779328B (zh) * | 2012-10-18 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的测试结构及测试方法 |
US9404953B2 (en) * | 2013-10-31 | 2016-08-02 | International Business Machines Corporation | Structures and methods for monitoring dielectric reliability with through-silicon vias |
CN104733438B (zh) * | 2013-12-19 | 2017-08-04 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆允收测试结构 |
CN104201172B (zh) * | 2014-09-11 | 2017-06-16 | 武汉新芯集成电路制造有限公司 | 监测介质层薄膜质量及填孔能力的测试结构 |
-
2016
- 2016-10-25 CN CN201610940330.8A patent/CN107978537B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592827B1 (en) * | 2007-01-12 | 2009-09-22 | Pdf Solutions, Inc. | Apparatus and method for electrical detection and localization of shorts in metal interconnect lines |
KR100959169B1 (ko) * | 2008-10-30 | 2010-05-24 | 금호타이어 주식회사 | 차량 유도 장치를 가지는 타이어 수막성능 측정구조 |
CN103187400A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔检测结构及检测方法 |
CN104282594A (zh) * | 2014-10-20 | 2015-01-14 | 武汉新芯集成电路制造有限公司 | 监测介质层性能的测试结构 |
Also Published As
Publication number | Publication date |
---|---|
CN107978537A (zh) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107978537B (zh) | 测试结构及测试单元 | |
RU2447540C2 (ru) | Полупроводниковое устройство | |
KR101364410B1 (ko) | 칩 크랙 검출 구조를 갖는 반도체 디바이스 | |
US7498680B2 (en) | Test structure | |
CN100561731C (zh) | 多级互连的可靠性测试结构 | |
US20170263559A1 (en) | Power and ground routing of integrated circuit devices with improved ir drop and chip performance | |
US9568543B2 (en) | Structure and method for testing stacked CMOS structure | |
CN104779238B (zh) | 一种晶圆接合质量的检测结构及检测方法 | |
US8884288B1 (en) | Semiconductor structure with means for testing metal-insulator-metal capacitors | |
US6614049B1 (en) | System LSI chip having a logic part and a memory part | |
US8312407B2 (en) | Integration of open space/dummy metal at CAD for physical debug of new silicon | |
US6921976B2 (en) | Semiconductor device including an island-like dielectric member embedded in a conductive pattern | |
CN110531125A (zh) | 空间转换器、探针卡及其制造方法 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
US6693446B2 (en) | Apparatus for testing reliability of interconnection in integrated circuit | |
JP2008235485A (ja) | 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置 | |
JP2006084191A (ja) | 半導体装置及びその検査方法 | |
US8860188B2 (en) | Semiconductor device having a wafer level through silicon via (TSV) | |
KR20090069714A (ko) | 반도체 소자의 tddb 테스트 패턴 및 이를 이용한tddb 테스트 방법 | |
US9691671B2 (en) | Test key array | |
US11754640B2 (en) | Device comprising two voltage domains and method | |
US8044396B2 (en) | Semiconductor device and method of designing the same | |
CN113823576B (zh) | 一种半导体测试结构及其形成方法 | |
US20140332952A1 (en) | Semiconductor structure and method for testing the same | |
CN115295533A (zh) | 一种半导体器件测试结构及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |