CN109411433A - 一种屏蔽差分多比特硅通孔结构及其制备方法 - Google Patents

一种屏蔽差分多比特硅通孔结构及其制备方法 Download PDF

Info

Publication number
CN109411433A
CN109411433A CN201811140729.3A CN201811140729A CN109411433A CN 109411433 A CN109411433 A CN 109411433A CN 201811140729 A CN201811140729 A CN 201811140729A CN 109411433 A CN109411433 A CN 109411433A
Authority
CN
China
Prior art keywords
metal pad
shielding
tube bundle
carbon nano
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811140729.3A
Other languages
English (en)
Other versions
CN109411433B (zh
Inventor
赵文生
胡庆豪
傅楷
王高峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201811140729.3A priority Critical patent/CN109411433B/zh
Publication of CN109411433A publication Critical patent/CN109411433A/zh
Application granted granted Critical
Publication of CN109411433B publication Critical patent/CN109411433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种屏蔽差分多比特硅通孔结构及其制备方法，包括硅衬底、第一介质层、屏蔽外壳、第二介质层、碳纳米管束、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘。本发明将碳纳米管作为传输通道，并在碳纳米管两端设置四个金属焊盘，组成两个信号传输通道，分别传输正信号和负信号，利用了碳纳米管的各向异性，即其纵向电导率比横向电导率大7个数量级，这种正信号和负信号的差分结构设计可有抑制共模噪声和电磁干扰，效提高高速信号的传输质量；同时，本发明屏蔽外壳可以抑制差模噪声干扰，减小了对其他硅通孔的电磁干扰，可提高三维集成电路的整体性能；本发明缩小了差分传输结构的尺寸，有效提高了芯片面积的利用率。

Description

一种屏蔽差分多比特硅通孔结构及其制备方法
技术领域
本发明属于三维集成技术领域，涉及一种屏蔽差分多比特硅通孔结构及其制备方法。
背景技术
三维集成电路是一种新型封装形式的半导体集成电路，具有封装尺寸小、互联效率高、芯片的功率损耗小以及成本低的优点，解决了传统集成电路发展带来的芯片尺寸问题，实现了性能的改进。通过硅通孔技术，多层芯片实现了垂直互联，因此三维集成电路可以在很小的占用空间中集成大量的功能，尤其是大大缩短通过设备的电路径，实现了更快的操作。
差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。学术研究者们已经成功的对地-信号-信号-地结构差分硅通孔形式建立了等效电路模型，提高了高速信号的传输质量，有效抑制了外界的电磁干扰。但现有的地 -信号-信号-地结构差分硅通孔需要用两个硅通孔来传输差分信号，存在占用芯片面积大的缺点。
碳纳米管是一种管状的碳分子，按照管子的层数不同可分为单壁碳纳米管和多壁碳纳米管。碳纳米管的分子结构使其具有独特的性质，具体表现为：在力学性质上拥有良好的柔韧性；在电学性质上具有良好的导电性，其纵向电导率通常比铜大3-4个数量级；在热学性质上具有良好的传热性能，掺杂碳纳米管的材料的热导率将会有很大的改善。
此外，碳纳米管的电导率具有各向异性，其纵向电导率通常比横向电导率大7-8个数量级，即在碳纳米管构成的硅通孔中电流一般不会横向传输。因此，若将碳纳米管和差分结构特性同时与硅通孔技术结合，可以将现有差分传输结构的尺寸缩小，提高芯片面积的利用率，必然会给三维集成电路带来重大改进。
发明内容
本发明的目的是针对现有技术的不足，提供一种屏蔽差分多比特硅通孔结构及其制造方法。
本发明采用的技术方案如下：
本发明一种屏蔽差分多比特硅通孔结构，包括硅衬底、第一介质层、屏蔽外壳、第二介质层、碳纳米管束、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘；所述的硅衬底中设有呈环形的屏蔽外壳；屏蔽外壳内、外壁均设置有呈环形的第一介质层；所述屏蔽外壳的材质为铜，第一介质层的材质为氧化物。硅衬底中还设有呈圆柱形的碳纳米管束，碳纳米管束与屏蔽外壳同轴设置，碳纳米管束外设置有呈环形的第二介质层；所述碳纳米管束的材质为碳纳米管，第二介质层的材质为苯并环丁烯。屏蔽外壳、第一介质层、碳纳米管束以及第二介质层的两端均开放设置；碳纳米管束的一端设有第一金属焊盘和第二金属焊盘，另一端设有第三金属焊盘和第四金属焊盘；第一金属焊盘和第二金属焊盘相向且间距设置，第三金属焊盘和第四金属焊盘相向且间距设置，且第一金属焊盘和第三金属焊盘在硅衬底两端的位置对应，第二金属焊盘和第四金属焊盘在硅衬底两端的位置对应。
所述四个金属焊盘的结构完全一致，均呈弓形。
所述的第一金属焊盘和第三金属焊盘之间传输正信号，第二金属焊盘和第四金属焊盘之间传输负信号，或者在第一金属焊盘和第三金属焊盘之间传输负信号，第二金属焊盘和第四金属焊盘之间传输正信号。
本发明一种屏蔽差分多比特硅通孔结构的制备方法，包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底上刻蚀环形凹槽，环形凹槽底端封闭；
步骤二：在环形凹槽两侧壁面均采用次常压化学气相沉积技术制备呈环形的第一介质层；
步骤三：在两个第一介质层之间通过电化学沉积法制备屏蔽外壳，并用化学机械抛光技术完成对屏蔽外壳的顶端端面抛光；
步骤四：在屏蔽外壳中心轴线处的硅衬底上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，圆柱凹槽的高度等于步骤一中环形凹槽的高度；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束；
步骤六：将碳纳米管束与步骤四得到的圆柱凹槽底端在200℃下接合，并分离生长基底；
步骤七：在碳纳米管束与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层，然后对碳纳米管束顶端端面进行表面抛光；
步骤八：在碳纳米管束抛光后的顶端端面通过化学气相沉积形成第一金属焊盘和第二金属焊盘；
步骤九：将硅衬底底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至屏蔽外壳和碳纳米管束露出；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束端面通过化学气相沉积形成第三金属焊盘和第四金属焊盘。
所述生长基底的材质为硅。
本发明的有益效果主要体现在：
1、本发明将碳纳米管作为传输通道，并在碳纳米管两端设置四个金属焊盘，组成两个信号传输通道，分别传输正信号和负信号，利用了碳纳米管的各向异性，
即其纵向电导率比横向电导率大7个数量级，可以实现硅通孔的多比特信号传输，使得一个硅通孔可以传输多个独立信号；这种正信号和负信号的差分结构设计可有抑制共模噪声和电磁干扰，效提高高速信号的传输质量；同时，本发明屏蔽外壳可以抑制差模噪声干扰，减小了对其他硅通孔的电磁干扰，可提高三维集成电路的整体性能。
2、本发明可以减少三维集成电路差分传输结构中的硅通孔的数量，显著缩小了差分传输结构的尺寸并且减少了其占用面积，有效提高了芯片面积的利用率；
3、本发明用碳纳米管束作为传输通道填充材料，具有优越的力学性能、电学性能和热学性能；
附图说明
图1为本发明一种屏蔽差分多比特硅通孔结构的侧视图；
图2为本发明一种屏蔽差分多比特硅通孔结构的俯视图；
图3为本发明中不加工金属焊盘时碳纳米管束的俯视图；
图4为本发明中加工金属焊盘时碳纳米管束的俯视图；
图5a和5b分别为反应离子刻蚀环形凹槽的侧视图和俯视图；
图6a和6b分别为次常压化学气相沉积制备第一介质层的侧视图和俯视图；
图7a和7b分别为电化学沉积制备屏蔽外壳的侧视图和俯视图；
图8a和8b分别为反应离子刻蚀圆柱凹槽的侧视图和俯视图；
图9a和9b分别为化学气相沉积生长碳纳米管束的侧视图和俯视图；
图10a和10b分别为碳纳米管束和圆柱凹槽底面接合的侧视图和俯视图；
图11a和11b分别为在碳纳米管束和圆柱凹槽接合后的空隙中涂上第二介质层的侧视图和俯视图；
图12a和12b分别为化学气相沉积在碳纳米管束抛光后的顶端端面形成第一金属焊盘和第二金属焊盘的侧视图和俯视图；
图13a和13b分别为硅衬底底面粗研磨和精研磨后屏蔽外壳和碳纳米管束露出的侧视图和俯视图；
图14a和14b分别为化学气相沉积在硅衬底底面露出的碳纳米管束端面形成第三金属焊盘和第四金属焊盘的侧视图和俯视图；
所有图标记如下：100-第一介质层；101-屏蔽外壳；102-第二介质层；103-碳纳米管束；104-第一金属焊盘；105-第二金属焊盘；106-第三金属焊盘；107-第四金属焊盘；108-硅衬底。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1、图2、图3、图4所示，一种屏蔽差分多比特硅通孔结构，包括硅衬底、第一介质层、屏蔽外壳、第二介质层、碳纳米管束、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘；硅衬底108中设有呈环形的屏蔽外壳101；屏蔽外壳101内、外壁均设置有呈环形的第一介质层100；屏蔽外壳101的材质为铜，作为电流的返回路径；第一介质层100的材质为氧化物，用于隔离直流泄漏。硅衬底108中还设有呈圆柱形的碳纳米管束103，碳纳米管束103与屏蔽外壳101同轴设置，碳纳米管束103外设置有呈环形的第二介质层102；碳纳米管束103的材质为碳纳米管，用于传输电流，第二介质层102的材质为苯并环丁烯，用于隔离直流泄漏。屏蔽外壳101、第一介质层100、碳纳米管束103以及第二介质层102的两端均开放设置；碳纳米管束103的一端设有第一金属焊盘104和第二金属焊盘105，另一端设有第三金属焊盘106和第四金属焊盘107；四个金属焊盘的结构完全一致，均呈弓形；第一金属焊盘104和第二金属焊盘105相向且间距设置，第三金属焊盘106和第四金属焊盘107相向且间距设置，且第一金属焊盘 104和第三金属焊盘106在硅衬底108两端的位置对应，第二金属焊盘105和第四金属焊盘107在硅衬底108两端的位置对应。在第一金属焊盘104和第三金属焊盘106之间传输正信号，第二金属焊盘105和第四金属焊盘107之间传输负信号，或者在第一金属焊盘104和第三金属焊盘106之间传输负信号，第二金属焊盘105和第四金属焊盘107之间传输正信号，从而实现了差分信号传输。
一种屏蔽差分多比特硅通孔结构的制备方法，包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底108上刻蚀环形凹槽，环形凹槽底端封闭，如图5a和图5b所示；
步骤二：在环形凹槽两侧壁面均采用次常压化学气相沉积技术制备呈环形的第一介质层100，如图6a和图6b所示；
步骤三：在两个第一介质层100之间通过电化学沉积法制备屏蔽外壳101，并用化学机械抛光技术完成对屏蔽外壳101的顶端端面抛光，如图7a和图7b所示；
步骤四：在屏蔽外壳101中心轴线处的硅衬底108上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，圆柱凹槽的高度等于步骤一中环形凹槽的高度，如图8a和图8b所示；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束103，如图9a和图9b所示，本实施例中生长基底的材质为硅，相当于另外一块硅衬底108；
步骤六：将碳纳米管束103与步骤四得到的圆柱凹槽底端在200℃下接合，并分离生长基底，如图10a和图10b所示；
步骤七：在碳纳米管束103与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层 102，然后对碳纳米管束103顶端端面进行表面抛光，如图11a和图11b所示；
步骤八：在碳纳米管束103抛光后的顶端端面通过化学气相沉积形成第一金属焊盘 104和第二金属焊盘105，如图12a和图12b所示；
步骤九：将硅衬底108底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至屏蔽外壳101和碳纳米管束103露出，如图13a和图13b所示；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束103端面通过化学气相沉积形成第三金属焊盘106和第四金属焊盘107，如图14a和图14b所示。

Claims (5)

1.一种屏蔽差分多比特硅通孔结构，包括硅衬底；所述的硅衬底中设有呈环形的屏蔽外壳；屏蔽外壳内、外壁均设置有呈环形的第一介质层；其特征在于：所述屏蔽外壳的材质为铜，第一介质层的材质为氧化物；所述的硅衬底中还设有呈圆柱形的碳纳米管束，碳纳米管束与屏蔽外壳同轴设置，碳纳米管束外设置有呈环形的第二介质层；所述碳纳米管束的材质为碳纳米管，第二介质层的材质为苯并环丁烯；屏蔽外壳、第一介质层、碳纳米管束以及第二介质层的两端均开放设置；碳纳米管束的一端设有第一金属焊盘和第二金属焊盘，另一端设有第三金属焊盘和第四金属焊盘；第一金属焊盘和第二金属焊盘相向且间距设置，第三金属焊盘和第四金属焊盘相向且间距设置，且第一金属焊盘和第三金属焊盘在硅衬底两端的位置对应，第二金属焊盘和第四金属焊盘在硅衬底两端的位置对应。
2.根据权利要求1所述的一种屏蔽差分多比特硅通孔结构，其特征在于：所述四个金属焊盘的结构完全一致，均呈弓形。
3.根据权利要求1或2所述的一种屏蔽差分多比特硅通孔结构，其特征在于：所述的第一金属焊盘和第三金属焊盘之间传输正信号，第二金属焊盘和第四金属焊盘之间传输负信号，或者在第一金属焊盘和第三金属焊盘之间传输负信号，第二金属焊盘和第四金属焊盘之间传输正信号。
4.一种屏蔽差分多比特硅通孔结构的制备方法，其特征在于：该方法包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底上刻蚀环形凹槽，环形凹槽底端封闭；
步骤二：在环形凹槽两侧壁面均采用次常压化学气相沉积技术制备呈环形的第一介质层；
步骤三：在两个第一介质层之间通过电化学沉积法制备屏蔽外壳，并用化学机械抛光技术完成对屏蔽外壳的顶端端面抛光；
步骤四：在屏蔽外壳中心轴线处的硅衬底上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，圆柱凹槽的高度等于步骤一中环形凹槽的高度；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束；
步骤六：将碳纳米管束与步骤四得到的圆柱凹槽底端在200℃下接合，并分离生长基底；
步骤七：在碳纳米管束与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层，然后对碳纳米管束顶端端面进行表面抛光；
步骤八：在碳纳米管束抛光后的顶端端面通过化学气相沉积形成第一金属焊盘和第二金属焊盘；
步骤九：将硅衬底底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至屏蔽外壳和碳纳米管束露出；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束端面通过化学气相沉积形成第三金属焊盘和第四金属焊盘。
5.根据权利要求4所述的一种屏蔽差分多比特硅通孔结构的制备方法，其特征在于：所述生长基底的材质为硅。
CN201811140729.3A 2018-09-28 2018-09-28 一种屏蔽差分多比特硅通孔结构及其制备方法 Active CN109411433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811140729.3A CN109411433B (zh) 2018-09-28 2018-09-28 一种屏蔽差分多比特硅通孔结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811140729.3A CN109411433B (zh) 2018-09-28 2018-09-28 一种屏蔽差分多比特硅通孔结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109411433A true CN109411433A (zh) 2019-03-01
CN109411433B CN109411433B (zh) 2022-09-13

Family

ID=65466512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811140729.3A Active CN109411433B (zh) 2018-09-28 2018-09-28 一种屏蔽差分多比特硅通孔结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109411433B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581219A (zh) * 2019-08-09 2019-12-17 杭州电子科技大学 一种节省面积的螺旋电感器结构
CN111244049A (zh) * 2020-01-20 2020-06-05 北京大学 内嵌散热腔的低损耗射频垂直电连接结构和制作方法
CN112652574A (zh) * 2020-12-16 2021-04-13 西安电子科技大学 一种基于碳纳米管的三位tsv及其参数提取方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278901A1 (en) * 2003-01-24 2006-12-14 Carlos Dangelo In-chip structures and methods for removing heat from integrated circuits
CN101556839A (zh) * 2008-04-09 2009-10-14 清华大学 线缆
CN102656687A (zh) * 2009-12-14 2012-09-05 高通股份有限公司 集成在电子衬底中的通孔结构
CN105810663A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 一种屏蔽差分硅通孔结构及制作方法
US20170063132A1 (en) * 2015-09-01 2017-03-02 Dell Products, Lp Wireless Power Transmission Antenna with Thermally Conductive Magnetic Shield and Method Therefor
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278901A1 (en) * 2003-01-24 2006-12-14 Carlos Dangelo In-chip structures and methods for removing heat from integrated circuits
CN101556839A (zh) * 2008-04-09 2009-10-14 清华大学 线缆
CN102656687A (zh) * 2009-12-14 2012-09-05 高通股份有限公司 集成在电子衬底中的通孔结构
US20170063132A1 (en) * 2015-09-01 2017-03-02 Dell Products, Lp Wireless Power Transmission Antenna with Thermally Conductive Magnetic Shield and Method Therefor
CN105810663A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 一种屏蔽差分硅通孔结构及制作方法
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581219A (zh) * 2019-08-09 2019-12-17 杭州电子科技大学 一种节省面积的螺旋电感器结构
CN111244049A (zh) * 2020-01-20 2020-06-05 北京大学 内嵌散热腔的低损耗射频垂直电连接结构和制作方法
CN111244049B (zh) * 2020-01-20 2021-08-03 北京大学 内嵌散热腔的低损耗射频垂直电连接结构和制作方法
CN112652574A (zh) * 2020-12-16 2021-04-13 西安电子科技大学 一种基于碳纳米管的三位tsv及其参数提取方法
CN112652574B (zh) * 2020-12-16 2024-02-09 西安电子科技大学 一种基于碳纳米管的三位tsv及其参数提取方法

Also Published As

Publication number Publication date
CN109411433B (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
CN109411433A (zh) 一种屏蔽差分多比特硅通孔结构及其制备方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN103187522A (zh) 半导体器件制造方法
CN109449138A (zh) 一种差分多比特硅通孔结构及其制备方法
CN106449574B (zh) 同轴式差分对硅通孔结构
CN105810663B (zh) 一种屏蔽差分硅通孔结构及制作方法
CN105390480B (zh) 基于硅通孔阵列的三维高值集成电容器及其制作方法
CN103456652A (zh) 混合键合实现方法
CN102208363A (zh) 一种形成穿透硅通孔的方法
WO2023279512A1 (zh) 散热结构、散热结构的形成方法及半导体结构
Morikawa et al. A novel scallop free TSV etching method in magnetic neutral loop discharge plasma
CN107706184A (zh) 一种三维存储器的制备方法及其结构
CN106057757A (zh) 一种硅通孔结构及其制作方法
CN102412193A (zh) 硅通孔填充方法
US9842774B1 (en) Through substrate via structure for noise reduction
CN103633021B (zh) 一种制备空气间隙铜互连结构的方法
CN107946313A (zh) 一种3d nand闪存堆叠结构的制备方法及3d nand闪存
CN102412191B (zh) 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法
CN108010547A (zh) 磁性随机存储器及其制造方法
CN111244066B (zh) 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
Rajkumar et al. Performance comparison between copper and carbon nanotube based TSV for 3D-integrated circuits
Kannan et al. 3-D copper based TSV for 60-GHz applications
CN102097672B (zh) 一种用于微波频段的穿硅同轴线的制造方法
WO2023111931A1 (en) Shielded superconducting qubit with improved coherence
JP2016512397A (ja) 多層コア有機パッケージ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant