CN109379077A - 一种锁相环中的时间数字转换器 - Google Patents

一种锁相环中的时间数字转换器 Download PDF

Info

Publication number
CN109379077A
CN109379077A CN201811005396.3A CN201811005396A CN109379077A CN 109379077 A CN109379077 A CN 109379077A CN 201811005396 A CN201811005396 A CN 201811005396A CN 109379077 A CN109379077 A CN 109379077A
Authority
CN
China
Prior art keywords
delayer
time
delay
signal
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811005396.3A
Other languages
English (en)
Inventor
周盛华
宋冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811005396.3A priority Critical patent/CN109379077A/zh
Publication of CN109379077A publication Critical patent/CN109379077A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种锁相环中的时间数字转换器，能够提高锁相精度。该时间数字转换器包括输入第一信号的延时单元和输入第二信号的采样单元，其中：延时单元，包括顺次串联的第一延时链、第二延时链和第三延时链，用于对第一信号进行延时；第一延时链包括至少一个第一延时器，第二延时链包括至少三个第二延时器，第三延时链包括至少一个第三延时器，第一延时器的延时长度和第三延时器的延时长度大于第二延时器的延时长度；采样单元，用于在第二信号的预设时刻，对延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器的输出信号进行采样，输出采样信号。

Description

一种锁相环中的时间数字转换器
技术领域
本发明涉及锁相环技术领域，尤其涉及一种锁相环中的时间数字转换器。
背景技术
锁相环(PLL，Phase-locked loops)是一种利用反馈控制原理来实现两个信号相位差固定不变的技术。例如第一信号和第二信号两个信号，可以任意给定两个信号的目标相位差，即给定了第一信号的指定时刻与第二信号的预设时刻的目标时间间隔，检测两个信号的当前相位差，即检测第一信号的指定时刻与第二信号的预设时刻的当前时间间隔，当将第二信号作为参考信号时，可以根据该目标时间间隔和当前时间间隔对第一信号的相位进行控制，以锁定第一信号的指定时刻与第二信号的预设时刻的时间间隔，即锁定了两个信号的相位差。
在锁相环中，用于检测两个信号的当前相位差，即检测第一信号的指定时刻与第二信号的预设时刻的当前时间间隔的装置即为时间数字转换器(TDC，Time-DigitalConverter)。现有技术中的一种时间数字转换器如图1所示，主要包括输入第一信号的延时单元101和输入第二信号的采样单元102，第一信号和第二信号中，第二信号为参考信号，具体的：
延时单元101，包括串联的多个延时长度相等的延时器，用于对第一信号进行延时；其中，延时单元101的延时长度大于第一信号的周期；
采样单元102，用于在第二信号的预设时刻，对延时单元101中的各延时器的输出信号D(1)、D(2)……D(n)进行采样，输出采样信号Q(1)、Q(2)……Q(n)。采样单元102输出的采样信号构成的二进制序列Q[1:n]中便携带了第一信号的上升沿时刻/下降沿时刻与第二信号的预设时刻的时间间隔信息，即携带了两个信号的相位差信息。
假设，一个延时器的延时长度为t1，第一信号的周期为T1＝8t1，则延时单元101应包括8个以上延时器，例如可以包括10个，第一信号、第二信号及10个延时器的输出信号D(1)、D(2)……D(10)如图2所示，10个延时器的输出信号均与第一信号同向。若第二信号的预设时刻具体为第二信号的上升沿时刻，则采样单元102在第二信号的上升沿时刻，对延时单元101中的10个延时器的输出信号进行采样。如图2所示，在第二信号的上升沿时刻，延时器的输出信号D(1)、D(2)为高电平，D(3)、D(4)、D(5)、D(6)为低电平，D(7)、D(8)、D(9)、D(10)为高电平，因此采样单元102输出的采样信号Q(1)、Q(2)……Q(10)构成的二进制序列Q[1:10]为0011110000。该二进制序列中携带了第二信号上升沿时刻与第一信号上升沿时刻、第一信号下降沿时刻之间的时间间隔信息。序列中的第一位为“0”，从第一位经过2个延时器的时间间隔在第三位跳变为“1”，表征了第二信号上升沿时刻与该第二信号上升沿时刻之前最近的第一信号下降沿时刻之间的时间间隔为2个延时器的时间间隔，即2t1；从第一位经过6个延时器的时间间隔在第七位重新跳变为“0”，表征了第二信号上升沿时刻与该第二信号上升沿时刻之前最近的第一信号上升沿时刻之间的时间间隔为6个延时器的时间间隔，即6t1。
显然，现有时间数字转换器的检测精度取决于延时单元101中的延时器的延时长度t1，若采用延时长度较小的延时器，则需要数量较多的延时器，延时器的误差累积影响较大，时间数字转换器将很难实现，因此，需采用延时长度较大的延时器，导致现有时间数字转换器的检测精度较低，使得锁相环的锁相精度也较低。
发明内容
本发明实施例提供一种锁相环中的时间数字转换器，用以解决锁相环锁相精度较低的问题。
第一方面，提供一种锁相环中的时间数字转换器，包括输入第一信号的延时单元和输入第二信号的采样单元，其中：
所述延时单元，包括顺次串联的第一延时链、第二延时链和第三延时链，用于对所述第一信号进行延时；所述第一延时链包括至少一个第一延时器，所述第二延时链包括至少三个第二延时器，所述第三延时链包括至少一个第三延时器，所述第一延时器的延时长度和所述第三延时器的延时长度大于所述第二延时器的延时长度；
所述采样单元，用于在所述第二信号的预设时刻，对所述延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器的输出信号进行采样，输出采样信号。
结合第一方面，在第一种可能的实现方式中，所述延时单元中，所述第二延时链的延时长度大于所述锁相环在开环运行状态下输出信号抖动的峰峰值；
所述延时单元的延时长度大于所述第一信号的周期。
结合第一方面，或者第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述延时单元中，所述第一延时链的延时长度和所述第三延时链的延时长度相同；或者
所述第一延时链的延时长度和所述第三延时链的延时长度不相同。
结合第一方面，第一方面的第一种可能的实现方式，或者第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器的延时长度和所述第三延时链中的第三延时器的延时长度为所述第二延时链中的第二延时器的延时长度的4～10倍。
结合第一方面，第一方面的第一种可能的实现方式，第一方面的第二种可能的实现方式，或者第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器的延时长度和所述第三延时链中的第三延时器的延时长度相同；或者
所述第一延时链中的第一延时器的延时长度和所述第三延时链中的第三延时器的延时长度不相同。
结合第一方面，第一方面的第一种可能的实现方式，第一方面的第二种可能的实现方式，第一方面的第三种可能的实现方式，或者第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器的数量和所述第三延时链中的第三延时器的数量相同；或者
所述第一延时链中的第一延时器的数量和所述第三延时链中的第三延时器的数量不相同。
结合第一方面，第一方面的第一种可能的实现方式，第一方面的第二种可能的实现方式，第一方面的第三种可能的实现方式，第一方面的第四种可能的实现方式，或者第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器和/或所述第三延时链中的第三延时器为反相器。
结合第一方面，第一方面的第一种可能的实现方式，第一方面的第二种可能的实现方式，第一方面的第三种可能的实现方式，第一方面的第四种可能的实现方式，第一方面的第五种可能的实现方式，或者第一方面的第六种可能的实现方式，在第七种可能的实现方式中，所述延时单元中，所述第二延时链中的第二延时器为RC延时器。
结合第一方面，第一方面的第一种可能的实现方式，第一方面的第二种可能的实现方式，第一方面的第三种可能的实现方式，第一方面的第四种可能的实现方式，第一方面的第五种可能的实现方式，第一方面的第六种可能的实现方式，或者第一方面的第七种可能的实现方式，在第八种可能的实现方式中，所述采样单元包括多个触发器，所述延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器和所述采样单元中的触发器一一对应；
每个触发器在所述第二信号的预设时刻，对该触发器对应的第一延时器、第二延时器或第三延时器的输出信号进行采样，输出采样信号；并且，针对每个触发器，当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和所述第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和所述第一信号反向时，从该触发器的反向输出端输出采样信号。
第二方面，提供一种锁相环中的时间数字转换器，包括输入第一信号的延时单元和输入第二信号的采样单元，其中：
所述延时单元，包括串联的第一延时链和第二延时链，用于对所述第一信号进行延时；所述第一延时链包括至少一个第一延时器，所述第二延时链包括至少三个第二延时器，所述第一延时器的延时长度大于所述第二延时器的延时长度；
所述采样单元，用于在所述第二信号的预设时刻，对所述延时单元中的第一延时链中的各第一延时器以及第二延时链中的各第二延时器的输出信号进行采样，输出采样信号。
结合第二方面，所述延时单元中，所述第二延时链的延时长度大于所述锁相环在开环运行状态下输出信号抖动的峰峰值；
所述延时单元的延时长度大于所述第一信号的周期。
结合第二方面，或者第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器的延时长度为所述第二延时链中的第二延时器的延时长度的4～10倍。
结合第二方面，第二方面的第一种可能的实现方式，或者第二方面的第二种可能的实现方式，在第三种可能的实现方式中，所述延时单元中，所述第一延时链中的第一延时器为反相器。
结合第二方面，第二方面的第一种可能的实现方式，第二方面的第二种可能的实现方式，或者第二方面的第三种可能的实现方式，在第四种可能的实现方式中，所述延时单元中，所述第二延时链中的第二延时器为RC延时器。
结合第二方面，第二方面的第一种可能的实现方式，第二方面的第二种可能的实现方式，第二方面的第三种可能的实现方式，或者第二方面的第四种可能的实现方式，在第五种可能的实现方式中，所述采样单元包括多个触发器，所述延时单元中的第一延时链中的各第一延时器以及第二延时链中的各第二延时器和所述采样单元中的触发器一一对应；
每个触发器在所述第二信号的预设时刻，对该触发器对应的第一延时器或第二延时器的输出信号进行采样，输出采样信号；并且，针对每个触发器，当该触发器对应的第一延时器或第二延时器的输出信号和所述第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器或第二延时器的输出信号和所述第一信号反向时，从该触发器的反向输出端输出采样信号。
根据第一方面提供的锁相环中的时间数字转换器，第二方面提供的锁相环中的时间数字转换器，对第一信号进行延时的延时单元包括顺次串联的第一延时链、第二延时链和第三延时链，第一延时链包括的第一延时器的延时长度和第三延时链包括的第三延时器的延时长度均大于第二延时链包括的第二延时器的延时长度；即第一延时链和第三延时链均采用延时长度较大的延时器，可以减少延时单元中延时器的数量，使时间数字转换器易于实现；第二延时链采用延时长度较小的延时器，可以提高时间数字转换器的检测精度，进而提高了锁相环的锁相精度。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为现有技术中的时间数字转换器的示意图；
图2为现有技术中的时间数字转换器中的原理示意图；
图3为本发明实施例1提供的时间数字转换器的示意图之一；
图4为本发明实施例1提供的时间数字转换器的示意图之二；
图5为本发明实施例1提供的时间数字转换器中的原理示意图；
图6为本发明实施例2提供的时间数字转换器的示意图。
具体实施方式
为了给出提高锁相环锁相精度的实现方案，本发明实施例提供了一种锁相环中的时间数字转换器，以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例1：
本发明实施例1提供了一种锁相环中的时间数字转换器，如图3所示，包括输入第一信号的延时单元301和输入第二信号的采样单元302，其中：
延时单元301，包括顺次串联的第一延时链3011、第二延时链3012和第三延时链3013，用于对第一信号进行延时；第一延时链3011包括至少一个第一延时器，第二延时链3012包括至少三个第二延时器，第三延时链3013包括至少一个第三延时器，第一延时器的延时长度和第三延时器的延时长度大于第二延时器的延时长度；
采样单元302，用于在第二信号的预设时刻，对延时单元301中的第一延时链3011中的各第一延时器、第二延时链3012中的各第二延时器以及第三延时链3013中的各第三延时器的输出信号进行采样，输出采样信号。
即延时单元301中，第一延时链3011包括串联的n1个第一延时器，第二延时链3012包括串联的n2个第二延时器，第三延时链3013包括串联的n3个第三延时器，其中n1≥1，n2≥3，n3≥1。即采样单元302输出的采样信号中，有至少一个采样信号为第一延时器的输出信号的采样信号，有至少三个采样信号为第二延时器的输出信号的采样信号，有至少一个采样信号为第三延时器的输出信号的采样信号。
通常在锁相环中，振荡器输出的时钟信号CKV为上述第一信号，外部时钟参考信号FREF为上述第二信号。
进一步的，延时单元301的延时长度大于第一信号的周期；延时单元301中，第二延时链3012的延时长度大于锁相环在开环运行状态下输出信号抖动的峰峰值，该峰峰值可以预先根据实际应用场景基于实验数据获得；而延时单元301中，第一延时链3011的延时长度和第三延时链3013的延时长度可以相同，也可以不相同，本发明不做具体限定。
本发明实施例1提供的时间数字转换器中的延时单元中，第一延时链3011和第三延时链3013均采用延时长度较大的延时器，第二延时链3012采用延时长度较小的延时器。具体的，延时单元301中，第一延时链3011中的第一延时器的延时长度和第三延时链3013中的第三延时器的延时长度可以相同，也可以不相同；延时单元301中，第一延时链3011中的第一延时器的数量和第三延时链3013中的第三延时器的数量可以相同，也可以不相同。
在一个具体实施例中，采样单元302，具体可以在第二信号的上升沿时刻，对延时单元301中的第一延时链3011中的各第一延时器、第二延时链3012中的各第二延时器以及第三延时链3013中的各第三延时器的输出信号D(1)……D(n1)、D(n1+1)……D(n1+n2)、D(n1+n2+1)……D(n1+n2+n3)进行采样，输出采样信号Q(1)……Q(n1)、Q(n1+1)……Q(n1+n2)、Q(n1+n2+1)……Q(n1+n2+n3)；此时，采样单元302输出的采样信号构成的二进制序列Q[1:n1+n2+n3]中便携带了第二信号上升沿时刻与第一信号上升沿时刻、第一信号下降沿时刻之间的时间间隔信息。
在另一个具体实施例中，采样单元302，具体也可以在第二信号的下降沿时刻，对延时单元301中的第一延时链3011中的各第一延时器、第二延时链3012中的各第二延时器以及第三延时链3013中的各第三延时器的输出信号D(1)……D(n1)、D(n1+1)……D(n1+n2)、D(n1+n2+1)……D(n1+n2+n3)进行采样，输出采样信号Q(1)……Q(n1)、Q(n1+1)……Q(n1+n2)、Q(n1+n2+1)……Q(n1+n2+n3)；此时，采样单元302输出的采样信号构成的二进制序列Q[1:n1+n2+n3]中便携带了第二信号下降沿时刻与第一信号上升沿时刻、第一信号下降沿时刻之间的时间间隔信息。
具体实现时，延时单元301中，第一延时链3011中的第一延时器具体可以但不限于为反相器；第二延时链3012中的第二延时器具体可以但不限于为RC延时器；第三延时链3013中的第三延时器具体也可以但不限于为反相器。
采样单元302具体可以但不限于由多个触发器实现，各触发器的时钟端连接第二信号，此时，延时单元301中的第一延时链3011中的各第一延时器、第二延时链3012中的各第二延时器以及第三延时链3013中的各第三延时器和采样单元302中的触发器一一对应；每个触发器在第二信号的预设时刻，对该触发器对应的第一延时器、第二延时器或第三延时器的输出信号进行采样，输出采样信号。需要说明的是，针对每个触发器，当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和第一信号反向时，从该触发器的反向输出端输出采样信号。
下面结合附图，用具体示例对本发明实施例1提供的锁相环中的时间数字转换器进行进一步说明。
假设，延时单元301中，第一延时链3011中的第一延时器和第三延时链3013中的第三延时器均为反相器，延时长度为t1，第二延时链3012中的第二延时器为RC延时器，延时长度为t2，其中，t1＝4t2；锁相环在开环运行状态下输出信号抖动的峰峰值为5t2，因此第二延时链3012的延时长度大于5t2，例如可以为6t2，此时，第二延时链3012中包括6个串联的第二延时器；第一信号的周期T1＝8t1，因此第一延时链3011的延时长度与第三延时链3013的延时长度之和大于8t1-6t2＝6.5t1，例如可以为8t1，此时，第一延时链3011中可以包括4个串联的第一延时器，第三延时链3013中可以包括4个串联的第三延时器。若采样单元302具体由多个触发器实现，则此时时间数字转换器的具体结构如图4所示，第一信号、第二信号及各第一延时器、各第二延时器、各第三延时器的输出信号D(1)、D(2)……D(14)如图5所示，其中，D*(1)为D(1)的反向信号，D*(3)为D(3)的反向信号，D*(11)为D(11)的反向信号，D*(13)为D(13)的反向信号。
若第二信号的预设时刻具体为第二信号的上升沿时刻，则采样单元302在第二信号的上升沿时刻，对延时单元301中的各第一延时器、各第二延时器、各第三延时器的输出信号D(1)、D(2)……D(14)进行采样，此时，采样单元302输出的采样信号Q(1)、Q(2)……Q(14)构成的二进制序列Q[1:14]为00011111111000，如图5中竖实线所示。
如图5所示，第一信号中，第一延时链3011对应的区域为第一延时链窗口，该第一延时链窗口表征了第一延时链3011对第一信号的延时范围；第二延时链3012对应的区域为第二延时链窗口，该第二延时链窗口表征了第二延时链3012对第一信号的延时范围；第三延时链3013对应的区域为第三延时链窗口，该第三延时链窗口表征了第三延时链3013对第一信号的延时范围。显然，若规定当第二信号上升沿时刻处于第一信号的第一延时链窗口时两个信号的相位差为目标相位差，此时，时间数字转换器的检测精度取决于第一延时链3011中的第一延时器的延时长度t1，由于第一延时器的延时长度较大，因此此时检测精度较低；若规定当第二信号上升沿时刻处于第一信号的第二延时链窗口时两个信号的相位差为目标相位差，此时，时间数字转换器的检测精度取决于第二延时链3012中的第二延时器的延时长度t2，由于第二延时器的延时长度较小，因此此时检测精度较高；若规定当第二信号上升沿时刻处于第一信号的第三延时链窗口时两个信号的相位差为目标相位差，此时，时间数字转换器的检测精度取决于第三延时链3013中的第三延时器的延时长度t1，由于第三延时器的延时长度较大，因此此时检测精度较低。
因此，实际操作中可以规定，当第二信号上升沿时刻处于第一信号的第二延时链窗口时，两个信号的相位差为目标相位差，锁相环处于为锁定状态，例如，可以如图5中竖点段线所示，锁定状态对应的二进制序列为11111110000001。
显然，第二延时链3012中的第二延时器的延时长度越小，时间数字转换器能够提供越高的检测精度，但是延时器的误差累积影响也越大，使得时间数字转换器越难实现。较佳的，第一延时链3011中的第一延时器的延时长度和第三延时链3013中的第三延时器的延时长度具体可以为第二延时链3012中的第二延时器的延时长度的至少4～10倍，此时时间数字转换器能够提供较高的检测精度，并且易于实现。
由于锁相环是一种利用反馈控制原理来对两个信号相位差进行控制的技术，两个信号相位差是不断抖动的，因此，第二延时链3012中应包括至少三个第二延时器，满足两个信号相位差的左右抖动需求，保证检测精度。
综上所述，采用本发明实施例1提供的锁相环中的时间数字转换器能够提供较高的检测精度，从而减小了时间数字转换器的相位噪声，进而减小了锁相环的相位噪声，提高了锁相环的锁相精度。
而延时单元301中的第一延时链3011和第三延时链均采用延时长度较大的延时器，不但可以减少延时器的数量，减小了功耗，降低了实现电路面积，使时间数字转换器更易于实现，应用于锁相环中，还可以使两个信号的相位差尽快达到目标相位差，即使锁相环尽快处于为锁定状态。
实施例2：
基于同一发明构思，对本发明实施例1提供的锁相环中的时间数字转换器的结构进行简化，本发明实施例2还提供了一种锁相环中的时间数字转换器，如图6所示，包括输入第一信号的延时单元601和输入第二信号的采样单元602，其中：
延时单元601，包括串联的第一延时链6011和第二延时链6012，用于对第一信号进行延时；第一延时链6011包括至少一个第一延时器，第二延时链6012包括至少三个第二延时器，该第一延时器的延时长度大于该第二延时器的延时长度；
采样单元602，用于在第二信号的预设时刻，对延时单元601中的第一延时链6011中的各第一延时器以及第二延时链6012中的各第二延时器的输出信号进行采样，输出采样信号。
即延时单元601中，第一延时链6011包括串联的n1个第一延时器，第二延时链6012包括串联的n2个第二延时器，其中，n1≥1，n2≥3。即采样单元602输出的采样信号中，有至少一个采样信号为第一延时器的输出信号的采样信号，有至少三个采样信号为第二延时器的输出信号的采样信号。
进一步的，延时单元601的延时长度大于第一信号的周期；延时单元601中，第二延时链6012的延时长度大于锁相环在开环运行状态下输出信号抖动的峰峰值，该峰峰值可以预先根据实际应用场景基于实验数据获得。
延时单元601中，在第一延时链6011和第二延时链6012串联时，具体可以如图3所示第一延时链6011在前、第二延时链6012在后，也可以第二延时链6012在前、第一延时链6011在后。
本发明实施例2提供的时间数字转换器中的延时单元中，第一延时链6011采用延时长度较大的延时器，第二延时链6012采用延时长度较小的延时器，较佳的，第一延时链6011中的第一延时器的延时长度具体可以为第二延时链6012中的第二延时器的延时长度的4～10倍，此时时间数字转换器能够提供较高的检测精度，并且易于实现。
在一个具体实施例中，采样单元602，具体可以在第二信号的上升沿时刻，对延时单元601中的第一延时链6011中的各第一延时器以及第二延时链6012中的各第二延时器的输出信号D(1)……D(n1)、D(n1+1)……D(n1+n2)进行采样，输出采样信号Q(1)……Q(n1)、Q(n1+1)……Q(n1+n2)；此时，采样单元602输出的采样信号构成的二进制序列Q[1:n1+n2]中便携带了第二信号上升沿时刻与第一信号上升沿时刻、第一信号下降沿时刻之间的时间间隔信息。
在另一个具体实施例中，采样单元602，具体也可以在第二信号的下降沿时刻，对延时单元601中的第一延时链6011中的各第一延时器以及第二延时链6012中的各第二延时器的输出信号D(1)……D(n1)、D(n1+1)……D(n1+n2)进行采样，输出采样信号Q(1)……Q(n1)、Q(n1+1)……Q(n1+n2)；此时，采样单元602输出的采样信号构成的二进制序列Q[1:n1+n2]中便携带了第二信号下降沿时刻与第一信号上升沿时刻、第一信号下降沿时刻之间的时间间隔信息。
具体实现时，延时单元601中，第一延时链6011中的第一延时器具体可以但不限于为反相器；第二延时链6012中的第二延时器具体可以但不限于为RC延时器。
采样单元602具体可以但不限于由多个触发器实现，此时，延时单元601中的第一延时链6011中的各第一延时器以及第二延时链6012中的各第二延时器和采样单元602中的触发器一一对应；每个触发器在第二信号的预设时刻，对该触发器对应的第一延时器或第二延时器的输出信号进行采样，输出采样信号。需要说明的是，针对每个触发器，当该触发器对应的第一延时器或第二延时器的输出信号和第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器或第二延时器的输出信号和第一信号反向时，从该触发器的反向输出端输出采样信号。
本发明实施例2提供的时间数字转换器的原理和本发明实施例1提供的时间数字转换器的原理类似，相比于现有技术，也可以提高锁相环的锁相精度，在此不再举例详述。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (24)

1.一种锁相环中的时间数字转换器，其特征在于，包括输入第一信号的延时单元和输入第二信号的采样单元，其中：
所述延时单元，包括顺次串联的第一延时链、第二延时链和第三延时链，用于对所述第一信号进行延时；所述第一延时链包括至少一个第一延时器，所述第二延时链包括至少三个第二延时器，所述第三延时链包括至少一个第三延时器，所述第一延时器的延时长度和所述第三延时器的延时长度大于所述第二延时器的延时长度；
所述采样单元，用于在所述第二信号的预设时刻，对所述延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器的输出信号进行采样，输出采样信号。
2.如权利要求1所述的时间数字转换器，其特征在于，所述延时单元中，所述第二延时链的延时长度大于所述锁相环在开环运行状态下输出信号抖动的峰峰值；
所述延时单元的延时长度大于所述第一信号的周期。
3.如权利要求1或2所述的时间数字转换器，其特征在于，所述延时单元中，所述第一延时链的延时长度和所述第三延时链的延时长度相同；或者
所述第一延时链的延时长度和所述第三延时链的延时长度不相同。
4.如权利要求1-3任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第一延时链中的第一延时器的延时长度和所述第三延时链中的第三延时器的延时长度相同；或者
所述第一延时链中的第一延时器的延时长度和所述第三延时链中的第三延时器的延时长度不相同。
5.如权利要求1-4任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第一延时链中的第一延时器的数量和所述第三延时链中的第三延时器的数量相同；或者
所述第一延时链中的第一延时器的数量和所述第三延时链中的第三延时器的数量不相同。
6.如权利要求1-5任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第一延时链中的第一延时器和/或所述第三延时链中的第三延时器为反相器。
7.如权利要求1-6任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第二延时链中的第二延时器为RC延时器。
8.如权利要求1-7任一所述的时间数字转换器，其特征在于，所述采样单元包括多个触发器，所述延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器和所述采样单元中的触发器一一对应；
每个触发器在所述第二信号的预设时刻，对该触发器对应的第一延时器、第二延时器或第三延时器的输出信号进行采样，输出采样信号；并且，针对每个触发器，当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和所述第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器、第二延时器或第三延时器的输出信号和所述第一信号反向时，从该触发器的反向输出端输出采样信号。
9.一种锁相环中的时间数字转换器，其特征在于，包括输入第一信号的延时单元和输入第二信号的采样单元，其中：
所述延时单元，包括串联的第一延时链和第二延时链，用于对所述第一信号进行延时；所述第一延时链包括至少一个第一延时器，所述第二延时链包括至少三个第二延时器，所述第一延时器的延时长度大于所述第二延时器的延时长度；
所述采样单元，用于在所述第二信号的预设时刻，对所述延时单元中的第一延时链中的各第一延时器以及第二延时链中的各第二延时器的输出信号进行采样，输出采样信号。
10.如权利要求9所述的时间数字转换器，其特征在于，所述延时单元中，所述第二延时链的延时长度大于所述锁相环在开环运行状态下输出信号抖动的峰峰值；
所述延时单元的延时长度大于所述第一信号的周期。
11.如权利要求9-11任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第一延时链中的第一延时器为反相器。
12.如权利要求9-11任一所述的时间数字转换器，其特征在于，所述延时单元中，所述第二延时链中的第二延时器为RC延时器。
13.如权利要求9-12任一所述的时间数字转换器，其特征在于，所述采样单元包括多个触发器，所述延时单元中的第一延时链中的各第一延时器以及第二延时链中的各第二延时器和所述采样单元中的触发器一一对应；
每个触发器在所述第二信号的预设时刻，对该触发器对应的第一延时器或第二延时器的输出信号进行采样，输出采样信号；并且，针对每个触发器，当该触发器对应的第一延时器或第二延时器的输出信号和所述第一信号同向时，从该触发器的同向输出端输出采样信号；当该触发器对应的第一延时器或第二延时器的输出信号和所述第一信号反向时，从该触发器的反向输出端输出采样信号。
14.一种延时装置，其特征在于，包括第一延时链和第二延时链，所述第一延时链和第二延时链串联，所述第一延时链包括至少一个第一延时器，所述第二延时链包括至少一个第二延时器，所述第一延时器的延时长度大于所述第二延时器的延时长度。
15.如权利要求14所述的延时装置，其特征在于，所述第一延时链和第二延时链顺次串联。
16.如权利要求15所述的延时装置，其特征在于，还包括第三延时链，所述第一延时链、所述第二延时链和所述第三延时链顺次串联，所述第三延时链包括至少一个第三延时器，所述第三延时器的延时长度大于所述第三延时器的延时长度。
17.如权利要求16所述的延时装置，其特征在于，所述第一延时器的延时长度与第三延时器的延时长度相同。
18.如权利要求16所述的延时装置，其特征在于，所述第一延时器的延时长度与第三延时器的延时长度不同。
19.如权利要求16所述的延时装置，其特征在于，所述第三延时链包括至少两个第三延时器，所述至少两个第三延时器串联。
20.如权利要求14所述的延时装置，其特征在于，所述第一延时链包括至少两个第一延时器，所述至少两个第一延时器串联。
21.如权利要求14所述的延时装置，其特征在于，所述第二延时链包括至少两个第二延时器，所述至少两个第二延时器串联。
22.如权利要求14所述的延时装置，其特征在于，所述第一延时器为反相器；所述第二延时器为RC延时器。
23.如权利要求14所述的延时装置，其特征在于，所述第一延时器的延时长度是第三延时器的延时长度的4-10倍。
24.如权利要求14所述的延时装置，其特征在于，所述第二延时链包括至少三个第二延时器。
CN201811005396.3A 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器 Pending CN109379077A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811005396.3A CN109379077A (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201811005396.3A CN109379077A (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器
CN201510134242.4A CN104716955B (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510134242.4A Division CN104716955B (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器

Publications (1)

Publication Number Publication Date
CN109379077A true CN109379077A (zh) 2019-02-22

Family

ID=53415974

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811005396.3A Pending CN109379077A (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器
CN201510134242.4A Active CN104716955B (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510134242.4A Active CN104716955B (zh) 2015-03-25 2015-03-25 一种锁相环中的时间数字转换器

Country Status (5)

Country Link
US (1) US10673445B2 (zh)
EP (1) EP3249816A4 (zh)
CN (2) CN109379077A (zh)
BR (1) BR112017018231A2 (zh)
WO (1) WO2016150182A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379077A (zh) * 2015-03-25 2019-02-22 华为技术有限公司 一种锁相环中的时间数字转换器
WO2017197581A1 (zh) 2016-05-17 2017-11-23 华为技术有限公司 一种时间数字转换器及数字锁相环
US11079723B2 (en) 2018-02-06 2021-08-03 Integrated Device Technology, Inc. Apparatus and methods for automatic time measurements
CN108566180A (zh) * 2018-05-04 2018-09-21 中国科学技术大学 一种产生两路延时的单延时链电路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945862A (en) * 1997-07-31 1999-08-31 Rambus Incorporated Circuitry for the delay adjustment of a clock signal
CN1334644A (zh) * 2000-05-31 2002-02-06 米特尔公司 利用多级数字式延迟线技术的减小抖动锁相环
US6414527B1 (en) * 1999-01-20 2002-07-02 Sony Corporation Semiconductor device replica circuit for monitoring critical path and construction method of the same
EP1459081A1 (en) * 2001-12-12 2004-09-22 Teradyne, Inc. Compact ate with timestamp system
US7427940B2 (en) * 2006-12-29 2008-09-23 Texas Instruments Incorporated Time-to-digital converter with non-inverting buffers, transmission gates and non-linearity corrector, SOC including such converter and method of phase detection for use in synthesizing a clock signal
CN101504861A (zh) * 2009-03-16 2009-08-12 东南大学 全数字延时锁定环电路
US20090267668A1 (en) * 2008-04-24 2009-10-29 Realtek Semiconductor Corp. Method and apparatus for calibrating a delay chain
CN102971967A (zh) * 2010-02-23 2013-03-13 辉达技术英国有限公司 数字锁频环
CN103338037A (zh) * 2013-06-19 2013-10-02 华为技术有限公司 一种锁相环中时钟信号转数字信号的方法和装置
CN103684438A (zh) * 2013-11-25 2014-03-26 龙芯中科技术有限公司 延迟锁相环
CN103684437A (zh) * 2013-02-04 2014-03-26 中国科学院电子学研究所 延时链控制码自适应的快速延时锁定环路
CN104124964A (zh) * 2014-08-01 2014-10-29 西安华芯半导体有限公司 一种延时锁相环及提高延时锁相环精度的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311046B1 (ko) * 1999-05-15 2001-11-02 윤종용 시간/디지털 변환기, 이를 이용하는 동기 회로 및 동기 방법
KR100400041B1 (ko) * 2001-04-20 2003-09-29 삼성전자주식회사 정밀한 위상 조절이 가능한 지연 동기 루프 및 위상 조절방법
US7564284B2 (en) 2007-03-26 2009-07-21 Infineon Technologies Ag Time delay circuit and time to digital converter
TWI373917B (en) * 2008-05-09 2012-10-01 Mediatek Inc Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider
TWI364169B (en) * 2008-12-09 2012-05-11 Sunplus Technology Co Ltd All digital phase locked loop circuit
CN203608273U (zh) * 2013-10-18 2014-05-21 天津大学 应用于tdi-cis的时域累加器
CN103957003B (zh) 2014-04-23 2017-10-17 华为技术有限公司 一种时间数字转换器、频率跟踪装置及方法
CN109379077A (zh) * 2015-03-25 2019-02-22 华为技术有限公司 一种锁相环中的时间数字转换器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945862A (en) * 1997-07-31 1999-08-31 Rambus Incorporated Circuitry for the delay adjustment of a clock signal
US6414527B1 (en) * 1999-01-20 2002-07-02 Sony Corporation Semiconductor device replica circuit for monitoring critical path and construction method of the same
CN1334644A (zh) * 2000-05-31 2002-02-06 米特尔公司 利用多级数字式延迟线技术的减小抖动锁相环
EP1459081A1 (en) * 2001-12-12 2004-09-22 Teradyne, Inc. Compact ate with timestamp system
US7427940B2 (en) * 2006-12-29 2008-09-23 Texas Instruments Incorporated Time-to-digital converter with non-inverting buffers, transmission gates and non-linearity corrector, SOC including such converter and method of phase detection for use in synthesizing a clock signal
US20090267668A1 (en) * 2008-04-24 2009-10-29 Realtek Semiconductor Corp. Method and apparatus for calibrating a delay chain
CN101504861A (zh) * 2009-03-16 2009-08-12 东南大学 全数字延时锁定环电路
CN102971967A (zh) * 2010-02-23 2013-03-13 辉达技术英国有限公司 数字锁频环
CN103684437A (zh) * 2013-02-04 2014-03-26 中国科学院电子学研究所 延时链控制码自适应的快速延时锁定环路
CN103338037A (zh) * 2013-06-19 2013-10-02 华为技术有限公司 一种锁相环中时钟信号转数字信号的方法和装置
CN103684438A (zh) * 2013-11-25 2014-03-26 龙芯中科技术有限公司 延迟锁相环
CN104124964A (zh) * 2014-08-01 2014-10-29 西安华芯半导体有限公司 一种延时锁相环及提高延时锁相环精度的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
H. HUANG AND C. SECHEN: "《A 14-b, 0.1ps resolution coarse-fine time-to-digital converter in 45 nm CMOS》", 《2014 IEEE DALLAS 》 *
M. MOTA: "《A flexible multi-channel high-resolution time-to-digital converter ASIC》", 《2000 IEEE NUCLEAR SCIENCE SYMPOSIUM》 *
纪伟伟: "《应用于全数字锁相环中的时间数字转换器和计数器的研究与设计》", 《中国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
BR112017018231A2 (zh) 2018-04-17
US20180013437A1 (en) 2018-01-11
WO2016150182A1 (zh) 2016-09-29
EP3249816A4 (en) 2018-03-07
CN104716955A (zh) 2015-06-17
US10673445B2 (en) 2020-06-02
EP3249816A1 (en) 2017-11-29
CN104716955B (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
US7236028B1 (en) Adaptive frequency variable delay-locked loop
US8698527B2 (en) Circuit and method for preventing false lock and delay locked loop using the same
US9083338B2 (en) Digital noise protection circuit and method
US7629915B2 (en) High resolution time-to-digital converter and method thereof
US8081013B1 (en) Digital phase and frequency detector
JP5397025B2 (ja) クロック再生装置および電子機器
US9054681B2 (en) High speed duty cycle correction and double to single ended conversion circuit for PLL
CN104716955B (zh) 一种锁相环中的时间数字转换器
KR101290192B1 (ko) 고속 듀티 사이클 보정 회로
KR101212625B1 (ko) 시간-디지털 컨버터 및 그것의 동작 방법
KR100806131B1 (ko) 패스트 락킹 위상 고정 루프
KR100468693B1 (ko) 안정적으로락상태를판별하는위상락검출회로
JP5815999B2 (ja) 位相固定ループ
KR100878259B1 (ko) 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법
CN114499502A (zh) 一种鉴频鉴相器及锁相环电路
US6744838B1 (en) PLL lock detector
JP2005252447A (ja) ロック検出回路、ロック検出方法
KR101905097B1 (ko) 위상 검출기
EP1728323A1 (en) Phase adjusting circuit for minimizing irregularities at phasesteps
CN103780257B (zh) 环型振荡器电路
US7911859B2 (en) Delay line and memory control circuit utilizing the delay line
US20160191032A1 (en) Clock generating device
El-Shafie et al. An all-digital DLL using novel harmonic-free and multi-bit SAR techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190222