CN109328393A - 3d nand存储器中存储沟道层的阶梯覆盖改进 - Google Patents

3d nand存储器中存储沟道层的阶梯覆盖改进 Download PDF

Info

Publication number
CN109328393A
CN109328393A CN201880001785.0A CN201880001785A CN109328393A CN 109328393 A CN109328393 A CN 109328393A CN 201880001785 A CN201880001785 A CN 201880001785A CN 109328393 A CN109328393 A CN 109328393A
Authority
CN
China
Prior art keywords
etchant solutions
material layer
substrates
bath
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880001785.0A
Other languages
English (en)
Other versions
CN109328393B (zh
Inventor
王二伟
杨永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010180042.3A priority Critical patent/CN111261508B/zh
Publication of CN109328393A publication Critical patent/CN109328393A/zh
Application granted granted Critical
Publication of CN109328393B publication Critical patent/CN109328393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了用于NAND存储设备的材料层的蚀刻方法的实施例。一种化学蚀刻一个或多个衬底上的材料层的方法包括在浴槽中混合蚀刻剂溶液并使蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，从而通过蚀刻剂溶液减小材料层的厚度。

Description

3D NAND存储器中存储沟道层的阶梯覆盖改进
技术领域
本公开内容的实施例涉及三维(3D)存储设备及其制造方法。
背景技术
闪存设备经历了快速发展。闪存设备可以在没有供电的情况下存储数据相当长的时间(即，它们是非易失性存储器的形式)，并且具有诸如高集成度、快速访问、易于擦除和重写的优点。为了进一步提高位密度并降低闪存设备的成本，已经开发出三维NAND闪存设备。
一种三维NAND闪存设备，包括布置在衬底之上的栅电极堆叠层，其中多个半导体沟道穿过并与字线交叉，进入p型和/或n型注入衬底。底部/ 下部栅电极用作底部/下部选择栅极(BSG)。顶部/上部栅电极用作顶部/上部选择栅极(TSG)。后段制程(BEOL)金属起到位线(BL)的作用。顶部/上部选择栅电极和底部/下部栅电极之间的字线/栅电极用作字线(WL)。字线和半导体沟道的交叉点形成存储器单元。WL和BL通常彼此垂直放置 (例如，在X方向和Y方向上)，并且TSG在垂直于WL和BL两者的方向上(例如，在Z方向上)放置。
在工业中通常使用湿法蚀刻剂对半导体晶圆进行化学蚀刻以去除各种材料，或者蚀刻半导体晶圆本身。将要经受化学蚀刻的晶圆放置在含有特定化学蚀刻剂的溶液浴槽中一段时间，该时间段确定蚀刻掉多少材料。在将晶圆放入化学浴槽中之后，控制对晶圆上给定材料层的蚀刻速率会是具有挑战性的。
发明内容
因此，本文公开了三维存储设备架构及其制造方法的实施例。所公开的用于形成3D存储设备的方法包括改进的蚀刻步骤，其产生具有改进的阶梯覆盖的垂直存储器结构的沟道层。与传统的沟道形成技术相比，还可以使用更少的沉积步骤形成沟道层。改进的阶梯覆盖确保沿着高纵横比 (aspect ratio)开口的侧壁的沟道层的连续覆盖(coverage)。
在一些实施例中，一种化学蚀刻一个或多个衬底上的材料层的方法包括在浴槽中混合蚀刻剂溶液并使(allow)蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。所述一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，以便通过蚀刻剂溶液减小材料层的厚度。
在一些实施例中，一种化学蚀刻一个或多个衬底上的材料层的方法包括混合蚀刻剂溶液并将蚀刻剂溶液置于浴槽中。该方法包括使蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，以便通过蚀刻剂溶液减小材料层的厚度。
附图说明
当结合附图阅读时，从以下具体实施方式部分中可以最好地理解本公开内容的各方面。应注意，根据行业中的一般惯例，各种特征未按比例绘制。实际上，为了清楚地说明和讨论，可以任意增加或减少各种特征的尺寸。
图1是三维存储器设备的图示。
图2示出了根据一些实施例的在示例性制造过程的阶段的三维存储器结构的侧视图。
图3示出了根据一些实施例的放置在蚀刻剂浴槽中的一个或多个晶圆的侧视图。
图4A-4C示出了根据一些实施例的在对层进行蚀刻的示例性制造过程的阶段的三维存储器结构的侧视图。
图5是根据一些实施例的涉及形成三维存储设备的多层中的一层的蚀刻过程的图示。
具体实施方式
尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。
应注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。
通常，可以至少部分地从上下文中的用法理解术语。例如，至少部分取决于上下文，如本文所用的术语“一个或多个”可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。
应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”的含义，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。
此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个(另外的多个)元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相对描述词。
如本文所使用的，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间或在顶表面和底表面处的任何一对水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或过孔)以及一个或多个电介质层。
如本文所使用的，术语“标称/标称地”是指在产品或过程的设计阶段期间设定的部件或过程操作的特性或参数的期望值或目标值，以及高于和/ 或低于期望值的值的范围。值的范围可以是由于制造工艺或公差的轻微变化而引起。如本文所使用的，术语“约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以表示给定量的值，该给定量例如在该值的10-30％内变化(例如，值的±10％、±20％或±30％)。
如本文所使用的，术语“3D存储设备”是指在横向取向的衬底上具有垂直取向的存储单元晶体管串(在本文中称为“存储器串”，诸如NAND 串)的半导体器件，使得存储器串相对于衬底在垂直方向上延伸。如本文所用，术语“垂直/垂直地”表示标称垂直于衬底的侧表面。
在本公开内容中，为了便于描述，“级(tier)”用于指代沿垂直方向具有基本相同高度的元件。例如，字线和下面的栅极电介质层可以被称为“一级”，字线和下面的绝缘层可以一起被称为“一级”，具有基本相同高度的字线可以是被称为“一级字线”或类似的，等等。
本文描述的任何存储设备可以用在电子系统中，例如便携式电子设备、计算机或可穿戴电子设备。
图1示出了三维NAND闪存设备100的一部分。闪存设备100包括衬底101，衬底101上方的绝缘层103，绝缘层103上方的一级下选择栅电极104，以及多级控制栅电极107，堆叠在底部选择栅电极104顶上，以形成交替的导体/电介质堆叠层。闪存设备还包括在控制栅电极107的堆叠层上方的一级上选择栅电极109，在相邻的下选择栅电极104之间的衬底101的部分中的掺杂源极线区域120，以及通过上选择栅电极109、控制栅电极107、下选择栅电极104和绝缘层103的NAND串114。NAND串114包括在 NAND串114的内表面上方的存储膜113和由存储膜113围绕的核心填充膜115。闪存设备100还包括在上选择栅电极109上方连接到NAND串114 的多个位线111和通过多个金属触点117连接到栅电极的多个金属互连119。为了清楚起见，图1中未示出相邻级的栅电极之间的绝缘层。栅电极包括上选择栅电极109、控制栅电极107(例如，也称为字线)和下选择栅电极 104。
在图1中，为了说明的目的，三级控制栅电极107-1、107-2和107-3 与一级上选择栅电极109和一级下选择栅电极104一起示出。每级栅电极在衬底101上方具有基本相同的高度。每级的栅电极由通过栅极电极堆叠层的栅极线狭缝108-1和108-2分开。同一级中的每个栅电极通过金属触点 117导电地连接到金属互连119。即，形成在栅电极上的金属触点的数量等于栅电极的数量(即，全部上选择栅电极109、控制栅电极107和下选择栅电极104的总和)。此外，形成相同数量的金属互连以连接到每个金属接触过孔。在一些布置中，形成额外的金属触点以连接到栅电极之外的其他结构，例如，虚设结构。
当形成NAND串114时，也可以形成其他垂直结构，其通过控制栅电极107-1、107-2和107-3的级向下延伸到衬底101。其他垂直结构的示例包括穿阵列触点(TAC)，其可用于与栅电极的级上方和/或下方的部件进行电连接。为了清楚起见，这些其他垂直结构未在图1中示出。
为了说明的目的，使用相同的元件编号标记三维NAND设备中的类似或相同的部分。然而，元件编号仅用于区分具体实施方式中的相关部分，并不表示功能、组成或位置的任何相似性或差异。图2中示出的结构200 是在其制造的示例性阶段期间的三维NAND存储设备的一部分。为了便于描述，未示出存储设备的其他部分。虽然在各种应用和设计中使用三维 NAND设备作为示例，但是所公开的结构也可以应用于类似或不同的半导体设备中，以例如提供沉积到高纵横比开口中的材料层的更好的阶梯覆盖。所公开的结构的具体应用不应受本公开内容的实施例的限制。出于说明性目的，字线和栅电极可互换使用以描述本公开内容。
图2示出了根据一些实施例的三维NAND存储设备在其制造的示例性阶段期间的示例性结构200。在一些实施例中，结构200包括衬底202。衬底202可以提供用于形成后续结构的平台。这种后续结构形成在衬底202 的前(例如，顶部)表面上。并且这种后续结构被称为形成在垂直方向(例如，垂直于衬底202的前表面)上。在图2中，并且对于所有随后示出的结构，X和Y方向沿着平行于衬底202的前表面和后表面的平面，而Z方向在垂直于衬底202的前表面和后表面的方向上。
在一些实施例中，衬底202包括用于形成三维存储设备的任何合适的材料。例如，衬底202可以包括硅、硅锗、碳化硅、绝缘体上硅(SOI)、绝缘体上锗(GOI)、玻璃、氮化镓、砷化镓和/或其他合适的III-V族化合物。
在一些实施例中，外延生长材料204设置在衬底202的各个区域上。外延生长材料204可以包括外延生长的硅，并且可以延伸到衬底202的一部分中。在一些实施例中，外延生长材料204形成高导电性底部触点，用于要在其上方形成的NAND存储器串。
在一些实施例中，在衬底202上方沉积第一牺牲电介质层206。第一牺牲电介质层206可包括氮化硅或二氧化硅。第一牺牲电介质层206可以与衬底202垂直间隔开，使得其穿过外延生长材料204的至少一部分。
在一些实施例中，在第一牺牲电介质层206上方形成交替的牺牲/电介质叠层208。叠层208包括与牺牲层交替的电介质层。叠层208的每个电介质层可以是氧化硅，而叠层208的每个牺牲层可以是不同的电介质材料，例如氮化硅。用于叠层208的每个电介质层或牺牲层的其他示例性材料包括多晶硅、多晶锗和多晶锗硅。尽管在叠层208中仅示出了总共17层，但应该理解，这仅用于说明目的，并且叠层208中可以包括任何数量的电介质层。在叠层208上方沉积另一电介质材料210。根据一些实施例，第二牺牲电介质层212形成在电介质材料210上方。第二牺牲电介质层212可以包括氮化硅或二氧化硅。
在本公开内容中未示出的后续制造步骤中，去除各种牺牲电介质层并用金属代替。例如，可以去除第一牺牲电介质层206并用金属代替，以沿着NAND存储器串的底部部分形成选择栅极。在另一示例中，可以去除叠层208的每个牺牲层并用金属代替以形成NAND存储器串的字线栅极。在又一个示例中，可以去除第二牺牲电介质层212并用金属代替，以沿着 NAND存储器串的顶部部分形成选择栅极。
根据一些实施例，多个开口214延伸通过叠层208并向下延伸到外延生长材料204。开口214填充有各种材料层以最终形成垂直NAND存储器串。图2中所示的示例性制造阶段示出了第一材料层集合沉积到开口214 中。
第一材料层集合包括多个存储层，为方便起见，将这些存储层分成绝缘层216和沟道层218。绝缘层216包括多个不同的材料层，其可以提供用于NAND存储器串的隧道层、储存层(也称为“电荷陷阱/储存层”)以及阻挡层。根据一些实施例，阻挡层、储存层和隧道层以所列顺序在开口214 的侧壁上彼此层叠布置(其中首先沉积阻挡层并且最后沉积隧道层)。隧道层可包括氧化硅、氮化硅或其任何组合。阻挡层可包括氧化硅、氮化硅、高介电常数(高k)电介质或其任何组合。储存层可包括氮化硅、氮氧化硅、硅或其任何组合。在一些实施例中，绝缘层216包括氧化硅/氮化硅/氧化硅 (ONO)电介质(例如，包括氧化硅的隧道层，包括氮化硅的储存层，以及包括氧化硅的阻挡层)。
沟道层218沿着开口214的每个侧壁设置在绝缘层216上方。沟道层 218可以是半导体沟道层，例如非晶硅、多晶硅或单晶硅。由于开口214的高纵横比性质，开口214的顶部部分附近的沟道层218的厚度t1大于开口 214的底部部分附近的沟道层218的厚度t2。然而，对于沟道层218期望获得约1:1的阶梯覆盖(本文定义为t1和t2之间的比率)。在一些实施例中，厚度t1取自沿着与开口214相交的顶部沉积的电介质层相邻的开口214的侧壁的位置，并且厚度t2取自沿着与开口214相交的底部沉积的电介质层相邻的开口214的侧壁的位置。
为了在其沉积之后控制沟道层218的厚度，执行湿法蚀刻过程。图3 示出了示例性蚀刻装置300，其包括含有溶液304的浴槽302。在操作期间，一个或多个晶圆301浸没在溶液304中。根据一些实施例，一个或多个晶圆301中的每一个包括具有与结构200类似的结构的多个管芯。在一些实施例中，首先将一个或多个晶圆301装载到舟皿结构306中，然后将舟皿结构306降低到溶液304中。
可以将浴槽302的尺寸设计成同时容纳大量晶圆以执行蚀刻操作。例如，浴槽302可以足够大以一次容纳多达20或25个4英寸或6英寸的晶圆，其中，晶圆彼此分隔开一小段距离(例如，小于10mm)。
在传统的蚀刻操作中，通过管308提供蚀刻剂溶液并且蚀刻剂溶液在每个晶圆301上方流过。蚀刻剂溶液的流动使溶液混合并有助于驱动晶圆 301上的蚀刻反应。然而，当这种传统蚀刻技术用于蚀刻如结构200所示的沟道层218时，蚀刻剂溶液快速进入开口214并几乎均匀地蚀刻沟道层218 的整个长度。结果，很难实现对于沟道层218接近1:1的阶梯覆盖。在一些实施例中，蚀刻剂溶液包含比例为约1:2:100的铵、水和F2O2的混合物。其他比率也是可能的。
根据一些实施例，浴槽302内的溶液304包括预混合的蚀刻剂溶液。例如，在将晶圆301置于浴槽302中之前混合铵、水和F2O2的蚀刻剂溶液。在混合之后，在将晶圆301置于浴槽302中之前使溶液304达到静止状态。静止状态是其中溶液静止或基本上静止以至于没有搅动的状态。一旦达到静止状态，可将晶圆301浸入浴槽302中少于1分钟、少于45秒或少于30秒。
通过预混合蚀刻剂溶液然后仅在其达到静止状态之后将晶圆浸入其中，蚀刻剂溶液不会积极主动地填充开口214，因此与开口214的底部部分相比，开口214的顶部部分被蚀刻更长的时间段。
图4A-4C示出了根据一些实施例的用于沟道层218的示例性湿法蚀刻过程。
图4A示出了根据一些实施例的在将晶圆301浸入静止蚀刻剂溶液304 之后的结构200。在第一时间段，蚀刻剂溶液304已经渗透到开口214的顶部区域402中并且因此开始蚀刻沟道层218的在顶部区域402内的部分。根据一些实施例，因为蚀刻剂溶液304处于静止状态，所以溶液仅通过毛细作用移动到开口214中。因此，与传统蚀刻技术相比，蚀刻剂溶液304 进入开口214受到更多控制并且更慢。
图4B示出了根据一些实施例的在第一时间段之后的第二时间段的结构200。蚀刻剂溶液304已渗透到开口214的中间区域404中，因此开始蚀刻沟道层218的在中间区域404内的部分，同时还继续蚀刻沟道层218的在顶部区域402内的部分。
图4C示出了根据一些实施例的在第二时间段之后的第三时间段的结构200。蚀刻剂溶液304已渗透到开口214的底部区域406中，因此开始蚀刻沟道层218的在底部区域406内的部分，同时还继续蚀刻沟道层218的在顶部区域402和中间区域404内的部分。通过与沟道层218的底部区域 406相比，对沟道层218的顶部区域402蚀刻更长的时间段，厚度差可以均等或基本上均等，并且对于沟道层218，可以使最终阶梯覆盖接近1:1。根据一些实施例，蚀刻剂溶液304填充开口214所花费的总时间为大约10秒、大约5秒或大约3秒。
图5是根据实施例的用于蚀刻半导体器件中的材料层的示例性方法500 的流程图。应当理解，方法500中示出的操作不是穷举的，并且可以在任何所示操作之前、之后或之间执行其他操作。在本公开内容的各种实施例中，方法500的操作可以以不同的顺序执行和/或变化。
在操作502中，在将蚀刻剂溶液引向将使用蚀刻剂溶液蚀刻的晶圆之前，将蚀刻剂溶液混合。蚀刻剂溶液可包含用于选择性蚀刻特定材料的一定比例的不同化学化合物。例如，蚀刻剂溶液可含有比例约为1:2:100的铵、水和F2O2。蚀刻剂溶液可以在浴槽中混合，或者蚀刻剂溶液可以在浴槽外混合，然后放入浴槽中。
在操作504中，使蚀刻剂溶液达到静止状态。在蚀刻剂溶液混合之后，在溶液变为静止并达到静止状态之前必须经过一段时间。当蚀刻剂溶液处于静止状态时，不应进一步混合蚀刻剂溶液。
在操作506中，将一个或多个晶圆浸入静止蚀刻剂溶液中。可以将一个或多个晶圆浸入含有蚀刻剂溶液的浴槽中。如上面参考结构200所讨论的，一个或多个晶圆中的每一个可以包括高纵横比开口，其中待蚀刻的材料层沉积在开口的侧壁上。材料层可以是多晶硅，并且在开口的顶部部分具有的厚度可以大于开口的底部部分的厚度。根据一些实施例，将一个或多个晶圆小心地浸入蚀刻剂溶液中，以便不搅动溶液。
在操作508中，将一个或多个晶圆保留在蚀刻剂溶液中预定的时间量。在此期间，蚀刻剂溶液以图4A-4C中所示的方式蚀刻材料层。因此，与开口内的材料层的底部部分相比，对开口内的材料层的顶部部分蚀刻更长的时间段。预定的时间段可以小于1分钟、小于45秒或小于30秒。
在操作510中，从蚀刻剂溶液中移除一个或多个晶圆。在一些实施例中，然后使用例如去离子水清洗所述一个或多个晶圆以从所述一个或多个晶圆去除任何过量的蚀刻剂溶液。
本公开内容描述了用于NAND存储设备的材料层的蚀刻方法的各种实施例。一种化学蚀刻一个或多个衬底上的材料层的示例性方法包括在浴槽中混合蚀刻剂溶液并使蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。所述一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，从而通过蚀刻剂减小材料层的厚度。
另一种化学蚀刻一个或多个衬底上的材料层的示例性方法包括混合蚀刻剂溶液并将蚀刻剂溶液置于浴槽中。该方法包括使蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。所述一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，从而通过蚀刻剂减小材料层的厚度。
另一种化学蚀刻一个或多个衬底上的材料层的示例性方法包括混合蚀刻剂溶液并将蚀刻剂溶液置于浴槽中。该方法包括使蚀刻剂溶液达到静止状态。在蚀刻剂溶液达到静止状态之后，该方法包括将一个或多个衬底送入浴槽中。该方法还包括使一个或多个衬底在浴槽中保留预定时间段，从而通过蚀刻剂减小材料层的厚度。
以上对具体实施例的描述将充分地揭示本公开内容的一般性质，以使得其他人可以通过应用本领域技术内的知识容易地修改和/或适应这些具体实施例的各种应用，而无需过度实验，且不脱离本公开内容的一般概念。因此，基于本文给出的教导和指导，这样的适应和修改旨在处于所公开的实施例的等同变换的含义和范围内。应该理解的是，本文中的措辞或术语是出于描述的目的而非限制的目的，使得本说明书的术语或措辞将由本领域技术人员根据本公开内容和指导来解释。
上面已经借助于功能构件块描述了本公开内容的实施例，该功能构建块示出了特定功能及其关系的实施方式。为了描述的方便，本文任意定义了这些功能构件块的边界。只要适当地执行了特定功能和关系，就可以定义可替换的边界。
发明内容和摘要部分可以阐述由发明人设想的本公开内容的一个或多个但不是全部的示例性实施例，并且因此不旨在以任何方式限制本公开内容和所附权利要求书。
本公开内容的广度和范围不应受任何上述示例性实施例的限制，而应仅根据所附权利要求及其等同变换来限定。

Claims (21)

1.一种对一个或多个衬底上的材料层进行化学蚀刻的方法，包括：
在浴槽中混合蚀刻剂溶液；
使所述蚀刻剂溶液达到静止状态；
在所述蚀刻剂溶液达到所述静止状态之后，将所述一个或多个衬底送入所述浴槽中，所述一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层；以及
使所述一个或多个衬底在所述浴槽中保留预定时间段，从而通过所述蚀刻剂溶液减小所述材料层的厚度。
2.根据权利要求1所述的方法，其中，混合所述蚀刻剂溶液包括混合含有铵、水和F2O2的溶液。
3.根据权利要求1所述的方法，其中，所述蚀刻剂溶液含有1:2:100的铵:水:F2O2的比率。
4.根据权利要求1所述的方法，其中，所述蚀刻剂溶液仅通过毛细作用移动到所述多个开口中。
5.根据权利要求4所述的方法，其中，所述蚀刻剂溶液在约五秒内填充所述多个开口。
6.根据权利要求1所述的方法，其中，所述材料层包括多晶硅。
7.根据权利要求1所述的方法，其中，在将所述一个或多个衬底送入所述浴槽中之前，所述材料层在所述多个开口的顶部部分处具有第一厚度，并且在所述多个开口的下部部分处具有第二厚度，所述第一厚度大于所述第二厚度。
8.根据权利要求7所述的方法，其中，在所述预定时间段之后，所述材料层的第一厚度与所述材料层的第二厚度基本相同。
9.根据权利要求1所述的方法，其中，所述预定时间段小于1分钟。
10.根据权利要求1所述的方法，还包括：
从所述浴槽中移除所述一个或多个衬底；以及
清洗所述一个或多个衬底以去除任何过量的蚀刻剂溶液。
11.一种对一个或多个衬底上的材料层进行化学蚀刻的方法，包括：
混合蚀刻剂溶液；
将所述蚀刻剂溶液置于浴槽中；
使所述蚀刻剂溶液达到静止状态；
在所述蚀刻剂溶液达到所述静止状态之后，将所述一个或多个衬底送入所述浴槽中；以及
使所述一个或多个衬底在所述浴槽中保留预定时间段，从而通过所述蚀刻剂溶液减小所述材料层的厚度。
12.根据权利要求11所述的方法，其中，混合所述蚀刻剂溶液包括混合含有铵、水和F2O2的溶液。
13.根据权利要求11所述的方法，其中，所述蚀刻剂溶液含有1:2:100的铵:水:F2O2的比率。
14.根据权利要求11所述的方法，其中，所述蚀刻剂溶液仅通过毛细作用移动到所述多个开口中。
15.根据权利要求14所述的方法，其中，所述蚀刻剂溶液在约五秒内填充所述多个开口。
16.根据权利要求11所述的方法，其中，所述材料层包括多晶硅。
17.根据权利要求11所述的方法，其中，所述一个或多个衬底包括多个开口，所述多个开口具有设置在所述多个开口的内表面上的材料层。
18.根据权利要求17所述的方法，其中，在将所述一个或多个衬底送入所述浴槽中之前，所述材料层在所述多个开口的顶部部分处具有第一厚度，并且在所述多个开口的下部部分处具有第二厚度，所述第一厚度大于所述第二厚度。
19.根据权利要求18所述的方法，其中，在所述预定时间段之后，所述材料层的第一厚度与所述材料层的第二厚度基本相同。
20.根据权利要求11所述的方法，其中，所述预定时间段小于1分钟。
21.根据权利要求11所述的方法，还包括：
从所述浴槽中移除所述一个或多个衬底；以及
清洗所述一个或多个衬底以去除任何过量的蚀刻剂溶液。
CN201880001785.0A 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进 Active CN109328393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010180042.3A CN111261508B (zh) 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/107605 WO2020061810A1 (en) 2018-09-26 2018-09-26 Step coverage improvement for memory channel layer in 3d nand memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010180042.3A Division CN111261508B (zh) 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进

Publications (2)

Publication Number Publication Date
CN109328393A true CN109328393A (zh) 2019-02-12
CN109328393B CN109328393B (zh) 2020-03-27

Family

ID=65256438

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010180042.3A Active CN111261508B (zh) 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进
CN201880001785.0A Active CN109328393B (zh) 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010180042.3A Active CN111261508B (zh) 2018-09-26 2018-09-26 3d nand存储器中存储沟道层的阶梯覆盖改进

Country Status (4)

Country Link
US (1) US10707221B2 (zh)
CN (2) CN111261508B (zh)
TW (1) TWI697102B (zh)
WO (1) WO2020061810A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951836A (zh) * 2019-11-26 2021-06-11 铠侠股份有限公司 半导体存储装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200048233A (ko) * 2018-10-29 2020-05-08 삼성전자주식회사 수직형 메모리 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366107A (zh) * 2005-10-05 2009-02-11 高级技术材料公司 用于除去蚀刻后残余物的含水氧化清洗剂
US20150132953A1 (en) * 2013-11-13 2015-05-14 Intermolecular Inc. Etching of semiconductor structures that include titanium-based layers

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20321702U1 (de) * 2003-05-07 2008-12-24 Universität Konstanz Vorrichtung zum Texturieren von Oberflächen von Silizium-Scheiben
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
US20130280887A1 (en) 2006-10-09 2013-10-24 Solexel, Inc. Method For Releasing a Thin-Film Substrate
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
JP5306669B2 (ja) 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
US8319311B2 (en) * 2009-03-16 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI gap-filling approach
US20120267601A1 (en) * 2011-04-22 2012-10-25 International Business Machines Corporation Phase change memory cells with surfactant layers
WO2014020906A1 (ja) 2012-07-30 2014-02-06 住友化学株式会社 複合基板の製造方法および半導体結晶層形成基板の製造方法
US9090499B2 (en) * 2013-03-10 2015-07-28 Qualcomm Incorporated Method and apparatus for light induced etching of glass substrates in the fabrication of electronic circuits
CN203941888U (zh) * 2014-05-26 2014-11-12 洛阳单晶硅有限责任公司 一种半导体硅片手动酸腐蚀装置
US10090357B2 (en) * 2015-12-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of using a surfactant-containing shrinkage material to prevent photoresist pattern collapse caused by capillary forces
US9978768B2 (en) 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
CN107393959A (zh) * 2017-07-07 2017-11-24 西安电子科技大学 基于自对准栅的GaN超高频器件及制作方法
CN107994026B (zh) * 2017-11-16 2020-07-10 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366107A (zh) * 2005-10-05 2009-02-11 高级技术材料公司 用于除去蚀刻后残余物的含水氧化清洗剂
US20150132953A1 (en) * 2013-11-13 2015-05-14 Intermolecular Inc. Etching of semiconductor structures that include titanium-based layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951836A (zh) * 2019-11-26 2021-06-11 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
US20200098772A1 (en) 2020-03-26
CN109328393B (zh) 2020-03-27
US10707221B2 (en) 2020-07-07
TWI697102B (zh) 2020-06-21
CN111261508A (zh) 2020-06-09
WO2020061810A1 (en) 2020-04-02
CN111261508B (zh) 2021-02-09
TW202013683A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN109314117B (zh) 操作3d存储器件的方法
CN109314118B (zh) 具有贯穿阵列触点的三维存储器件及其形成方法
CN109155319B (zh) 存储器件以及形成存储器件的方法
JP7328334B2 (ja) 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
CN109075174A (zh) 多堆叠层三维存储器件及其制造方法
KR102528754B1 (ko) 메모리 장치 및 그 형성 방법
US20190221558A1 (en) Three-dimensional memory device and fabrication method thereof
CN109155316A (zh) 3d存储器中的堆叠连接件及其制造方法
CN109496361A (zh) 具有z字形狭缝结构的三维存储器件及其形成方法
CN109716521A (zh) 用于三维存储器件的接触结构
CN109417074A (zh) 在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法
CN110024126A (zh) 三维存储器件及其形成方法
CN109417071A (zh) 用于使用非共形牺牲层在三维存储设备中形成沟道孔的方法
CN107431071A (zh) 用于增强在三维存储器结构中的开态电流的金属‑半导体合金区域
CN109196643B (zh) 存储器件及其形成方法
CN110520985A (zh) 三维存储器件的互连结构
CN104867930A (zh) 一种储存装置的制造方法
CN109906511A (zh) 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法
CN110289265A (zh) 3d nand存储器的形成方法
CN110197830A (zh) 3d nand存储器及其形成方法
CN109328393A (zh) 3d nand存储器中存储沟道层的阶梯覆盖改进
CN110289263A (zh) 3d nand存储器及其形成方法
CN110235249A (zh) 具有弯折的背面字线的三维存储器件
CN208923087U (zh) 半导体器件
CN110301046A (zh) 用于形成具有背面字线的三维存储器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant