CN109326565B - 可挠式面板及其制作方法 - Google Patents
可挠式面板及其制作方法 Download PDFInfo
- Publication number
- CN109326565B CN109326565B CN201811107488.2A CN201811107488A CN109326565B CN 109326565 B CN109326565 B CN 109326565B CN 201811107488 A CN201811107488 A CN 201811107488A CN 109326565 B CN109326565 B CN 109326565B
- Authority
- CN
- China
- Prior art keywords
- pattern
- insulating layer
- pads
- interlayer insulating
- flexible panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 259
- 239000011229 interlayer Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims description 87
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 description 27
- 229920005989 resin Polymers 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- -1 polyethylene terephthalate Polymers 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000007769 metal material Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 11
- 239000002356 single layer Substances 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 229910010272 inorganic material Inorganic materials 0.000 description 9
- 239000011147 inorganic material Substances 0.000 description 9
- 239000011368 organic material Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000004698 Polyethylene Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 4
- 229920001230 polyarylate Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种可挠式面板及其制作方法。上述的可挠式面板包括可挠式基底、第一绝缘层、第一层间绝缘层、第二层间绝缘层、元件阵列、多个接垫及多个缓冲图案。第一绝缘层位于可挠式基底上。第一层间绝缘层及第二层间绝缘层位于第一绝缘层上。元件阵列位于可挠式基底上。多个接垫分别电性连接于元件阵列。多个缓冲图案不与多个接垫接触且包括位于可挠式基底上的第一图案及第二图案。第一图案的延伸方向与第二图案的延伸方向形成大于0度且小于180度的夹角。
Description
技术领域
本发明是有关于一种半导体及其制作方法，且特别是有关于一种可挠式面板及其制作方法。
背景技术
随着携带式面板被广泛地应用，针对可挠性面板的开发也越趋积极，以实现于不同曲面下仍可显示的目的。一般来说，可挠性面板所使用的基板为可挠性基板，然而，于制造可挠性面板的过程时，将可挠性基板与载板分离后通常会因其产生的应力造成可挠性基板上的接垫之间距发生过大的变化量，以致于在后续进行封装时会使得在晶片与接垫接合的过程中发生对位不佳以及接合的良率不佳等问题。
因此，如何解决上述问题实已成目前亟欲解决的课题。
发明内容
本发明的至少一实施例提供一种可挠式面板，其具有高的可靠度以及低的制造成本。
本发明的至少一实施例提供一种可挠式面板的制造方法，其可提升制造可挠式面板的良率及可靠度，且可降低制造可挠式面板的成本。
本发明的至少一实施例的可挠式面板包括可挠式基底、第一绝缘层、第一层间绝缘层、第二层间绝缘层、元件阵列、多个接垫及多个缓冲图案。第一绝缘层位于可挠式基底上。第一层间绝缘层位于第一绝缘层上。第二层间绝缘层位于第一绝缘层上。元件阵列位于可挠式基底上。多个接垫分别电性连接于元件阵列且包括第一金属层以及第二金属层。第一金属层位于第一绝缘层上。第二金属层位于第二层间绝缘层上。第二金属层藉由开口与第一金属层电性连接。各个缓冲图案不与多个接垫接触且包括第一图案以及第二图案。第一图案以及第二图案位于可挠式基底上第一图案的延伸方向与第二图案的延伸方向形成夹角，且夹角为大于0度且小于180度。
本发明的至少一实施例的可挠式面板的制作方法包括以下步骤。提供载板。形成基底材料层于载板上。形成第一绝缘层于基底材料层上。形成第一层间绝缘层位于第一绝缘层上。形成第二层间绝缘层位于第一绝缘层上。形成元件阵列于基底材料层上。形成多个接垫。各个接垫分别电性连接于元件阵列且包括第一金属层以及第二金属层。第一金属层位于第一绝缘层上。第二金属层位于第二层间绝缘层上。第二金属层藉由开口与第一金属层电性连接。形成多个缓冲图案。各个缓冲图案不与多个接垫接触且包括第一图案以及第二图案。第一图案以及第二图案位于可挠式基底上，第一图案的延伸方向与第二图案的延伸方向形成夹角，且夹角为大于0度且小于180度。进行剥离制程分离基底材料层与载板以形成前述实施例的可挠式面板。将电路元件与可挠式面板的多个接垫接合。
基于上述，本发明的至少一实施方式的可挠性面板及其制造方法通过于可挠性基底上设置包括第一图案与第二图案的缓冲图案，且第一图案的延伸方向与第二图案的延伸方向形成夹角，藉此可于后续进行封装时提高晶片与多个接垫接合的良率及可靠度，且可使激光射束的提供方向更具有弹性，进而缩短可挠式面板的制造时间。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A为本发明第一实施例及第七实施例的可挠式面板的上视示意图。
图1B为本发明第一实施例的可挠式面板的剖面示意图。
图1C是图1A中的区域R的放大图。
图2A为本发明第二实施例的可挠式面板的上视示意图。
图2B为本发明第二实施例的可挠式面板的剖面示意图。
图3A为本发明第三实施例的可挠式面板的上视示意图。
图3B为本发明第三实施例的可挠式面板的剖面示意图。
图4A为本发明第四实施例的可挠式面板的上视示意图。
图4B为本发明第四实施例的可挠式面板的剖面示意图。
图5A为本发明第五实施例的可挠式面板的上视示意图。
图5B为本发明第五实施例的可挠式面板的剖面示意图。
图6A为本发明第六实施例的可挠式面板的上视示意图。
图6B为本发明第六实施例的可挠式面板的剖面示意图。
图7为本发明第七实施例的可挠式面板的剖面示意图。
图8A为本发明第八实施例的可挠式面板的上视示意图。
图8B为本发明第八实施例的可挠式面板的剖面示意图。
图9A至图9F为依照本发明一实施的可挠性显示器的制造方法的剖面示意图。
其中，附图标记：
10、20、30、40、50、60、70、80：可挠式面板
100：可挠式基底
100a：基底材料层
102：显示区
104：周边区
110：元件阵列
120：接垫
122：第一金属图案
124：第二金属图案
130：缓冲图案
132：第一图案
134：第二图案
140：导电层
142：连接电极
200：载板
300：剥离制程
400：电路元件
A1-A1’、A2-A2’、A3-A3’、A4-A4’、A5-A5’、A6-A6’、A7-A7’：剖线
BL1：第一绝缘层
BL2：第二绝缘层
D：漏极
D1：垂直投影方向
DL：数据线
G：栅极
GI：栅极绝缘层
H1、H2、H3、H4、H5：开口
IL1：第一层间绝缘层
IL2：第二层间绝缘层
IL3：第三层间绝缘层
M1：第一金属层
M2：第二金属层
PE：像素电极
PL：平坦层
R：区域
S：源极
SE：半导体层
SL：扫描线
S1：间距
T：主动元件
具体实施方式
以下将参照本实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。图式中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。另外，实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加图式的方向。因此，使用的方向用语是用来说明并非用来限制本发明。
图1A为本发明第一实施例的可挠式面板的上视示意图。图1B为本发明第一实施例的可挠式面板的剖面示意图。在此需说明的是，图1B是对应于图1A的剖线A1-A1’。图1C是图1A中的区域R的放大图。
请同时参照图1A、图1B以及图1C，在本实施方式中，可挠式面板10包括可挠式基底100、第一绝缘层BL1、第一层间绝缘层IL1、第二层间绝缘层IL2、元件阵列110、多个接垫120以及多个缓冲图案130。
在本实施方式中，可挠式基底100的材料可例如为有机聚合物。举例而言，可挠式基底100的材料可为聚酰亚胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylenenaphthalate；PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚砜(polyether sulfone；PES)或聚芳基酸酯(polyarylate)，或其它合适的材料、或前述至少二种材料的组合。
在本实施方式中，第一绝缘层BL1位于可挠式基底100上。第一绝缘层BL1的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第一绝缘层BL1可为单层结构或多层结构。举例而言，第一绝缘层BL1可为由氧化硅与氮化硅交错堆叠组成的多层结构，但不以此为限。
在本实施方式中，第一层间绝缘层IL1位于第一绝缘层BL1上。第一层间绝缘层IL1的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第一层间绝缘层IL1可为单层结构或多层结构。举例而言，第一层间绝缘层IL1可为包括氧化硅的单层结构，但不以此为限。
在本实施方式中，第二层间绝缘层IL2位于第一绝缘层BL1上。第二层间绝缘层IL2的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第二层间绝缘层IL2可为单层结构或多层结构。举例而言，第二层间绝缘层IL2可为由氧化硅与氮化硅堆叠组成的双层结构，但不以此为限。
在本实施方式中，元件阵列110位于可挠式基底100上，元件阵列110例如位于可挠式基底100的显示区102。元件阵列110例如为像素阵列，像素阵列例如为有机发光二极管像素阵列，但不以此为限。元件阵列110可包括多个主动元件T、多条扫描线SL、多条数据线DL以及多个像素电极PE。主动元件T可为顶部栅极型薄膜晶体管或底部栅极型薄膜晶体管。各个主动元件T例如包括栅极G、源极S、半导体层SE以及漏极D。多条扫描线SL分别与对应的栅极G电性连接，多条数据线DL分别与对应的源极S电性连接，源极S以及漏极D各自与半导体层SE电性连接，且多个像素电极PE分别与对应的漏极D电性连接。在本实施方式中，像素电极PE可藉由开口H4与漏极D电性连接。在本实施方式中，主动元件T的材料可包括(但不限于)：金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、透明导电材料、其他非金属但具导电特性的材料、或是其它合适的材料。像素电极PE的材料可包括透明导电材料或不透明导电材料。所述透明导电材料可包括(但不限于)：金属氧化物导电材料，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、其他合适的氧化物、或者是上述至少二者的堆叠层。所述不透明导电材料可包括(但不限于)：金属。
在本实施方式中，多个接垫120分别电性连接于元件阵列110，多个接垫120例如位于可挠式基底100的周边区104。周边区104举例系围绕显示区102，但本发明不以此为限。多个接垫120例如位于第一绝缘层BL1上。各个接垫120包括依序堆叠的第一金属图案122以及第二金属图案124，第一金属图案122位于第一绝缘层BL1上，且第二金属图案124位于第二层间绝缘层IL2上。第二金属图案124例如藉由设置于第一层间绝缘层IL1以及第二层间绝缘层IL2中的开口H1与第一金属图案122电性连接。第一金属图案122以及第二金属图案124的材料例如是铝、钼、钛、金、铟、锡或其组合。然而，本发明不以此为限，在其他实施方式中，第一金属图案122以及第二金属图案124的材料例如是合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。
在本实施方式中，扫描线SL以及主动元件T的栅极G例如与第一金属图案122由同层金属层所形成，且数据线DL以及主动元件T的源极S与漏极D例如与第二金属图案124由另一同层金属层形成。
在本实施方式中，多个缓冲图案130不与多个接垫120接触，多个缓冲图案130例如位于可挠式基底100的周边区104。各个缓冲图案130包括彼此连接并接触的第一图案132以及第二图案134。多个第一图案132以及多个第二图案134的材料分别例如为金属、多晶硅半导体或其组合。多个第一图案132以及多个第二图案134例如位于可挠式基底100上。在本实施方式中，多个第一图案132以及多个第二图案134皆位于可挠式基底100与第一绝缘层BL1之间，且第一图案132与对应的第二图案134接触。从另一个方向来看，多个第一图案132以及多个第二图案134位于两相邻接垫120之间。在本实施方式中，各个第一图案132的延伸方向与各个第二图案134的延伸方向形成夹角，上述夹角可为大于0度且小于180度，而在较佳的实施方式中，上述夹角为大于0度且小于或等于90度。
在本实施方式中，由于将多个第一图案132以及多个第二图案134设置于多个接垫120中的相邻二者之间，因此可减少由应力造成的接垫120之间的间距改变。在藉由进行激光剥除制程而将可挠式基底100由载板(未绘示)上剥除时，避免其产生的应力使得可挠式基底100弯曲而造成的多个接垫120之间的间距变化，以在后续进行封装时提高晶片与多个接垫120接合的良率及可靠度。
此外，在本实施方式中，第一图案132的延伸方向与第二图案134的延伸方向形成夹角，因此多个第一图案132与多个第二图案134中的至少一者不与多个接垫120的延伸方向平行，在进行前述激光剥除制程时，可不需刻意使激光方向与可挠式基底100的延伸方向具有特定角度，藉此可使激光射束的提供方向更具有弹性，进而缩短可挠式面板10的制造时间。
图2A为本发明第二实施例的可挠式面板的上视示意图。图2B为本发明第二实施例的可挠式面板的剖面示意图。在此需说明的是，图2B是对应于图2A的剖线A2-A2’。此外，图2A以及图2B的实施例分别沿用图1A以及图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。值得一提的是，图2A省略了显示区102的绘示。
请同时参照图2A以及图2B，图2A所绘示的可挠式面板20与图1A所绘示的可挠式面板10的主要差异在于：多个第一图案132中的一者不与对应的第二图案134接触。
在本实施方式中，多个第一图案132中的一者不与对应的第二图案134接触且具有间距S1。第一图案132与第二图案134之间的间距S1例如为大于0微米且小于或等于16微米，在较佳的实施方式中，第一图案132与第二图案134之间的间距S1为大于0微米且小于或等于8微米。
在本实施方式中，由于将多个第一图案132以及多个第二图案134设置于多个接垫120中的相邻二者之间，因此可减少由应力造成的多个接垫120之间的间距改变。在藉由进行激光剥除制程而将可挠式基底100由载板(未绘示)上剥除时，避免其产生的应力使得可挠式基底100弯曲而造成的多个接垫120之间的间距变化，以在后续进行封装时提高晶片与多个接垫120接合的良率及可靠度。
此外，在本实施方式中，第一图案132的延伸方向与第二图案134的延伸方向形成夹角，因此多个第一图案132与多个第二图案134中的至少一者不与多个接垫120的延伸方向平行，在进行前述激光剥除制程时，可不需刻意使激光方向与可挠式基底100的延伸方向具有特定角度，藉此可使激光射束的提供方向更具有弹性，进而缩短可挠式面板20的制造时间。
图3A为本发明第三实施例的可挠式面板的上视示意图。图3B为本发明第三实施例的可挠式面板的剖面示意图。在此需说明的是，图3B是对应于图3A的剖线A3-A3’。此外，图3A以及图3B的实施例分别沿用图1A以及图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。值得一提的是，图3A省略了显示区102的绘示。
请同时参照图3A以及图3B，图3A所绘示的可挠式面板30与图1A所绘示的可挠式面板10的主要差异在于：多个第一图案132与多个第二图案134中的至少一者于垂直投影方向D1上重叠于多个接垫120中之一者。
在本实施方式中，多个第一图案132与多个第二图案134中的至少一者例如对应着接垫120设置，且位于接垫120与可挠式基底100之间。在本实施方式中，第一图案132与第二图案134接触，但不以此为限。在其他实施方式中，多个第一图案132可不与多个第二图案134接触。
在本实施方式中，由于多个第一图案132与多个第二图案134中的至少一者于垂直投影方向D1上重叠于多个接垫120中之一者，因此可减少由应力造成的多个接垫120之间的间距改变。在藉由进行激光剥除制程而将可挠式基底100由载板(未绘示)上剥除时，避免其产生的应力使得可挠式基底100弯曲而造成的多个接垫120之间的间距变化，以在后续进行封装时提高晶片与多个接垫120接合的良率及可靠度。
此外，在本实施方式中，第一图案132的延伸方向与第二图案134的延伸方向形成夹角，因此多个第一图案132与多个第二图案134中的至少一者不与多个接垫120的延伸方向平行，在进行前述激光剥除制程时，可不需刻意使激光方向与可挠式基底100的延伸方向具有特定角度，藉此可使激光射束的提供方向更具有弹性，进而缩短可挠式面板30的制造时间。
图4A为本发明第四实施例的可挠式面板的上视示意图。图4B为本发明第四实施例的可挠式面板的剖面示意图。在此需说明的是，图4B是对应于图4A的剖线A4-A4’。此外，图4A以及图4B的实施例分别沿用图1A以及图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。值得一提的是，图4A省略了显示区102的绘示。
请同时参照图4A以及图4B，图4A所绘示的可挠式面板40与图1A所绘示的可挠式面板10的主要差异在于：第一图案132位于第一绝缘层BL1以及第一层间绝缘层IL1之间，且第二图案134位于第二层间绝缘层IL2上。
第一图案132例如与第一金属图案122是由同层金属层所形成，且第二图案134例如与第二金属图案124是由另一同层金属层所形成。亦即，在本实施方式中，第一图案132的材料与第一金属图案122的材料相同，且第二图案134的材料与第二金属图案124的材料相同，但不以此为限。在其他实施方式中，第二图案134可位于第一绝缘层BL1以及第一层间绝缘层IL1之间，且第一图案132可位于第二层间绝缘层IL2上。在本实施方式中，第一图案132与第二图案134于垂直投影方向D1上不重叠，但不以此为限。在其他实施方式中，第一图案132与第二图案134于垂直投影方向上D1可部分重叠，举例来说，第一图案132的侧边与第二图案134的侧边于垂直投影方向上D1重叠，且第一图案132与第二图案134不形成重叠面积。
在本实施方式中，由于将多个第一图案132以及多个第二图案134设置于多个接垫120中的相邻二者之间，因此可减少由应力造成的多个接垫120之间的间距改变。在藉由进行激光剥除制程而将可挠式基底100由载板(未绘示)上剥除时，避免其产生的应力使得可挠式基底100弯曲而造成的多个接垫120之间的间距变化，以在后续进行封装时提高晶片与多个接垫120接合的良率及可靠度。
此外，在本实施方式中，第一图案132的延伸方向与第二图案134的延伸方向形成夹角，因此多个第一图案132与多个第二图案134中的至少一者不与多个接垫120的延伸方向平行，在进行前述激光剥除制程时，可不需刻意使激光方向与可挠式基底100的延伸方向具有特定角度，藉此可使激光射束的提供方向更具有弹性，进而缩短可挠式面板40的制造时间。
图5A为本发明第五实施例的可挠式面板的上视示意图。图5B为本发明第五实施例的可挠式面板的剖面示意图。在此需说明的是，图5B是对应于图5A的剖线A5-A5’。此外，图5A以及图5B的实施例分别沿用图4A以及图4B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。值得一提的是，图5A省略了显示区102的绘示。
请同时参照图5A以及图5B，图5A所绘示的可挠式面板50与图4A所绘示的可挠式面板40的主要差异在于：由第一图案132的延伸方向与第二图案134的延伸方向形成的夹角为90度。
在本实施方式中，由第一图案132的延伸方向与第二图案134的延伸方向形成的夹角为90度，且第二图案134的延伸方向与接垫120的延伸方向平行，但不以此为限。在其他实施方式中，第一图案132的延伸方向与接垫120的延伸方向平行。其余部分请参考前述实施例，在此不赘述。
图6A为本发明第六实施例的可挠式面板的上视示意图。图6B为本发明第六实施例的可挠式面板的剖面示意图。在此需说明的是，图6B是对应于图6A的剖线A6-A6’。此外，图6A以及图6B的实施例分别沿用图1A以及图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。值得一提的是，图6A省略了显示区102的绘示。
请同时参照图6A以及图6B，图6A所绘示的可挠式面板60与图1A所绘示的可挠式面板10的主要差异在于：(a)可挠式面板60更包括第二绝缘层BL2，且(b)各个缓冲图案130的第一图案132与第二图案134相交并于垂直投影方向D1上与接垫120重叠。
在本实施方式中，第二绝缘层BL2位于第一绝缘层BL1上且位于缓冲图案130与接垫120之间。第二绝缘层BL2的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第二绝缘层BL2可为单层结构或多层结构。举例而言，第二绝缘层BL2可为包括氧化硅的单层结构，但不以此为限。
在本实施方式中，各个缓冲图案130的第一图案132与第二图案134相交并于垂直投影方向D1上与接垫120重叠，且第一图案132与第二图案134之间具有第一绝缘层BL1。各个缓冲图案130的第一图案132与第二图案134举例是构成十字。在本实施方式中，第一图案132可与两个第二图案134相交，第二图案134可与两个第一图案132相交，第一图案132与第二图案134相交处可于垂直投影方向D1上与接垫120重叠。多个第一图案132与多个第二图案134构成网状图案，网状图案的延伸方向与接垫120的延伸方向垂直，网状图案于垂直投影方向D1上与多个接垫120重叠，但不以此为限。其余部分请参考前述实施例，在此不赘述。
图7为本发明第七实施例的可挠式面板的剖面示意图。在此需说明的是，图7是对应于图1A的剖线A1-A1’。此外，图7的实施例分别沿用图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请同时参照图1A以及图7，在本实施方式中，缓冲图案130的第一图案132以及第二图案134位于第一绝缘层BL1以及第一层间绝缘层IL1之间。第一图案132以及第二图案134例如与第一金属图案122是由同层金属层所形成。亦即，在本实施方式中，第一图案132以及第二图案134的材料与第一金属图案122的材料相同。在本实施方式中，第一图案132与第二图案134接触，但不以此为限。在其他实施方式中，第一图案132可不与第二图案134接触。其余部分请参考前述实施例，在此不赘述。
图8A为本发明第八实施例的可挠式面板的上视示意图。图8B为本发明第八实施例的可挠式面板的剖面示意图。在此需说明的是，图8B是对应于图8A的剖线A7-A7’。此外，图8A以及图8B的实施例分别沿用图1A以及图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请同时参照图8A以及图8B，图8A所绘示的可挠式面板80与图1A所绘示的可挠式面板10的主要差异在于：缓冲图案130位于第二层间绝缘层IL2上。值得一提的是，图8A省略了显示区102的绘示。
在本实施方式中，缓冲图案130的第一图案132以及第二图案134位于第二层间绝缘层IL2上。第一图案132以及第二图案134例如与第二金属图案124是由同层金属层所形成。亦即，在本实施方式中，第一图案132以及第二图案134的材料与第二金属图案124的材料相同。在本实施方式中，第一图案132与第二图案134接触，但不以此为限。在其他实施方式中，第一图案132可不与第二图案134接触。其余部分请参考前述实施例，在此不赘述。
为了详细说明本实施方式的阵列基板的技术内容，以下更搭配图9A至图9F来说明本实施方式的阵列基板的制造方法。
图9A至图9F为依照本发明一实施的可挠性显示器的制造方法的剖面示意图。在此需说明的是，尽管图9A至图9F所绘示的可挠性显示器的制造方法是以本发明的第八实施例的可挠性显示器80为例进行说明，但不以此为限。
请参照图9A，依续形成基底材料层100a、第一绝缘层BL1、半导体层SE、栅极绝缘层GI以及第一金属层M1于载板200上。载板200可为硬质基板(rigid substrate)，其在制造过程中不易受外力影响而变形。在本实施方式中，载板200的材料例如是玻璃、聚碳酸酯(polycarbonate，PC)、不锈钢板或其组合。基底材料层100a的材料例如是聚酰亚胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate；PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚砜(polyether sulfone；PES)或聚芳基酸酯(polyarylate)，或其它合适的材料、或前述至少二种材料的组合。基底材料层100a的形成方法例如是利用狭缝涂布法(slit coating)、旋涂法(spin coating)或其组合。基底材料层100a例如具有显示区102以及周边区104。
第一绝缘层BL1的形成方法例如是利用物理气相沉积法或化学气相沉积法而形成。在本实施方式中，第一绝缘层BL1的材料及结构组成可参照前述实施方式，于此不再赘述。
半导体层SE形成于基底材料层100a的显示区102中。半导体层SE的形成方法例如是利用微影蚀刻制程而形成。举例来说，可先利用物理气相沉积法或金属化学气相沉积法全面性地形成半导体材料层(未绘示)以覆盖第一绝缘层BL1。接着，于半导体材料层上形成光阻材料层(未绘示)。利用光罩(未绘示)对光阻材料层(未绘示)进行微影制程，以形成图案化光阻层(未绘示)。之后，以图案化光阻层为罩幕，对半导体材料层进行蚀刻制程，以形成半导体层SE。半导体层SE的材料可为多晶硅，但本发明不以此为限。半导体层SE的材料亦可为非晶硅、微晶硅、单晶硅、纳米晶硅、金属氧化物半导体、或其它具有不同晶格排列的半导体材料。
栅极绝缘层GI的形成方法例如是利用物理气相沉积法或化学气相沉积法而形成。栅极绝缘层GI的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，栅极绝缘层GI可为单层结构或多层结构。举例而言，栅极绝缘层GI可为由氧化硅及氮化硅组成的双层结构，但不以此为限。
第一金属层M1的形成方法例如是利用物理气相沉积法或金属化学气相沉积法后再进行微影蚀刻制程而形成。举例来说，可先利用物理气相沉积法或金属化学气相沉积法于栅极绝缘层GI上全面性地形成第一金属材料层(未绘示)。接着，于第一金属材料层上形成光阻材料层(未绘示)。利用光罩(未绘示)对光阻材料层(未绘示)进行微影制程，以形成图案化光阻层(未绘示)。之后，以图案化光阻层为罩幕，对第一金属材料层进行蚀刻制程，以形成第一金属层M1。在本实施例中，第一金属层M1的材料及结构组成可参照前述实施例，于此不再赘述。请同时参照图8A以及图9A，形成于显示区102中的第一金属层M1可例如作为可挠式面板80的扫描线SL以及栅极G，形成于周边区104中的第一金属层M1则可例如作为接垫120的第一金属图案122。此外，形成于显示区102中的栅极G例如对应着半导体层SE设置。
请参照图9B，依续形成第一层间绝缘层IL1以及第二层间绝缘层IL2于第一绝缘层BL1上。举例来说，第一层间绝缘层IL1形成于栅极绝缘层GI上且覆盖第一金属层M1，且第二层间绝缘层IL2形成于第一层间绝缘层IL1。第一层间绝缘层IL1以及第二层间绝缘层IL2的形成方法例如是利用物理气相沉积法或化学气相沉积法而形成。第一层间绝缘层IL1以及第二层间绝缘层IL2的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第一层间绝缘层IL1以及第二层间绝缘层IL2的材料及结构组成可参照前述实施方式，于此不再赘述。
请参照图9C，形成第二金属层M2于第二层间绝缘层IL2上。第二金属层M2的形成方法例如是利用物理气相沉积法或金属化学气相沉积法后再进行微影蚀刻制程而形成。举例来说，可先利用物理气相沉积法或金属化学气相沉积法于第二层间绝缘层IL2上全面性地形成第二金属材料层(未绘示)。接着，于第二金属材料层上形成光阻材料层(未绘示)。利用光罩(未绘示)对光阻材料层(未绘示)进行微影制程，以形成图案化光阻层(未绘示)。之后，以图案化光阻层为罩幕，对第一金属材料层进行蚀刻制程，以形成第二金属层M2。在本实施例中，第二金属层M2的材料及结构组成可参照前述实施例，于此不再赘述。在形成第二金属层M2之前，可移除部分的栅极绝缘层GI、第一层间绝缘层IL1以及第二层间绝缘层IL2，以分别于周边区104与显示区102中形成开口H1与开口H2、H3，且第二金属层M2填入开口H1与开口H2、H3。形成于显示区102中且填入开口H2、H3的第二金属层M2可分别作为可挠式面板80的源极S以及漏极D，且源极S以及漏极D分别与半导体层SE电性连接。形成于周边区104中的第二金属层M2则可作为接垫120的第二金属图案124以及缓冲层130的第一图案132与第二图案134。亦即，在本实施方式中，第一图案132以及第二图案134的材料与第二金属图案124的材料相同。在本实施方式中，第一图案132与第二图案134接触，但不以此为限。在其他实施方式中，第一图案132可不与第二图案134接触。
请参照图9D，依续形成第三层间绝缘层IL3、平坦层PL以及导电层140于第二层间绝缘层IL2上。第三层间绝缘层IL3的形成方法例如是利用物理气相沉积法或化学气相沉积法而形成。第三层间绝缘层IL3的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。第三层间绝缘层IL3的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。在本实施方式中，第三层间绝缘层IL3可为单层结构或多层结构。举例而言，第三层间绝缘层IL3可为包含氮化硅堆叠的单层结构，但不以此为限。
上述的平坦层PL的形成方法例如是利用物理气相沉积法或化学气相沉积法而形成。在本实施方式中，平坦层PL的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料(例如：聚酰亚胺系树脂、环氧系树脂或压克力系树脂)或上述的组合，但本发明不以此为限。平坦层PL可为单层结构，但本发明并不限于此。在其他实施方式中，平坦层PL也可为多层结构。平坦层PL可提供较佳的平整度，以利后续导电层140的形成。
上述的导电层140的形成方法可例如是利用溅镀法而形成。导电层140的材料可为金属氧化物导电材料(例如：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物)、其它合适的氧化物、或者是上述至少二者的堆叠层。在形成导电层140之前，可移除部分的第三层间绝缘层IL3以及平坦层PL，以于显示区102中形成开口H4而暴露出部分的漏极D的顶表面，且于周边区104中形成开口H5而暴露出部分的接垫120的第二金属图案124的顶表面。导电层140包括多个像素电极PE以及多个连接电极142，形成于显示区102中的像素电极PE可藉由开口H4与漏极D电性连接，形成于周边区104中的连接电极142可藉由开口H5与接垫120的第二金属图案124电性连接。
请参照图9E，进行剥离制程300，以分离基底材料层100a与载板200以形成包括图8A以及图8B所绘示的可挠式面板80的结构。在本实施方式中，剥离制程400例如是激光剥离制程。提供激光射束于载板200的外侧并使激光能量朝基底材料层100a的方向传递，以弱化基底材料层100a与载板200之间的接合性，接下来，将基底材料层100a由载板200上剥除，以分离基底材料层100a与载板200。激光射束的能量例如是200～310mJ/cm2。在较佳的实施方式中，使基底材料层100a与载板200分离的激光射束的能量例如是240mJ/cm2。值得一提的是，通常在进行激光剥离制程时的激光射束的行进方向会平行或垂直于接垫120的延伸方向。由于第一图案132的延伸方向与第二图案134的延伸方向形成夹角，且第一图案132与第二图案134中的至少一者的延伸方向不与接垫120的延伸方向平行。举例而言，第一图案132与第二图案134中的一者的延伸方向与接垫120的延伸方向所形成的夹角为大于0度且小于180度。因此，在进行激光剥离制程而将载板200至基底材料层100a上剥除时，由于激光射束的行进方向不与第一图案132或第二图案134的延伸方向平行，其产生的应力可较小而可不使因基底材料层100a弯曲而造成的多个接垫120之间的间距变化，藉此可顺利地分离载板200与基底材料层100a。在将基底材料层100a自载板200上取下后，可形成可挠性基底100。
请参照图9F，将电路元件400与可挠式面板80的多个接垫120接合以形成可挠式装置。在本实施方式中，电路元件400的多个端子(未绘示)分别与多个连接电极142接合并与对应的接垫120电性连接。在本实施方式中，电路元件400可为可挠性印刷电路板(FPCB)或薄膜覆晶封装(COF)。在电路元件400为可挠性印刷电路板时，可例如藉由导电胶将可挠性印刷电路板设置于周边区104且使可挠性印刷电路板与对应的接垫120电性连接。在电路元件400为薄膜覆晶封装时，可将于其上压合有驱动晶片的电路板与对应的接垫120电性连接。
综上所述，本发明的至少一实施方式的可挠性面板及其制造方法通过于可挠性基底上设置多个缓冲图案，藉此可减少因应力造成的相邻两接垫的间距的变化量，以在后续进行封装时提高晶片与多个接垫接合的良率及可靠度。并且，在藉由进行激光剥除制程将载板至可挠式基底上剥除时，由于多个缓冲图案中的第一图案与第二图案的延伸方向形成特定夹角，藉此可于后续进行封装时提高晶片与多个接垫接合的良率及可靠度，且可使激光射束的提供方向更具有弹性，进而缩短可挠式面板的制造时间。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (15)
1.一种可挠式面板，其特征在于，包括：
一可挠式基底；
一第一绝缘层，位于该可挠式基底上；
一第一层间绝缘层位于该第一绝缘层上；
一第二层间绝缘层位于该第一层间绝缘层上；
一元件阵列，位于该可挠式基底上；
多个接垫，分别电性连接于该元件阵列，各该接垫包括：
一第一金属图案，位于该第一绝缘层上；以及
一第二金属图案，位于该第二层间绝缘层上，其中该第二金属图案藉由一开口与该第一金属图案电性连接；以及
多个缓冲图案，不与该些接垫接触，各该缓冲图案包括：
一第一图案，位于该可挠式基底上；以及
一第二图案，位于该可挠式基底上，其中该第一图案的一水平延伸方向与该第二图案的一水平延伸方向于该可挠式基底上形成一夹角，该夹角为大于0度且小于180度，该第一图案与该第二图案中的至少一者于该可挠式基底上不与各该接垫的水平延伸方向平行。
2.如权利要求1所述的可挠式面板，其特征在于，各该缓冲图案的该第一图案与该第二图案位于该可挠式基底以及该第一绝缘层之间且位于两相邻接垫之间。
3.如权利要求2所述的可挠式面板，其特征在于，各该缓冲图案的该第一图案与该第二图案接触且该第一图案与该第二图案的材料包含金属或多晶硅半导体。
4.如权利要求2所述的可挠式面板，其特征在于，各该缓冲图案的该第一图案与该第二图案不接触且其间距为大于0微米且小于或等于8微米。
5.如权利要求1所述的可挠式面板，其特征在于，各该缓冲图案的该第一图案与该第二图案位于该可挠式基底以及该第一绝缘层之间，该些缓冲图案中的至少一者于一垂直投影方向上重叠于该些接垫中之一者，各该缓冲图案的该第一图案与该第二图案接触且该第一图案与该第二图案的材料包含金属或多晶硅半导体。
6.如权利要求1所述的可挠式面板，其特征在于，该些第一金属图案位于该第一绝缘层以及该第二层间绝缘层之间，各该缓冲图案之：
该第一图案位于该第一绝缘层以及该第一层间绝缘层之间；且该第二图案位于该第二层间绝缘层上。
7.如权利要求6所述的可挠式面板，其特征在于，各该缓冲图案位于两相邻接垫之间，其中各该缓冲图案之：
该第一图案的材料与该第一金属图案的材料相同；且
该第二图案的材料与该第二金属图案的材料相同。
8.如权利要求7所述的可挠式面板，其特征在于，该夹角为90度，各该缓冲图案的该第一图案的该延伸方向或该第二图案的该延伸方向平行于该些接垫中之一者的一延伸方向。
9.如权利要求1所述的可挠式面板，其特征在于，更包含一第二绝缘层位于该些缓冲图案与该些接垫之间，各该缓冲图案的该第一图案及该第二图案相交并于一垂直投影方向上与该些接垫中之一者重叠。
10.如权利要求9所述的可挠式面板，其特征在于，各该缓冲图案的该第一图案及该第二图案构成十字。
11.如权利要求1所述的可挠式面板，其特征在于，各该缓冲图案位于两相邻接垫之间且位于该第一绝缘层及该第一层间绝缘层之间，其中各该缓冲图案的该第一图案与该第二图案的材料相同于该第一金属图案的材料。
12.如权利要求1所述的可挠式面板，其特征在于，各该缓冲图案位于两相邻接垫之间且位于该第二层间绝缘层上，其中各该缓冲图案的该第一图案与该第二图案的材料相同于该第二金属图案的材料。
13.一种可挠式面板的制作方法，其特征在于，包括：
提供一载板；
形成一基底材料层于该载板上；
形成一第一绝缘层于该基底材料层上；
形成一第一层间绝缘层位于该第一绝缘层上；
形成一第二层间绝缘层位于该第一层间绝缘层上；
形成一元件阵列于该基底材料层上；
形成多个接垫，分别电性连接于该元件阵列，各该接垫包括：
一第一金属图案，位于该第一绝缘层上；以及
一第二金属图案，位于该第二层间绝缘层上，其中该第二金属图案藉由一开口与该第一金属图案电性连接；
形成多个缓冲图案，不与该些接垫接触，各该缓冲图案包括：
一第一图案，位于该基底材料层上；以及
一第二图案，位于该基底材料层上，其中该第一图案的一延伸方向与该第二图案的一延伸方向之间形成一夹角，该夹角为大于0度且小于180度；
进行一剥离制程分离该基底材料层与该载板以形成如权利要求1项所述的可挠式面板；以及
将一电路元件与该可挠式面板的该些接垫接合。
14.如权利要求13所述的可挠式面板的制作方法，其特征在于，进行该剥离制程的步骤包括：
沿一扫描方向提供一激光射束于远离该基底材料层的该载板的一表面，其中该扫描方向与各该接垫的一延伸方向形成一角度。
15.如权利要求13所述的可挠式面板的制作方法，其特征在于，该电路元件包括一薄膜覆晶封装或一可挠性印刷电路板，该元件阵列包含一有机发光二极管像素阵列。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107123576A TWI684266B (zh) | 2018-07-06 | 2018-07-06 | 可撓式面板及其製作方法 |
| TW107123576 | 2018-07-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326565A CN109326565A (zh) | 2019-02-12 |
| CN109326565B true CN109326565B (zh) | 2020-10-09 |
Family
ID=65265073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811107488.2A Active CN109326565B (zh) | 2018-07-06 | 2018-09-21 | 可挠式面板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109326565B (zh) |
| TW (1) | TWI684266B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506816B (zh) * | 2020-09-18 | 2023-07-14 | 友达光电股份有限公司 | 可挠式光感测面板及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042024B2 (en) * | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| JP2015118972A (ja) * | 2013-12-17 | 2015-06-25 | シナプティクス・ディスプレイ・デバイス合同会社 | 半導体装置の製造方法 |
| JP6220300B2 (ja) * | 2014-03-20 | 2017-10-25 | 株式会社ジャパンディスプレイ | 有機エレクトロルミネセンス表示装置の製造方法及び有機エレクトロルミネセンス表示装置 |
| KR102512040B1 (ko) * | 2016-05-04 | 2023-03-20 | 엘지디스플레이 주식회사 | 플렉서블 디스플레이 패널 및 그 제조 방법 |
| CN107068862B (zh) * | 2017-03-06 | 2020-06-02 | 京东方科技集团股份有限公司 | 柔性显示基板及其制造方法、柔性显示装置、载体基板 |
-
2018
- 2018-07-06 TW TW107123576A patent/TWI684266B/zh active
- 2018-09-21 CN CN201811107488.2A patent/CN109326565B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326565A (zh) | 2019-02-12 |
| TWI684266B (zh) | 2020-02-01 |
| TW202006934A (zh) | 2020-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672755B2 (en) | Conductive layer structures for substrates | |
| US20210349341A1 (en) | Display device | |
| US9501165B2 (en) | Organic light emitting diode display device with touch screen and method of fabricating the same | |
| CN110518054B (zh) | 显示装置及其制造方法 | |
| CN112133729B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN109638061B (zh) | 显示面板及其制造方法 | |
| US11201303B2 (en) | Flexible display panel, method for manufacturing flexible display panel and display device | |
| US20200293134A1 (en) | Touch sensing unit, display device including the touch sensing unit, and method of aging the touch sensing unit | |
| CN113363264A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| EP4053901A1 (en) | Display substrate, preparation method therefor, and display device | |
| US11972704B2 (en) | Flexible display device | |
| KR102619978B1 (ko) | 플렉서블 표시 장치 | |
| US11302622B2 (en) | Electronic device having integrated circuit chip connected to pads on substrate with curved corners | |
| CN109326565B (zh) | 可挠式面板及其制作方法 | |
| WO2023165357A1 (zh) | 显示装置及其制备方法 | |
| US20220330430A1 (en) | Bonding pad structure | |
| US20120193656A1 (en) | Display device structure and manufacturing method thereof | |
| US20240096900A1 (en) | Display panel | |
| TWI830424B (zh) | 電子裝置 | |
| US20230225052A1 (en) | Connection structure and electronic device | |
| US20230018953A1 (en) | Display device | |
| US20230123605A1 (en) | Electronic device and method of manufacturing the same | |
| EP4149236A1 (en) | Display device and method of providing the same | |
| US20240155777A1 (en) | Electronic device | |
| CN117202706A (zh) | 显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |