CN109309098A - 同时制造soi晶体管和体衬底上的晶体管的方法 - Google Patents

同时制造soi晶体管和体衬底上的晶体管的方法 Download PDF

Info

Publication number
CN109309098A
CN109309098A CN201810760154.9A CN201810760154A CN109309098A CN 109309098 A CN109309098 A CN 109309098A CN 201810760154 A CN201810760154 A CN 201810760154A CN 109309098 A CN109309098 A CN 109309098A
Authority
CN
China
Prior art keywords
transistor
body substrate
layer
opening
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810760154.9A
Other languages
English (en)
Other versions
CN109309098B (zh
Inventor
F·朱利恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN109309098A publication Critical patent/CN109309098A/zh
Application granted granted Critical
Publication of CN109309098B publication Critical patent/CN109309098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种同时制造SOI型的MOS晶体管以及体衬底上的第一晶体管和第二晶体管的方法，包括：a)在覆盖半导体衬底的绝缘层上提供半导体层；b)形成掩模，该掩模包括在第二晶体管的位置上方的与待形成的第二晶体管相比宽度更小的中央开口；c)垂直于开口，完全蚀刻半导体层和绝缘层，因此导致在第二晶体管的位置处的绝缘层的剩余部分；d)外延生长半导体直到半导体层的上部水平；e)形成隔离沟槽；以及f)形成晶体管的栅极绝缘体，第二晶体管的栅极绝缘体包括绝缘层的所述剩余部分的至少一部分。

Description

同时制造SOI晶体管和体衬底上的晶体管的方法
技术领域
本专利申请涉及电子芯片领域，并且具体地涉及在同一芯片上同时制造绝缘体上硅(SOI)型的晶体管以及体衬底上型的N沟道和P沟道晶体管的方法。
背景技术
电子芯片可以在半导体衬底上同时包含绝缘体上半导体(SOI)型的晶体管和体衬底上型的晶体管。在SOI型的晶体管中，沟道区域位于所谓的SOI结构的上部半导体层中，SOI结构包括在上部层之下覆盖衬底的绝缘体。SOI晶体管可以是完全耗尽的绝缘体上硅(FDSOI)型，也就是说它们的沟道区域由厚度小于25nm或者实际上小于10nm的本征半导体制成。在体衬底上型的晶体管中，沟道区域是衬底的掺杂的上部部分。
各种晶体管类型允许在数字或模拟模式中以各种电压进行不同方式的操作。体衬底上的晶体管通常在模拟模式中和/或对于高电压(例如，大于3V)是优选的。
体衬底上的晶体管可能表现出不同的问题，更特别地是在处理N沟道晶体管时。
一个问题在于，在通常的这样的晶体管中，晶体管越小，泄漏电流的相对值越高。这导致高能量消耗。
另一问题在于，意图相同的晶体管实际上通常表现出不同的电气特性，特别是不同的阈值电压。这些电气特性之间的差异通常倾向于随着操作温度的降低而变差。这在实际获取设想的电气特性时导致不同的困难。这些困难特别地出现在模拟操作方面，例如在测量装置中，以及/或者出现在冷操作方面，例如在负环境温度下。这通常会导致某些芯片在制造后检查时被拒绝。
多种解决方案使得解决上述问题成为可能。已知的方法使得能够针对体衬底上的N沟道晶体管实现这些解决方案，并且同时制造体衬底上的P沟道晶体管和SOI晶体管提出了各种问题。特别地，这些方法需要很多制造步骤。
发明内容
一个实施例提供了缓解上文中描述的全部或一些缺点的规定。
因此，一个实施例提供了一种同时制造SOI型的MOS晶体管、体衬底上第一晶体管和体衬底上第二晶体管的方法，包括：a)在覆盖半导体衬底的绝缘层上提供半导体层；b)形成覆盖SOI型的晶体管的位置的掩模层，掩模层包括在第一晶体管的位置上方的与待形成的第一晶体管相比更宽的开口和在第二晶体管的位置上方的与待形成的第二晶体管相比宽度更小的中央开口；c)垂直于开口，蚀刻完全穿过半导体层和绝缘层的腔体，因此导致在第二晶体管的位置的边缘下方的绝缘层的剩余部分；d)在腔体中外延生长半导体直到半导体层的上部水平；e)形成界定待形成的晶体管的隔离沟槽，以及去除结构的位于半导体层的上部水平上方的元件；以及f)形成晶体管的栅极绝缘体，第二晶体管的栅极绝缘体包括绝缘层的所述剩余部分的至少一部分并且在第二晶体管的边缘处比在第二晶体管的中央处更厚。
根据一个实施例，该方法包括在步骤f)中：对位于绝缘层的所述剩余部分上的半导体层的部分进行热氧化。
根据一个实施例，该方法包括在步骤f)中：去除位于绝缘层的所述剩余部分上的半导体层的部分的至少一个上部部分。
根据一个实施例，在步骤f)中，至少部分地通过沉积形成第二晶体管的栅极绝缘体。
根据一个实施例，该方法包括：在步骤a)与步骤b)之间，利用氮化硅层覆盖该结构；在步骤c)中，垂直于开口蚀刻氮化硅层，以及在步骤c)与步骤d)之间，去除掩模层。
根据一个实施例，该方法包括在步骤a)中：利用氧化硅层覆盖半导体层。
根据一个实施例，在步骤b)中，位于第二晶体管上方的开口在从上方来看时具有矩形形状并且延伸到待形成的第二晶体管的漏极-源极区域上方。
根据一个实施例，在步骤b)中，位于第二晶体管的位置上方的开口在从上方来看时包括与待形成的第二晶体管相比宽度更小的中央部分、以及位于待形成的第二晶体管的漏极-源极区域上方并且与待形成的第二晶体管相比更宽的两个部分。
根据一个实施例，绝缘层的所述剩余部分具有在2到50nm之间的宽度。
根据一个实施例，半导体层具有在5到500nm之间的厚度。
根据一个实施例，绝缘层具有在5到500nm之间的厚度。
根据一个实施例，体衬底上第一晶体管是P沟道的，并且体衬底上第二晶体管是N沟道的。
一个实施例提供了一种电子芯片，其包括SOI型的MOS晶体管、体衬底上第一晶体管和体衬底上第二晶体管，其中第二晶体管的栅极绝缘体的边缘包括SOI结构的绝缘层的部分，SOI型的晶体管形成在该SOI结构中或该SOI结构上，第二晶体管的栅极绝缘体在边缘处比在第二晶体管的中央处更厚，并且第一晶体管的栅极绝缘体没有所述SOI结构的绝缘层的部分。
根据一个实施例，体衬底上第一晶体管是P沟道的，并且体衬底上第二晶体管是N沟道的。
附图说明
这些特征和优点以及其他特征和优点将在结合附图给出的对特定实施例的以下非限制性描述中将被详细阐述，在附图中：
图1A至图1E是示出制造SOI型的晶体管和体衬底上型的晶体管的方法的步骤的局部和示意性截面图；
图1F是在从图1E的结构的上方来看时的示意图；
图2A至图2D是示出同时制造SOI型的晶体管和体衬底上型的N沟道和P沟道晶体管的方法的实施例的步骤的局部和示意性截面图；
图2E是在从图2D的结构的上方来看时的示意图；以及
图3是在从体衬底型的N沟道晶体管上方来看时的示意图，其示出了图2A至图2D的方法的变体。
具体实施方式
相似的元件已经在各个图中由相同的附图标记表示，而且，各种图不是按比例绘制的。为了清楚起见，仅对用于理解所描述的实施例的元件进行了表示和详述。
在下面的描述中，当提及诸如术语“顶部”、“底部”、“左侧”、“右侧”等绝对位置或者诸如术语“上方”、“下方”、“上部”、“下部”等相对位置的限定词时，参考在截面图中涉及的元件的取向。
图1A至图1E是局部和示意性截面图，其在左侧示出了SOI型的晶体管的制造方法的步骤并且在右侧示出了体衬底上型的晶体管的制造方法的步骤。图1F是在从图1E的结构的上方来看时的视图。
在图1A的步骤中，已经提供了SOI结构，其包括在半导体衬底100(例如，硅)上的覆盖有半导体上部层104(例如，硅)的绝缘层102。氧化硅保护层106以及氮化硅掩膜层108和光敏树脂掩膜层110依次形成在结构上。
在图1B的步骤中，树脂掩模层110的右侧已经例如通过光刻被去除。之后，氮化物层108、氧化物层106、半导体层104和绝缘层102仅在右侧上在其整个厚度上被蚀刻，至少直到衬底100。作为示例，首先层108、106和104被蚀刻直到用作蚀刻阻挡层的层102，然后利用氢氟酸溶液蚀刻例如氧化硅的层102。
在图1C的步骤中，掩模层110已经被去除，以及然后在右侧从衬底100的表面外延生长硅，直到达到层104的上部水平。氮化物层108使得能够掩盖结构的左侧。此后这个层108已被除去，氧化物层106也是。在获取的结构中，SOI结构已在左侧保持完整，并且在右侧，衬底100是体块并且达到半导体层104的上部水平。
在图1D的步骤中，沟槽123已经被蚀刻，以穿透到衬底中。沟槽界定未来的晶体管。
沟槽已经填充有绝缘体，例如氧化硅，以形成沟槽隔离物124，沟槽隔离物124延伸直到与左侧的半导体层104和右侧的衬底100共同的上部水平。因此，作为示例，可以在结构上沉积氧化硅，直到位于层104上方的水平，以及然后进行机械化学抛光(MCP)，直到例如氮化硅的蚀刻阻挡层(未示出)，其在蚀刻沟槽之前沉积在结构上并且在抛光之后被去除。
在图1E的步骤中，通过由掩模(未示出)保护左侧的层104，已经对衬底100的例如仅仅在右侧暴露在结构的表面上的上部部分进行热氧化。这产生形成体衬底晶体管的栅极绝缘体的绝缘体层130。在左侧，结构已经被形成SOI晶体管的栅极绝缘体的绝缘层132覆盖。栅极134A、134B在图1E中可见的晶体管将在之后完成。在所示的示例中，体衬底晶体管是P沟道晶体管，SOI晶体管也是。栅极绝缘体130的厚度通常为5到30nm。栅极绝缘体132可以具有与栅极绝缘体130不同的性质和/或厚度。
图1F示出了完成的SOI晶体管135A和体衬底晶体管135B。在图1F中，在从上方来看时的每个晶体管中，栅极134A、134B在相应晶体管135A、135B的整个宽度上延伸。SOI晶体管135A的漏极和源极区域136A已经与栅极134A的相对侧紧邻地形成在半导体层104中。类似地，体衬底晶体管135B的漏极和源极区域136B已经形成在体衬底100的与栅极134B的相对侧紧邻的外延部分中。
上文中已经描述了可以同时获取SOI晶体管135A和体衬底晶体管135B的方法。然而，该方法不适用于在体积衬底上获取具有最佳电气特性的N沟道晶体管。事实上，在N沟道晶体管中，沟道区域是P型掺杂的。然而，在该方法中提供的各种退火过程中，P型掺杂剂原子倾向于迁移到沟槽的绝缘体中，特别是当处理硼原子和填充有氧化硅的沟槽时。由此可见，沟道区域的掺杂水平在晶体管的边缘处比在晶体管的中央处低，并且是以不规则的方式如此。这导致了各种边缘效应，这些效应是序言中提出的泄漏电流的问题和意图相同的晶体管之间的差异的问题的原因。
图2A至图2D是示出同时制造SOI型的晶体管以及体衬底上型的N沟道和P沟道晶体管的方法的实施例的步骤的局部和示意性截面图。在左侧示出了未来的SOI晶体管235S的位置200，在中央处示出了未来的体衬底上的P沟道晶体管235P的位置202P，并且在右侧示出了未来的体衬底上的N沟道晶体管235N的位置202N。图2E是在从图2D的结构上方看时的视图。
在图2A的步骤中，提供了与图1B所示的相似的结构，其包括半导体衬底100、被半导体上部层104覆盖的绝缘层102、氧化硅保护层106以及氮化硅掩模层108和光敏树脂掩模层110。
未来的P沟道晶体管的位置202P上方的开口204P和未来的N沟道晶体管的位置202N上方的开口204N已经在层110中被蚀刻。开口204P比未来的P沟道晶体管235P宽。位于与未来的N沟道晶体管235N的中央部分垂直的开口204N的宽度比这个未来的晶体管的宽度小。因此，未来的N沟道晶体管的边缘位于掩模层110的部分206下方。
此后，如图2B所示，位于开口204P和204N下方的氮化硅层108和氧化硅层106的部分、上部半导体层104和绝缘层102的部分已经在这些层的整个厚度上被蚀刻，至少直到衬底100的上部表面。这导致在P沟道晶体管235P的位置202P处的腔体208P和在N沟道晶体管235N的位置202N处的中央腔体208N。在位置202N的边缘处，绝缘层102的部分210保持就位。绝缘部分210位于半导体层104的部分212下方。
图2B的步骤类似于图1C的步骤。掩模层110已经被去除，以及然后在衬底100的通过开口可到达的部分上已生长硅，直到层104的上部水平。此后，在开口的水平处，衬底100到达层104的上部水平。此后，结构的位于层104的水平上方的所有元件，即，层108、106和104已经被去除。可以提供可选的机械化学抛光步骤以获取光滑的表面。
在图2C的步骤中，沟槽123已经被蚀刻，穿过层104和102并且穿透到衬底100中。沟槽限定未来的晶体管。沟槽123已经被填充有例如氧化硅的绝缘体以形成沟槽隔离物124，直到半导体层104和半导体衬底200的上部水平。
在图2D的步骤中，通过由掩模(未示出)保护在SOI晶体管235S的位置处的层104，已经对衬底的例如仅仅在体衬底上的晶体管235P、235N的位置处暴露在结构的表面上的上部部分进行热氧化，直到位于绝缘层102的部分210的顶部与底部之间的水平。半导体层104的部分212和衬底100的在部分212之间的部分218因此已经在N沟道晶体管235N的位置202N处被氧化以形成N沟道晶体管的栅极绝缘体220。同时，热氧化形成形成P沟道晶体管235P的栅极绝缘体的绝缘层130。在SOI晶体管235S的位置200处，结构已经被形成SOI晶体管235S的栅极绝缘体的绝缘体层132覆盖。如图2D所示，该方法分别在晶体管235S、235P、235N的相应栅极绝缘体132、130、220上形成相应的栅极134S、134P、134N。
N沟道晶体管的栅极绝缘体220由氧化的部分218和绝缘部分210形成。因此，栅极绝缘体220在N沟道晶体管的边缘处比在N沟道晶体管的中央处更厚。
图2E示出了完成的SOI晶体管235S、以及P沟道体衬底晶体管235P和N沟道体衬底晶体管235N。SOI晶体管235S的漏极和源极区域136S已经与栅极134S的相对侧紧邻地形成在半导体层104中。类似地，体衬底P沟道晶体管235P的漏极和源极区域136P已经形成在体衬底100的位置202P中的外延部分中，并且体衬底N沟道晶体管235N的漏极和源极区域136N已经形成在体衬底100的位置202N中的外延部分中。
在图2E中，在从上方来看时的每个晶体管中，栅极在晶体管的整个宽度上延伸。漏极和源极区域已经在栅极的每一侧形成在相应的位置200、202N或202P中。作为示例，单个晶体管已经呈现在位置200、202N和202P中的每个位置处，但是例如通过形成若干平行的栅极，可以在这些位置中的每个位置处形成若干晶体管。外围部分210对应于栅极绝缘体具有增厚的部位。图2A的步骤的开口204P和204N的位置用虚线表示。作为示例，在从上方来看时，开口204N具有穿过漏极-源极区域136N的位置的矩形形状。
如前所述，N沟道晶体管235N的沟道区域在其与沟槽124接触的外围可能具有比在其中央处更弱的掺杂，特别是当掺杂剂原子是硼时以及当沟槽的绝缘体是氧化硅时。这些更弱地掺杂的外围区域在图2D中用标号240表示。由此可见，晶体管的阈值电压在这些外围区域中倾向于比在中央区域中更低。这种趋势由于栅极绝缘体220在区域240上方比在中央区域中更厚而部分地或全部地得到补偿，因为阈值电压随着栅极绝缘体厚度的增加而增加。而且，在被设计为相同的晶体管中，区域240的性质通常不相同，并且这导致各种晶体管的外围区域的阈值电压之间的差异。在晶体管的边缘处比在晶体管的中央处更厚的栅极绝缘体使得这些差异可以至少部分地得到补偿。
外围部分210的宽度和厚度被选择以便获取N沟道晶体管的最佳电气特性。这是通过调节该方法的参数来实现的，特别是在图2A的步骤中通过调节N沟道晶体管的宽度与掩模层110的开口204N的宽度之间的差。作为示例，部分210的宽度在10到200nm之间。作为示例，SOI结构的半导体层104具有在5到500nm之间的厚度。绝缘层102具有在5到500nm之间的厚度。
此外，P沟道晶体管235P的栅极绝缘体130的厚度和N沟道晶体管235N的栅极绝缘体220的中央部分的厚度根据这些晶体管的期望属性来被选择。因此，优选地，在图2A的步骤中选择SOI结构的半导体层104的厚度小于栅极绝缘体220的中央部分的期望厚度。
根据一个优点，SOI型的晶体管以及体衬底上型的N沟道和P沟道晶体管是以简单的方式并且以特别地减少的步骤来同时获取。
根据另一优点，所获取的体衬底上N沟道晶体管展现出特别地低的漏电流，即使对于小晶体管也是如此。这导致特别地低的能量消耗，特别是对于包括这样的晶体管的芯片。
根据另一优点，当使用图2A至图2D的方法来产生除了体衬底上P沟道晶体管和SOI晶体管之外的被设计为相同的若干N沟道晶体管时，则获得了电气特性准相同的体衬底上N沟道晶体管，包括在冷操作期间。因此，该方法在意图用于测量装置的晶体管的生产方面表现出特别的兴趣。此外，这导致特别地高的制造效率。
图3是通过实现图2A至图2D的方法的变体而获取的N沟道晶体管的在从上方来看时的示意图。
在图3的变体中，当从上方来看时，开口204N不是矩形。图2A的步骤的开口204N具有比未来的N沟道晶体管的宽度更小的中央部分250和比未来的N沟道晶体管更宽的两个部分252。当从上方来看时，两个部分252位于漏极和源极区域的位置处。当从上方来看时，中央部分250位于栅极的位置处，并且在栅极的位置的每一侧例如在1到100nm之间的长度L上延长。
考虑到部分252的存在，促进了漏极-源极区域136以及漏极-源极区域上的接触件(未示出)的形成。中央部分250在栅极的位置的每一侧延长的这一事实使得可以确保外围区域210被正确地定位在栅极的下方，即使开口204N没有相对于晶体管的位置202N极好地定位。
已经描述了特定实施例。对于本领域技术人员来说，多种变体和修改将是很清楚的。具体地，在图2E的步骤中，与N沟道晶体管235N的栅极垂直地，半导体层104的部分212和衬底的部分218已经被氧化，从而形成栅极绝缘体220。在一个变体中，部分212和/或衬底的部分218的一些以及可选地部分210的上部部分被去除，以及然后通过沉积形成栅极绝缘体。在另一变体中，在氧化步骤之前，部分212的一部分和/或衬底的部分218的一部分被去除，以及之后通过氧化随后是可选的沉积来形成栅极绝缘体220。在另一变体中，在通过氧化形成栅极绝缘体之后，在形成栅极134之前去除栅极绝缘体220的上部部分。
此外，尽管通过图2A至图2D的方法获取的体衬底上晶体管是P沟道晶体管和N沟道晶体管，但是可以取代P沟道晶体管和N沟道晶体管分别获取每个都是P沟道或N沟道的第一晶体管和第二晶体管。上文中针对N沟道晶体管描述的优点针对第二晶体管被保留，特别是当第二晶体管表现出不同的边缘效应时。
上面描述的各种实施例可以被组合以提供另外的实施例。根据以上详细描述，可以对这些实施例做出这些和其他改变。通常，在下面的权利要求中，所使用的术语不应当被解释为将权利要求限制为在说明书和权利要求书中公开的具体实施例，而是应当被解释为包括所有可能的实施例以及这样的权利要求享有的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种方法，包括：
制造绝缘体上硅(SOI)晶体管、第一体衬底晶体管和第二体衬底晶体管，所述制造包括：
形成覆盖半导体层的绝缘体上硅(SOI)晶体管区域的掩模层，所述半导体层在覆盖半导体衬底的绝缘层上，所述掩模层包括第一开口和与所述第一开口相比宽度更小的第二开口；
与所述第一开口和所述第二开口垂直地分别蚀刻完全穿过所述半导体层和所述绝缘层的第一腔体和第二腔体，导致位于所述腔体之间的所述绝缘层和所述半导体层的剩余部分；
在所述腔体中外延生长所述半导体衬底，直到所述半导体层的上部水平；
在所述衬底中形成第一沟槽、第二沟槽和第三沟槽，所述第一沟槽将所述SOI晶体管区域与第一体衬底晶体管区域隔离，并且所述第二沟槽将所述第一体衬底晶体管区域与第二体衬底晶体管区域隔离，其中形成所述第一沟槽、所述第二沟槽和所述第三沟槽留下所述第二体衬底晶体管区域中的在所述第二沟槽与所述第三沟槽之间的所述半导体层的剩余部分和所述绝缘层的剩余部分；以及
分别形成所述SOI晶体管、所述第一体衬底晶体管和所述第二体衬底晶体管的栅极绝缘体，所述第二体衬底晶体管的栅极绝缘体包括所述第二体衬底晶体管区域中的所述绝缘层的所述剩余部分，并且在所述第二体衬底晶体管的边缘处比在所述第二体衬底晶体管的中央处更厚。
2.根据权利要求1所述的方法，其中形成所述第二体衬底晶体管的所述栅极绝缘体包括：对位于所述绝缘层的所述剩余部分上的所述半导体层的所述剩余部分进行热氧化。
3.根据权利要求1所述的方法，其中形成所述第二体衬底晶体管的所述栅极绝缘体包括：去除位于所述绝缘层的所述剩余部分上的所述半导体层的所述剩余部分的至少一个上部部分。
4.根据权利要求1所述的方法，其中形成所述第二体衬底晶体管的所述栅极绝缘体包括：至少部分地通过沉积来形成所述第二体衬底晶体管的栅极绝缘体。
5.根据权利要求1所述的方法，包括：
在所述SOI区域上形成所述掩模层之前利用氮化硅层覆盖所述半导体层；
在蚀刻穿过所述半导体层和所述绝缘层的所述第一腔体和所述第二腔体之前，垂直于所述开口来蚀刻所述氮化硅层；以及
在蚀刻穿过所述半导体层和所述绝缘层的所述第一腔体和所述第二腔体之后并且在外延生长所述半导体衬底之前，去除所述掩模层。
6.根据权利要求1所述的方法，包括：在所述SOI区域上形成所述掩模层之前，利用氧化硅层覆盖所述半导体层。
7.根据权利要求1所述的方法，其中形成所述第二开口包括：将所述第二开口形成为在从上方来看时具有矩形形状，所述方法进一步包括：在所述第二体衬底晶体管区域中形成所述第二体衬底晶体管的漏极区域和源极区域。
8.根据权利要求1所述的方法，其中形成所述第二开口包括：将所述第二开口形成为在从上方来看时具有中央部分和比所述中央部分更宽的两个端部部分，所述方法进一步包括：在所述第二体衬底晶体管区域的位于所述端部部分下方的部分中形成所述第二体衬底晶体管的漏极区域和源极区域，所述漏极区域和所述源极区域比所述第二开口的中央部分更宽并且比所述第二开口的端部部分更窄。
9.根据权利要求1所述的方法，其中所述绝缘层的所述剩余部分具有2nm到50nm的宽度。
10.根据权利要求1所述的方法，其中所述第一体衬底晶体管是P沟道晶体管，并且所述第二体衬底晶体管是N沟道晶体管。
11.一种电子芯片，包括：
绝缘体上硅(SOI)晶体管，至少部分地形成在半导体层中，所述半导体层形成在绝缘层上，所述绝缘层形成在半导体衬底上；
第一体衬底晶体管，至少部分地形成在所述半导体衬底中；以及
第二体衬底晶体管，至少部分地形成在所述半导体衬底中，所述第二体衬底晶体管包括栅极绝缘体，所述栅极绝缘体具有包括所述绝缘层的部分的边缘，所述第二体衬底晶体管的所述栅极绝缘体在所述边缘处比在所述第二体衬底晶体管的所述栅极绝缘体的中央处更厚，其中所述第一体衬底晶体管具有没有所述绝缘层的部分的栅极绝缘体。
12.根据权利要求11所述的电子芯片，其中所述第一体衬底晶体管是P沟道晶体管，并且所述第二体衬底晶体管是N沟道晶体管。
13.根据权利要求11所述的电子芯片，其中所述第二体衬底晶体管的所述栅极绝缘体包括位于所述半导体衬底上的电介质层。
14.根据权利要求13所述的电子芯片，其中所述绝缘层的被包括在所述边缘中的所述部分包括：在所述电介质层的底部表面上方的顶部表面和在所述电介质层的所述底部表面下方的底部表面。
15.一种方法，包括：
至少部分地在半导体层中形成绝缘体上硅(SOI)晶体管，所述半导体层形成在绝缘层上，所述绝缘层形成在半导体衬底上；
至少部分地在所述半导体衬底中形成第一体衬底晶体管；以及
至少部分地在所述半导体衬底中形成第二体衬底晶体管，所述第二体衬底晶体管包括栅极绝缘体，所述栅极绝缘体具有包括所述绝缘层的部分的边缘，所述第二体衬底晶体管的所述栅极绝缘体在所述边缘处比在所述第二体衬底晶体管的所述栅极绝缘体的中央处更厚，其中形成所述第一体衬底晶体管包括形成没有所述绝缘层的部分的栅极绝缘体。
16.根据权利要求15所述的方法，其中：
形成所述SOI晶体管以及所述第一体衬底晶体管和所述第二体衬底晶体管包括：蚀刻完全穿过所述半导体层和所述绝缘层的第一腔体和第二腔体，所述蚀刻留下在SOI晶体管区域中的所述绝缘层和所述半导体层的第一剩余部分以及在所述第二腔体的相对侧上的所述绝缘层和所述半导体层的第二剩余部分；
形成所述第一体衬底晶体管和所述第二体衬底晶体管包括：在所述第一腔体和所述第二腔体中外延生长所述半导体衬底；以及
形成所述SOI晶体管以及所述第一体衬底晶体管和所述第二体衬底晶体管包括：在所述衬底中形成第一沟槽、第二沟槽和第三沟槽，所述第一沟槽将所述SOI晶体管区域与第一体衬底晶体管区域隔离，并且所述第二沟槽将所述第一体衬底晶体管区域与第二体衬底晶体管区域隔离，其中形成所述第一沟槽和所述第二沟槽留下所述第二体衬底晶体管区域中的在所述第二沟槽与所述第三沟槽之间的所述半导体层和所述绝缘层的第三剩余部分。
17.根据权利要求16所述的方法，其中形成所述第二体衬底晶体管的所述栅极绝缘体包括：对所述半导体层的所述第三剩余部分进行热氧化。
18.根据权利要求16所述的方法，进一步包括：
在所述SOI晶体管区域中形成覆盖所述半导体层和所述绝缘层的掩模层，所述掩模层包括在所述第一体衬底晶体管区域中的第一开口和在所述第二体衬底晶体管区域中的与所述第一开口相比宽度更小的第二开口，其中蚀刻所述第一腔体和所述第二腔体包括分别垂直于所述第一开口和所述第二开口来蚀刻第一腔体和第二腔体，并且形成所述第二开口包括将所述第二开口形成为在从上方来看时具有矩形形状；以及
在所述第二体衬底晶体管区域中形成所述第二体衬底晶体管的漏极区域和源极区域。
19.根据权利要求16所述的方法，进一步包括：
在所述SOI晶体管区域中形成覆盖所述半导体层和所述绝缘层的掩模层，所述掩模层包括在所述第一体衬底晶体管区域中的第一开口和在所述第二体衬底晶体管区域中的与所述第一开口相比宽度更小的第二开口，其中蚀刻所述第一腔体和所述第二腔体包括分别垂直于所述第一开口和所述第二开口来蚀刻第一腔体和第二腔体，并且形成所述第二开口包括将所述第二开口形成为在从上方来看时具有中央部分和比所述中央部分更宽的两个端部部分；以及
在所述第二体衬底晶体管区域的位于所述端部部分下方的部分中形成所述第二体衬底晶体管的漏极区域和源极区域，所述漏极区域和所述源极区域比所述第二开口的所述中央部分更宽并且比所述第二开口的所述端部部分更窄。
20.根据权利要求15所述的方法，其中所述第一体衬底晶体管是P沟道晶体管，并且所述第二体衬底晶体管是N沟道晶体管。
CN201810760154.9A 2017-07-27 2018-07-11 同时制造soi晶体管和体衬底上的晶体管的方法 Active CN109309098B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1757144 2017-07-27
FR1757144A FR3069702B1 (fr) 2017-07-27 2017-07-27 Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif

Publications (2)

Publication Number Publication Date
CN109309098A true CN109309098A (zh) 2019-02-05
CN109309098B CN109309098B (zh) 2023-05-23

Family

ID=60955115

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821096026.0U Withdrawn - After Issue CN208580743U (zh) 2017-07-27 2018-07-11 电子芯片
CN201810760154.9A Active CN109309098B (zh) 2017-07-27 2018-07-11 同时制造soi晶体管和体衬底上的晶体管的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201821096026.0U Withdrawn - After Issue CN208580743U (zh) 2017-07-27 2018-07-11 电子芯片

Country Status (3)

Country Link
US (1) US10777552B2 (zh)
CN (2) CN208580743U (zh)
FR (1) FR3069702B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3069702B1 (fr) * 2017-07-27 2020-01-24 Stmicroelectronics (Rousset) Sas Procede de fabrication simultanee de transistors soi et de transistors sur substrat massif

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044343A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
CN105990374A (zh) * 2015-03-18 2016-10-05 意法半导体(克洛尔2)公司 集成电路和用于制造在集成电路内的至少一个晶体管的方法
CN208580743U (zh) * 2017-07-27 2019-03-05 意法半导体(鲁塞)公司 电子芯片

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964367A (ja) * 1995-08-24 1997-03-07 Citizen Watch Co Ltd 半導体装置およびその製造方法
US6097069A (en) * 1998-06-22 2000-08-01 International Business Machines Corporation Method and structure for increasing the threshold voltage of a corner device
US7410840B2 (en) * 2005-03-28 2008-08-12 Texas Instruments Incorporated Building fully-depleted and bulk transistors on same chip
JP5222520B2 (ja) * 2007-10-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2381470B1 (en) * 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
JP5837387B2 (ja) * 2011-10-11 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044343A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
CN105990374A (zh) * 2015-03-18 2016-10-05 意法半导体(克洛尔2)公司 集成电路和用于制造在集成电路内的至少一个晶体管的方法
CN208580743U (zh) * 2017-07-27 2019-03-05 意法半导体(鲁塞)公司 电子芯片

Also Published As

Publication number Publication date
CN208580743U (zh) 2019-03-05
CN109309098B (zh) 2023-05-23
US20190035784A1 (en) 2019-01-31
FR3069702B1 (fr) 2020-01-24
US10777552B2 (en) 2020-09-15
FR3069702A1 (fr) 2019-02-01

Similar Documents

Publication Publication Date Title
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
US9478549B2 (en) FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
CN100411180C (zh) 半导体结构及制造半导体结构的方法
KR100699839B1 (ko) 다중채널을 갖는 반도체 장치 및 그의 제조방법.
US7528453B2 (en) Field effect transistor with local source/drain insulation and associated method of production
US10811502B1 (en) Method of manufacture of super-junction power semiconductor device
US8309426B2 (en) Methods for manufacturing multilayer wafers with trench structures
CN105990374A (zh) 集成电路和用于制造在集成电路内的至少一个晶体管的方法
TW201946221A (zh) 用於形成薄的絕緣體上半導體基板的方法
JP3872316B2 (ja) トランジスタを形成する方法
CN109473435A (zh) 一种半导体器件及其制造方法
CN208548342U (zh) 半导体器件
US11121042B2 (en) Production of semiconductor regions in an electronic chip
US5387537A (en) Process for manufacturing isolated semiconductor components in a semiconductor wafer
EP3961722A1 (en) Apparatus for extension of operation voltage
CN208580743U (zh) 电子芯片
CN113053943A (zh) 半导体结构及其形成方法
TWI287856B (en) Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
JPS63157475A (ja) 半導体装置及びその製造方法
WO2017215025A1 (zh) 半导体器件及其制造方法
WO2018000392A1 (zh) 隧穿场效应晶体管及其制备方法
CN107946230B (zh) 半导体器件及其制备方法
JP2005516381A (ja) 半導体基板内に狭いトレンチを形成する方法
CN104701236A (zh) 在例如FinFET器件中使用的形成电介质隔离的鳍结构的方法
CN109767986A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant