CN109302198A - 无线收发机系统及其混频器电路 - Google Patents

无线收发机系统及其混频器电路 Download PDF

Info

Publication number
CN109302198A
CN109302198A CN201710607493.9A CN201710607493A CN109302198A CN 109302198 A CN109302198 A CN 109302198A CN 201710607493 A CN201710607493 A CN 201710607493A CN 109302198 A CN109302198 A CN 109302198A
Authority
CN
China
Prior art keywords
signal
mixing unit
frequency
intermediate frequency
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710607493.9A
Other languages
English (en)
Other versions
CN109302198B (zh
Inventor
吴毅强
缪瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201710607493.9A priority Critical patent/CN109302198B/zh
Priority to PCT/CN2018/096886 priority patent/WO2019020033A1/zh
Publication of CN109302198A publication Critical patent/CN109302198A/zh
Application granted granted Critical
Publication of CN109302198B publication Critical patent/CN109302198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Transceivers (AREA)

Abstract

一种混频器电路，包括相互并联的主混频支路及前馈支路，主混频支路的主混频单元用于在本振信号驱动下实现输入射频信号转换到中频并输出第一中频信号，前馈支路包括子混频单元和选频单元，子混频单元的差分输入端与主混频单元的差分输入端连接，用于在本振信号驱动下实现输入射频信号转换到中频并输出第二中频信号，选频单元与子混频单元连接，用于接收子混频单元的第二中频信号，通过滤波提取第二中频信号中的中频阻塞信号，中频阻塞信号耦合入主混频单元输出的第一中频信号进行抵消。通过前馈支路配置中频阻塞信号的抵消，能够在低电压下提升对邻道阻塞信号的抑制，保证增益和噪声的前提下有效提升线性度。

Description

无线收发机系统及其混频器电路
技术领域
本发明涉及一种混频器，特别涉及一种具高线性度的混频器电路及具有该混频器电路的无线收发机系统。
背景技术
无线收发机系统中，混频器电路实现射频信号和中频信号的转换。为了降低片外元件和成本，无声表面波(surface acoustic wave,SAW)架构接收机系统成为当前的主流趋势。发射机系统的发射信号对于接收机系统而言是邻道阻塞信号，阻塞信号通过互调和交调，产生的非线性会叠加在中频有用信号上，从而恶化接收机灵敏度。其中混频器是接收机的关键非线性器件。混频器的三阶互调特性(IP3)决定邻道干扰信号产生非线性产物的大小，特别是在深亚微米应用中，由于电源电压持续降低，中频输出幅度也成为混频器的线性度受限因素，因此在低电压无SAW架构接收机系统中，混频器的非线性特性，特别是三阶互调特性会有更为严格的要求。
目前通常采用无源混频器结构实现高线性混频器电路，并采用AB类跨导、分段线性化、反馈、电流注入等技术提升混频器线性度。
然而，上述方式仍存在以下问题：采用AB类跨导技术，虽然能够解决跨导线性度受限问题，然而跨导偏置电路复杂，不能解决中频线性度受限问题；采用分段线性化技术，线性优化复杂，且功耗过大；采用反馈技术，通过牺牲增益和噪声特性来提高线性度，增益和噪声系数恶化；采用电流注入技术，无法适用无源混频器，仅能够针对有源混频器的线性度进行优化，适用性弱。
相关技术中，对于上述问题，尚无有效解决方案。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种结构简单、保证混频器增益和噪声、节省功耗的情况下提高混频器线性度且适应性强的混频器电路及具有混频器电路的无线收发机系统。
为达到上述目的，本发明实施例的技术方案是这样实现的：
一种混频器电路，混频器电路包括相互并联的主混频支路及前馈支路，前馈支路的输入端与主混频支路的输入端连接，前馈支路的输出端与主混频支路的输出端连接；主混频支路包括主混频单元，主混频单元用于接收本振信号并在本振信号驱动下将输入的射频信号转换到中频并输出第一中频信号；前馈支路包括子混频单元和选频单元，子混频单元的差分输入端与主混频单元的差分输入端连接，用于在本振信号驱动下将输入的射频信号转换到中频并输出第二中频信号，选频单元与子混频单元连接，用于接收子混频单元输出的第二中频信号，通过滤波提取第二中频信号中的中频阻塞信号，中频阻塞信号耦合入主混频单元输出的第一中频信号进行抵消。
其中，选频单元包括滤波器，滤波器连接于子混频单元的输出端及主混频单元的输出端之间。
其中，主混频单元和子混频单元分别包括正输出端和负输出端，选频单元通过滤波分别提取子混频单元的正输出端的中频阻塞信号与主混频单元的负输出端进行耦合、及子混频单元的负输出端的中频阻塞信号与主混频单元的正输出端进行耦合。
其中，选频单元还用于通过滤波提取第二中频信号中的中频有用信号，中频有用信号耦合入主混频单元输出的第一中频信号进行增强。
其中，前馈支路还包括连接于选频单元和主混频单元的差分输出端之间的接口单元，接口单元通过于开启和闭合之间切换实现前馈支路的第一工作模式和第二工作模式的切换，在第一工作模式下中频阻塞信号耦合入第一中频信号进行抵消，在第二工作模式下中频阻塞信号耦合入第一中频信号进行抵消、且中频有用信号耦合入第一中频信号进行增强。
其中，主混频单元和子混频单元分别包括正输出端和负输出端，选频单元通过滤波分别提取子混频单元的正输出端的中频有用信号作为第一输出、提取子混频单元的正输出端的中频阻塞信号作为第二输出、提取子混频单元的负输出端的中频阻塞信号作为第三输出、提取子混频单元的负输出端的中频有用信号作为第四输出；接口单元包括切换第一输出与主混频单元的正输出端之间连接或断开的第一开关和第二开关、连接于第二输出与主混频单元的正输出端之间的第三开关、连接于第三输出与主混频单元的负输出端之间的第四开关、以及切换第四输出与主混频单元的负输出端之间连接或断开的第五开关和第六开关。
其中，主混频单元和子混频单元的差分输出端分别包括正输出端和负输出端，选频单元包括与子混频单元的正输出端并联连接的高通滤波器和低通滤波器、以及与子混频单元的负输出端并联连接的高通滤波器和低通滤波器，接口单元包括实现选频单元的中频有用信号的输出通路与主混频单元的差分输出端之间可选择地连通或者断开的开关。
其中，选频单元与子混频单元的正输出端并联连接的高通滤波器和低通滤波器分别输出正向的中频有用信号和正向的中频阻塞信号，选频单元与子混频单元的负输出端并联连接的高通滤波器和低通滤波器分别输出反向的中频有用信号和反向的中频阻塞信号，开关包括将正向的中频有用信号与主混频单元的正输出端可选择地连通或者断开的第一开关和第二开关、将正向的中频阻塞信号与主混频单元的负输出端连接的第三开关、将反向的中频阻塞信号与主混频单元的正输出端连接的第四开关、及将反向的中频有用信号与主混频单元的负输出端可选择地连通或断开的第五开关和第六开关。
其中，混频器电路还包括混频器跨导级和跨阻放大器，混频器跨导级与主混频单元的差分输入端连接，跨阻放大器与主混频单元的差分输出端连接，混频器跨导级输入端为射频电压输入端，用于将射频电压信号转换为射频电流信号，跨阻放大器用于将中频电流信号转换为中频电压信号。
一种无线收发机系统，包括混频器电路，该电路包括相互并联的主混频支路及前馈支路，前馈支路的输入端与主混频支路的输入端连接，前馈支路的输出端与主混频支路的输出端连接；主混频支路包括主混频单元，主混频单元用于接收本振信号并在本振信号驱动下将输入的射频信号转换到中频并输出第一中频信号；前馈支路包括子混频单元和选频单元，子混频单元的差分输入端与主混频单元的差分输入端连接，用于在本振信号驱动下将输入的射频信号转换到中频并输出第二中频信号，选频单元与子混频单元连接，用于接收子混频单元输出的第二中频信号，通过滤波提取第二中频信号中的中频阻塞信号，中频阻塞信号耦合入主混频单元输出的第一中频信号进行抵消。
本发明实施例所提供的混频器电路及无线收发机系统，通过前馈支路和主混频支路并联形成两路中频输出，前馈支路的选频单元通过滤波提取由输入射频信号转移所形成的中频信号中的中频阻塞信号，主混频支路的主混频单元的中频输出和前馈支路的中频输出并联叠加，从而将前馈支路输出的中频阻塞信号耦合入主混频单元的输出以进行中频阻塞信号的抵消，该混频器电路通过设计采用滤波提取中频阻塞信号的前馈支路在主混频单元的中频输出后将中频阻塞信号抵消，不需要增加复杂的阻塞信号检测和抵消电路，电路结构简单，从而节省芯片面积和功耗；在低电压下提升混频器对邻道阻塞信号的抑制，降低对输出的中频电路的线性度要求，可以适用于有源混频开关电路或无源混频开关电路，尤其是对于低电压下中频输出受限的混频器电路，易于实际的芯片设计上得到应用，从而在保证增益和噪声的前提下能够有效提升线性度，能够有效应对复杂的接收环境，适应性强。
附图说明
图1为本发明一实施例中混频器电路的架构图；
图2为本发明一实施例中混频器电路的电路原理图；
图3为本发明一实施例中前馈支路的子混频单元的电路原理图；
图4为本发明另一实施例中混频器电路的电路原理图；
图5为本发明一实施例中前馈支路的选频单元的电路原理图；
图6为本发明一实施例中前馈支路的接口单元的电路原理图；
图7为本发明又一实施例中混频器电路于第一工作模式下的电路原理图；
图8为图7所示混频器电路于第二工作模式下的电路原理图。
具体实施方式
以下结合说明书附图及具体实施例对本发明技术方案做进一步的详细阐述。
混频是指将信号从一个频率变换到另外一个频率的过程，其实质是频谱线性搬移的过程。在无线收发机系统中，为了保证接收机获得较高的灵敏度，请参阅图1和图2，本发明实施例提供了一种具备高线性度的混频器电路，该混频器电路包括相互并联的主混频支路10及前馈支路20，前馈支路20的输入端与主混频支路10的输入端连接，前馈支路20的输出端与主混频支路10的输出端连接，主混频支路10包括主混频单元11，主混频单元11用于接收本振信号并在本振信号驱动下实现输入射频信号转换到中频并输出第一中频信号，前馈支路20包括子混频单元21和选频单元22，子混频单元21的差分输入端与主混频单元11的差分输入端连接，用于在本振信号驱动下实现输入射频信号转换到中频并输出第二中频信号，选频单元22与子混频单元21连接，用于接收子混频单元21的第二中频信号，并通过滤波提取第二中频信号中的中频阻塞信号，中频阻塞信号耦合入主混频单元11输出的第一中频信号从而将第一中频信号中的中频阻塞信号进行抵消。
主混频单元11可以为无源混频开关电路或有源混频开关电路，进一步的，所述无源混频开关电路或有源混频开关电路可以为单平衡架构或者双平衡架构。主混频单元11用于接收本振信号并在本振信号驱动下实现输入射频信号转换到中频并输出中频信号。本振是指本地振荡器，其作用是产生一个频率与接收机收到的信号频率混频以产生固定频率的中频信号，本申请实施例中，本振信号即指通过本地振荡器产生的预设频率的信号。其中，输入射频信号可以为电压信号或电流信号，本实施例中，主混频单元11可以为任意一种能够在本振信号的驱动下将输入射频电压信号或电流信号转换到中频，对应输出中频电压信号或中频电流信号的混频开关电路。前馈支路20中的子混频单元21与主混频单元11的作用相同，用于在本振信号驱动下实现输入射频信号转换到中频并输出中频信号，为了便于描述和理解，将主混频单元11输出的中频信号命名为第一中频信号，将子混频单元21输出的中频信号命名为第二中频信号。子混频单元21同样可以为任意一种能够在本振信号的驱动下将输入射频电压信号或电流信号转换到中频，并对应输出中频电压信号或中频电流信号的混频开关电路。选频单元22用于选择并分离中频有用信号和中频阻塞信号，中频有用信号的频率和中频阻塞信号的频率范围不同，选频单元22通过对子混频单元21输出的第二中频信号进行滤波提取中频阻塞信号。主混频单元11的差分输入端即为主混频支路10的输入端，主混频单元11的差分输出端即为主混频支路10的输出端，从而前馈支路20的输出端与主混频单元11的差分输出端耦接，选频单元22输出的中频阻塞信号与主混频单元11输出的第一中频信号进行并联叠加，选频单元22输出的中频阻塞信号耦合入主混频单元11输出的第一中频信号从而将第一中频信号中的中频阻塞信号进行抵消。
上述实施例提供的混频器电路，主混频单元11与前馈支路20并联，子混频单元21的差分输入端即为前馈支路20的输入端，子混频单元21的差分输入端与主混频单元11的差分输入端连接，从而子混频单元21和主混频单元11接收相同的输入射频信号并下混频到中频信号，通过前馈支路20和主混频单元11并联形成两路中频输出，前馈支路20的选频单元22通过滤波提取由输入射频信号转移所形成的中频信号中的中频阻塞信号，主混频单元11的中频输出和前馈支路的中频输出并联叠加，从而将前馈支路20输出的中频阻塞信号耦合入主混频单元11的输出以进行中频阻塞信号的抵消，该混频器电路通过设计采用滤波提取中频阻塞信号的前馈支路20在主混频单元11的中频输出后将中频阻塞信号抵消，该混频器电路基于中频信号的前馈抵消补偿实现低电压下对阻塞信号的抑制，不需要增加复杂的阻塞信号检测和抵消电路，电路结构简单，从而节省芯片面积和功耗；在低电压下提升混频器对邻道阻塞信号的抑制，降低对输出的中频电路的线性度要求，可以适用于有源混频开关电路或无源开关电路，尤其是对于低电压下中频输出受限的混频器电路，易于实际的芯片设计上得到应用，从而在保证增益和噪声的前提下能够有效提升线性度，能够有效应对各种复杂的接收环境，适应性强。
在一具体实施例中，选频单元22包括滤波器，该滤波器连接于子混频单元21的输出端及主混频单元11的输出端之间。主混频单元11和子混频单元21分别将输入射频信号的射频有用信号和射频阻塞信号下混频到中频信号，其中射频有用信号变频的中频信号位于低频，射频阻塞信号变频的中频信号相对频率更高，选频单元22的输入信号来源于子混频单元的输出，通过滤波器可以实现对子混频单元21将射频阻塞信号变频的中频信号的提取。由于射频阻塞信号变频的中频信号相对频率更高，为有效提取中频阻塞信号，该选频单元优选为高通滤波器，通过设置高通滤波器的截止频率。可以理解的是，滤波器可以为已知的有源滤波器或者无源滤波器，本申请实施例在此不做限制。
为了能够实现将前馈支路20的中频输出中的中频阻塞信号叠加至主混频单元11的中频输出形成抵消，抵消方式包括：第一，前馈支路的中频输出中的中频阻塞信号与主混频单元的中频输出中的中频阻塞信号形成为相位相反的信号并直接叠加；第二，前馈支路中频输出中的中频阻塞信号与主混频单元的中频输出中的中频阻塞信号形成为相位相同的信号并通过减法运算单元叠加。两种抵消方式可根据实际的混频器电路中主混频单元和子混频单元所选用的单平衡架构或者双平衡架构进行选择。以下以主混频单元和子混频单元为双平衡架构混频开关电路为例对抵消方式的原理进行进一步说明。
请参阅图3，为一实施例提供的子混频单元21的结构图，该子混频单元21为一典型的无源双平衡架构混频开关电路，包括n型的第一晶体管M1、第二晶体管M2、第三晶体管M3及第四晶体管M4。第一晶体管M1和第四晶体管M4的栅极耦接，可接收第一本振信号LOIP，第二晶体管M2和第三晶体管M3的栅极耦接，可接收第二本振信号LOIN。第一晶体管M1的源级和第二晶体管的源级耦接，可接收第一输入射频信号RFIP，第三晶体管的源极和第四晶体管的源极耦接，可接收第二输入射频信号RFIN。第一晶体管M1的漏极和第三晶体管M3的漏极耦接，并形成第一输出路径211，第二晶体管M2的漏极和第四晶体管M4的漏极耦接，并形成第二输出路径212。因此，子混频单元21采用双平衡架构混频开关电路可以形成正、负两路输入和输出，分别接收幅值、频率相同且相位相反的输入射频信号，并对应分别接收幅值、频率相同且相位相反的本振信号，从而可以得到相位相反的两路输出，再通过于主混频单元11的正、负两路输出分别耦接相位相反待抵消信号或相位相同的待增强信号，以在不增加逻辑运算电路的前提下便能够实现信号抵消或增强运算。在本实施例中，第一输入射频信号RFIP为正、第一本振信号LOIN分别为负，第一输出路径211的中频输出IFOP为正，第二输入射频信号RFIN为负、第二本振信号LOIM分别为负，第二输出路径212的中频输出IFON为负。
优选的，主混频单元11和子混频单元21的结构相同，分别包括正、负两路输入和输出，即主混频单元11和子混频单元21分别包括正输出端和负输出端，选频单元22通过滤波分别提取子混频单元21的正输出端的中频阻塞信号与主混频单元11的负输出端进行耦合、及提取子混频单元21的负输出端的中频阻塞信号与主混频单元11的正输出端进行耦合。请再次参阅图2，子混频单元21的第一输出路径211即为正输出端，子混频单元21的第二输出路径212即为负输出端，选频单元22包括分别与第一输出路径211和第二输出路径212连接的两个滤波器，分别得到输出为正的中频阻塞信号IFblk-OP和输出为负的中频阻塞信号IFblk-ON，输出为正的中频阻塞信号IFblk-OP与主混频单元11的输出为负的中频信号IFON直接叠加，输出为负的中频阻塞信号IFblk-ON与主混频单元11的输出为正的中频信号IFOP直接叠加，从而实现前馈支路20的中频输出中的中频阻塞信号叠加至主混频单元11的中频输出形成中频阻塞信号的抵消。通过主混频单元11和子混频单元21分别形成相位相反的两路中频输出并直接叠加，减少逻辑运算电路的使用，进一步简化了电路结构。
在另一个实施例中，请参阅图4，选频单元22还用于通过滤波提取第二中频信号中的中频有用信号IFSIG，中频有用信号IFSIG耦合入主混频单元11输出的第一中频信号进行增强。中频有用信号IFSIG提取与中频阻塞信号IFblk提取的原理相同，基于前述实施例的描述可知，射频阻塞信号变频的中频信号相对频率更高，射频有用信号变频的中频信号相对低频，通过高频滤波器和低频滤波器分别与子混频单元21的第一输出路径211连接，得到两路输出为正的不同系数比重的中频有用信号αIFSIG_OP和中频阻塞信号αIFblk_OP，同样，通过高频滤波器和低频滤波器分别与子混频单元21的第二输出路径212连接，得到两路输出为负的不同系数比重的中频有用信号αIFSIG_ON和中频阻塞信号αIFblk_ON，通过设置高通滤波器和低通滤波器的截止频率，可以针对不同的应用实现特定比例的中频有用信号和中频阻塞信号的分离和提取。请结合参阅图5，将中频有用信号表示为IFSIG，中频阻塞信号表示为IFblk，子混频单元21将输入射频信号下变频到中频得到的第二中频信号表示为IFSIG+IFblk，中频有用信号的正信号表示为IFSIG-OP，中频有用信号的负信号表示为IFSIG-ON，中频阻塞信号的正信号表示为IFblk-OP，中频阻塞信号的负信号表示为IFblk-ON，则第二中频信号IFSIG+IFblk的正信号表示为IFSIG_OP+IFblk_OP，第二中频信号IFSIG+IFblk的负信号表示为IFSIG_ON+IFblk_ON，第二中频信号即为选频单元22的输入信号，选频单元22分别通过高通滤波器HPF和低通滤波器LPF后中频有用信号和中频阻塞信号分离如下：
IFLPF＝αIFSIG+βIFblk (1)
IFHPF＝αIFblk+βIFSIG (2)
α+β＝1 (3)
其中，IFLPF为子混频单元21通过低通滤波器后的输出信号，IFHPF为子混频单元21通过高通滤波器后的输出信号，α和β分别为通过高通滤波器和低通滤波器滤波后输出的中频有用信号IFSIG和中频阻塞信号IFblk的系数，α远远大于β。为了实现最佳的低效效果，通过设置高通滤波器和低通滤波器的截止频率，使得α的值等于1或无限逼近1时，根据公式(1)～(3)，则通过高频滤波器和低通滤波器分别与子混频单元21的第一输出路径211连接实现第二中频信号中正的中频有用信号αIFSIG-OP和中频阻塞信号αIFblk-OP的分离，以及通过高频滤波器和低通滤波器分别与子混频单元21的第二输出路径212连接实现第二中频信号中负的中频有用信号αIFSIG-ON和中频阻塞信号αIFblk-ON的分离。
主混频单元11将输入射频信号下变频到中频得到的第一中频信号表示为Imain,sig+Imain,blk，根据如前所述的前馈支路的提取原理前馈支路20分别提取正、负中频有用信号、中频阻塞信号耦合入主混频单元11输出的第一中频信号表示如下：
IFtotal＝Imain,sig+αIsig+Imain,blk-αIblk (4)
IFtotal＝-(Imain,sig+αIsig)-Imain,blk+αIblk (5)
其中，IFtotal表示前馈支路20的中频输出与主混频单元11的中频输出的叠加信号。子混频单元21的第一输出路径211通过高频滤波器后、及第二输出路径212通过低通滤波器后均与主混频单元11的负输出端耦接，中频有用信号增强且中频阻塞信号抵消获得公式(4)，子混频单元21的第一输出路径211通过低通滤波器后、及第二输出路径212通过高通滤波器后均与主混频单元11的正输出端耦接，中频有用信号增强且中频阻塞信号抵消获得公式(5)。
上述实施例提供的混频器电路，通过前馈支路20和主混频单元11并联形成两路中频输出，前馈支路20的选频单元22通过滤波分别提取由输入射频信号转移所形成的中频信号中的中频阻塞信号以及中频有用信号，主混频单元11的中频输出和前馈支路20的中频输出并联叠加，从而将前馈支路20输出的中频阻塞信号耦合入主混频单元11的输出以进行中频阻塞信号的抵消，且将中频有用信号耦合入主混频单元11的输出以进行中频有用信号的增强，在低电压下提升混频器对邻道阻塞信号的抑制，可以适用于有源混频开关电路或无源开关电路，尤其是对于低电压下中频输出受限的混频器电路，易于实际的芯片设计上得到应用，电路结构简单且进一步提高线性度，适应性强。
在另一个实施例中，前馈支路20包括第一工作模式和第二工作模式，在第一工作模式下中频阻塞信号耦合入第一中频信号进行抵消，在第二工作模式下中频阻塞信号耦合入第一中频信号进行抵消、且中频有用信号耦合入第一中频信号进行增强。如图6所示，前馈支路20还包括连接于选频单元22和主混频单元11的差分输出端之间的接口单元23，接口单元23通过于开启和闭合之间切换实现前馈支路20的第一工作模式和第二工作模式的切换。具体的，选频单元20包括与所述子混频单元21的正输出端并联连接的高通滤波器和低通滤波器，以及与子混频单元20的负输出端并联连接的高通滤波器和低通滤波器，接口单元22通过于开启和闭合之间切换实现前馈支路20的中频有用信号的输出通路与主混频单元11的差分输出端之间的连接或断开，从而实现前馈支路第一工作模式和第二工作模式的切换。如图7所示，前馈支路20在第一工作模式下的工作原理与前述图2所示实施例相同，如图8所示，在第二工作模式的工作原理与前述图4所示实施例相同。
具体的，仍以主混频单元11和子混频单元21均为无源双平衡架构混频开关电路为例进行说明。主混频单元11和子混频单元21分别包括正输出端和负输出端，其中，子混频单元21的正输出端即为输出为正的第一输出路径211，子混频单元21的负输出端即为输出为负的第二输出路径212。结合参阅图4和图5，将子混频单元21将输入射频信号RFIP及RFIN下变频到中频得到的第二中频信号表示为IFSIG+IFblk，则子混频单元的第一输出路径211输出的中频信号为IFSIG-OP+IFblk-OP，子混频单元21的第二输出路径212输出的中频信号为IFSIG-ON+IFblk-ON。选频单元22通过滤波分别提取子混频单元21的中频有用信号和中频阻塞信号，具体为，选频单元22通过低通滤波器LPF提取子混频单元21的正输出端的中频有用信号作为第一输出αIFSIG-OP+βIFblk-OP、通过高通滤波器HPF提取子混频单元21的正输出端的中频阻塞信号作为第二输出αIFblk-OP+βIFSIG-OP、通过低通滤波器LPF提取子混频单元21的负输出端的中频有用信号作为第三输出αIFSIG-ON+βIFblk-ON、通过高通滤波器提取子混频单元的负输出端的中频阻塞信号作为第四输出αIFblk-ON+βIFblk-ON。设置滤波器的截止频率使得α的值等于1或无限逼近1时，则第一输出可视为αIFSIG-OP、第二输出可视为αIFblk-OP、第三输出可视为αIFSIG-ON、第四输出可视为αIFblk-ON。
在一个具体实施例中，接口单元23包括切换该第一输出与主混频单元11的正输出端之间连接或断开的第一开关SW1和第二开关SW2、连接于第二输出与主混频单元11的正输出端之间的第三开关SW3、连接于第四输出与主混频单元11的负输出端之间的第四开关SW4、以及切换第三输出与主混频单元11的负输出端之间连接或断开的第五开关SW5和第六开关SW6。其中第一开关SW1连接于与子混频单元21的第一输出路径211连接的低通滤波器与地之间、第二开关SW2连接于与子混频单元21的第一输出路径211连接的低通滤波器与主混频单元11的正输出端之间，第三开关SW3连接于与子混频单元21的第一输出路径211连接的高通滤波器与主混频单元的负输出端之间，第四开关SW4连接于与子混频单元21的第二输出路径212连接的高通滤波器与主混频单元的正输出端之间，第五开关SW5连接于与子混频单元21的第二输出路径212连接的低通滤波器与主混频单元的负输出端之间，第六开关SW6连接于与子混频单元21的第二输出路径212连接的低通滤波器与地之间。可以理解的，当第一开关SW1和第六开关SW6闭合时，则子混频单元21的第一输出路径和第二输出路径经过低通滤波器连接的路径均短路，前馈支路20处于如图7所示的第一工作模式，且等效于如图2所示实施例的工作状态；当第一开关SW1和第六开关SW6断开时，前馈支路20处于如图8所示的第二工作模式，且等效于如图4所示实施例的工作状态。采用该接口单元23的前馈支路工作时，第二开关SW2、第三开关SW3、第四开关SW4及第五开关SW5保持闭合，通过将第一开关SW1和第六开关SW6闭合将前馈支路20切换至抑制阻塞信号的第一工作模式，将第一开关SW1和第六开关SW6开启将前馈支路20切换至抑制阻塞信号且增强有用信号的第二工作模式，两种工作模式可根据实际应用需求灵活配置，提升了适用性。
可选的，接口单元23中的第二开关、第三开关、第四开关及第五开关可以省略，接口单元23仅包括连接于与子混频单元21的第一输出路径211连接的低通滤波器与地之间的第一开关、以及连接于与子混频单元21的第二输出路径212连接的低通滤波器与地之间的第六开关。直接通过将第一开关和第六开关于开启和闭合之间切换实现前馈支路20的中频有用信号的输出通路与主混频单元11的差分输出端之间的连接或断开。
在另一个实施例中，混频器电路还包括混频器跨导级30和跨阻放大器40。混频器跨导级30与主混频支路10的输入端和前馈支路20的输入端连接，混频器跨导级30的输入端为射频电压输入端，用于接收输入射频电压信号转换为射频电流信号并提供给主混频单元11及前馈支路20。跨阻放大器40与主混频支路10的输出端及前馈支路20的输出端连接，跨阻放大器40的输出端为中频电压输出端，用于接收主混频单元11及前馈支路20将射频电流信号下变频形成的中频电流信号，并转换为中频电压信号。
本申请实施例所提供的混频器电路，前馈支路20的选频单元22通过滤波分别提取由输入射频信号转移所形成的中频信号中的中频阻塞信号以及中频有用信号，主混频单元11的中频输出和前馈支路20的中频输出并联叠加，从而将前馈支路20输出的中频阻塞信号耦合入主混频单元11的输出以进行中频阻塞信号的抵消，且将中频有用信号耦合入主混频单元11的输出以进行中频有用信号的增强，在低电压下提升混频器对邻道阻塞信号的抑制，形成为前馈补偿低电压高线性混频器电路，电路结构简单，可以适用于有源混频开关电路或无源开关电路，尤其是对于低电压下中频输出受限的混频器电路，易于实际的芯片设计上得到应用，且进一步提高线性度，其中主混频单元和子混频单元不限于有源/无源的单平衡/双平衡架构，适应性强。混频器电路可进一步将前馈单元配置形成将中频阻塞信号抵消、与中频阻塞信号抵消且中频有用信号增强的两种工作模式可选择地的切换，可根据实际应用需求灵活配置，进一步提升了适用性。
上述实施例所提供的混频器电路适用于无线收发机系统中，尤其是针对MIMO(Multiple-Input Multiple-Output)的无线收发机系统中，能够在无SAW接收机系统中保证混频器达到很好的线性度功能。本申请另一方面还提供包含上述实施例所述混频器电路的无线收发机系统。
以上所述仅为本发明的具体实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。本发明的保护范围应以所述权利要求的保护范围以准。

Claims (10)

1.一种混频器电路，其特征在于：所述混频器电路包括相互并联的主混频支路及前馈支路，所述前馈支路的输入端与所述主混频支路的输入端连接，所述前馈支路的输出端与所述主混频支路的输出端连接；
所述主混频支路包括主混频单元，所述主混频单元用于接收本振信号并在所述本振信号驱动下将输入的射频信号转换到中频并输出第一中频信号；
所述前馈支路包括子混频单元和选频单元，所述子混频单元的差分输入端与所述主混频单元的差分输入端连接，用于在本振信号驱动下将输入的射频信号转换到中频并输出第二中频信号，所述选频单元与所述子混频单元连接，用于接收子混频单元的所述第二中频信号，通过滤波提取所述第二中频信号中的中频阻塞信号，所述中频阻塞信号耦合入所述主混频单元输出的所述第一中频信号进行抵消。
2.如权利要求1所述的混频器电路，其特征在于，所述选频单元包括滤波器，所述滤波器连接于所述子混频单元的输出端及所述主混频单元的输出端之间。
3.如权利要求1所述的混频器电路，其特征在于，所述主混频单元和所述子混频单元分别包括正输出端和负输出端，所述选频单元通过滤波分别提取所述子混频单元的正输出端的中频阻塞信号与所述主混频单元的负输出端进行耦合、及所述子混频单元的负输出端的中频阻塞信号与所述主混频单元的正输出端进行耦合。
4.如权利要求1所述的混频器电路，其特征在于，所述选频单元还用于通过滤波提取所述第二中频信号中的中频有用信号，所述中频有用信号耦合入所述主混频单元输出的所述第一中频信号进行增强。
5.如权利要求4所述的混频器电路，其特征在于，所述前馈支路还包括连接于所述选频单元和所述主混频单元的差分输出端之间的接口单元，所述接口单元通过于开启和闭合之间切换实现所述前馈支路的第一工作模式和第二工作模式的切换，在第一工作模式下所述中频阻塞信号耦合入所述第一中频信号进行抵消，在第二工作模式下所述中频阻塞信号耦合入所述第一中频信号进行抵消、且所述中频有用信号耦合入所述第一中频信号进行增强。
6.如权利要求5所述的混频器电路，其特征在于，所述主混频单元和所述子混频单元分别包括正输出端和负输出端，所述选频单元通过滤波分别提取所述子混频单元的正输出端的中频有用信号作为第一输出、提取所述子混频单元的正输出端的中频阻塞信号作为第二输出、提取所述子混频单元的负输出端的中频阻塞信号作为第三输出、提取所述子混频单元的负输出端的中频有用信号作为第四输出；
所述接口单元包括切换所述第一输出与所述主混频单元的正输出端之间连接或断开的第一开关和第二开关、连接于所述第二输出与所述主混频单元的正输出端之间的第三开关、连接于所述第三输出与所述主混频单元的负输出端之间的第四开关、以及切换所述第四输出与所述主混频单元的负输出端之间连接或断开的第五开关和第六开关。
7.如权利要求5所述的混频器电路，其特征在于，所述主混频单元和所述子混频单元的差分输出端分别包括正输出端和负输出端，所述选频单元包括与所述子混频单元的正输出端并联连接的高通滤波器和低通滤波器、以及与所述子混频单元的负输出端并联连接的高通滤波器和低通滤波器，所述接口单元包括实现所述选频单元的中频有用信号的输出通路与所述主混频单元的差分输出端之间可选择地连通或者断开的开关。
8.如权利要求7所述的混频器电路，其特征在于，所述选频单元与所述子混频单元的正输出端并联连接的高通滤波器和低通滤波器分别输出正向的中频有用信号和正向的中频阻塞信号，所述选频单元与所述子混频单元的负输出端并联连接的高通滤波器和低通滤波器分别输出反向的中频有用信号和反向的中频阻塞信号，所述开关包括将所述正向的中频有用信号与所述主混频单元的正输出端可选择地连通或者断开的第一开关和第二开关、将所述正向的中频阻塞信号与所述主混频单元的负输出端连接的第三开关、将所述反向的中频阻塞信号与所述主混频单元的正输出端连接的第四开关、及将所述反向的中频有用信号与所述主混频单元的负输出端可选择地连通或断开的第五开关和第六开关。
9.如权利要求1-8中任意一项所述的混频器电路，其特征在于，所述混频器电路还包括混频器跨导级和跨阻放大器，所述混频器跨导级与所述主混频单元的差分输入端连接，所述跨阻放大器与所述主混频单元的差分输出端连接，所述混频器跨导级输入端为射频电压输入端，用于将射频电压信号转换为射频电流信号，所述跨阻放大器用于将中频电流信号转换为中频电压信号。
10.一种无线收发机系统，包括如权利要求1-9中任意一项所述的混频器电路。
CN201710607493.9A 2017-07-24 2017-07-24 无线收发机系统及其混频器电路 Active CN109302198B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710607493.9A CN109302198B (zh) 2017-07-24 2017-07-24 无线收发机系统及其混频器电路
PCT/CN2018/096886 WO2019020033A1 (zh) 2017-07-24 2018-07-24 无线收发机系统及其混频器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710607493.9A CN109302198B (zh) 2017-07-24 2017-07-24 无线收发机系统及其混频器电路

Publications (2)

Publication Number Publication Date
CN109302198A true CN109302198A (zh) 2019-02-01
CN109302198B CN109302198B (zh) 2020-04-10

Family

ID=65040389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710607493.9A Active CN109302198B (zh) 2017-07-24 2017-07-24 无线收发机系统及其混频器电路

Country Status (2)

Country Link
CN (1) CN109302198B (zh)
WO (1) WO2019020033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553147A (zh) * 2022-01-12 2022-05-27 中国电子科技集团公司第十研究所 可配置增益的双平衡无源混频器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023030712A1 (en) * 2021-09-02 2023-03-09 Panthronics Ag Harmonic suppression for current-driven direct conversion receiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916711A (zh) * 2011-08-04 2013-02-06 联发科技股份有限公司 信号处理电路及信号处理方法
CN103957021A (zh) * 2014-05-15 2014-07-30 电子科技大学 高线性低噪声短波宽带接收机
CN104617970A (zh) * 2015-02-10 2015-05-13 东南大学 一种全集成抗阻塞射频接收前端架构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270544C (zh) * 2001-12-31 2006-08-16 中兴通讯股份有限公司 前馈式线性功率放大器的自适应跟踪抵消控制方法及装置
US7139543B2 (en) * 2002-02-01 2006-11-21 Qualcomm Incorporated Distortion reduction in a wireless communication device
CN101252366A (zh) * 2008-03-18 2008-08-27 东南大学 零中频无线接收机直流偏差消除装置
CN103973612A (zh) * 2013-01-25 2014-08-06 华为技术有限公司 近区反射自干扰信号抵消方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916711A (zh) * 2011-08-04 2013-02-06 联发科技股份有限公司 信号处理电路及信号处理方法
CN103957021A (zh) * 2014-05-15 2014-07-30 电子科技大学 高线性低噪声短波宽带接收机
CN104617970A (zh) * 2015-02-10 2015-05-13 东南大学 一种全集成抗阻塞射频接收前端架构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553147A (zh) * 2022-01-12 2022-05-27 中国电子科技集团公司第十研究所 可配置增益的双平衡无源混频器
CN114553147B (zh) * 2022-01-12 2024-02-02 中国电子科技集团公司第十研究所 可配置增益的双平衡无源混频器

Also Published As

Publication number Publication date
CN109302198B (zh) 2020-04-10
WO2019020033A1 (zh) 2019-01-31

Similar Documents

Publication Publication Date Title
CN106487402B (zh) 综合片上射频接口的低功耗射频接收前端
US10305533B2 (en) Semiconductor device
CN105322933B (zh) 用于射频开关的系统和方法
US8903332B2 (en) Circuit device and method of coupling to an antenna
CN106849876B (zh) 一种低功耗宽带射频混频器
CN104617970B (zh) 一种全集成抗阻塞射频接收前端架构
WO2009003101A2 (en) Passive mixer and high q rf filter using a passive mixer
CN103684518A (zh) 一种基于片上变压器的收发匹配网络共用的射频电路
CN102217203A (zh) 具有用于ip2自测的内部环回导体的rf收发机ic
CN105580271A (zh) 基带处理电路装置
WO2014179185A1 (en) Jammer resistant noise cancelling receiver front end
WO2014069782A1 (ko) Ｏｏｋ 변조 장치 및 이를 포함하는 무선 통신 송신 장치
CN104242823B (zh) 混频开关电路及混频器
CN104488191A (zh) 无源混频器电路中改进的线性度
CN109302198A (zh) 无线收发机系统及其混频器电路
CN109787570A (zh) 一种输出匹配电路和由其构成的功率放大器
KR100836950B1 (ko) 고조파 믹서
CN110350931A (zh) 一种超宽带射频前端接收电路
CN110120786A (zh) 混频器及无线通信装置
CN104079308A (zh) 一种应用于nfc接收机的载波消除系统电路
US8190117B2 (en) Mixer circuit and radio communication device using the same
CN110289830A (zh) 一种分支滤波网络
CN102332866A (zh) 高线性度上混频器
CN101842976A (zh) 混频器结构
CN107332522A (zh) 一种射频前端中的低噪声放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant