CN107332522A - 一种射频前端中的低噪声放大器 - Google Patents
一种射频前端中的低噪声放大器 Download PDFInfo
- Publication number
- CN107332522A CN107332522A CN201710415099.5A CN201710415099A CN107332522A CN 107332522 A CN107332522 A CN 107332522A CN 201710415099 A CN201710415099 A CN 201710415099A CN 107332522 A CN107332522 A CN 107332522A
- Authority
- CN
- China
- Prior art keywords
- wave filter
- transistor
- low
- noise amplifier
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 43
- 230000000295 complement effect Effects 0.000 claims description 24
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 22
- 238000001914 filtration Methods 0.000 abstract description 19
- 230000001629 suppression Effects 0.000 abstract description 14
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 10
- 238000001228 spectrum Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003292 diminished effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000006880 cross-coupling reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 241000256844 Apis mellifera Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45264—Complementary cross coupled types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种射频前端中的低噪声放大器，包括级联的放大晶体管与共栅晶体管，在共栅晶体管的漏极与源极之间连接有滤波器。所述滤波器在低噪声放大器内部，属于片内滤波器，具有体积小、成本低的有益效果。所述滤波器包括级联的n通道滤波器和反相放大器，用来实现对阻塞信号的过滤与抑制。n通道滤波器使用n相本振信号控制，由于开关管不可避免地存在失配，本振信号也因此不可避免地会泄露到共栅晶体管的源极即放大晶体管的漏极。所述放大晶体管采用共源极连接方式，通过漏极到栅极的反向隔离减少本振信号泄漏到天线端的信号强度。或者，所述放大晶体管采用共栅极连接方式，通过漏极到源极的反向隔离减少本振信号泄漏到天线端的信号强度。
Description
技术领域
本申请涉及一种射频前端电路，特别是涉及其中的低噪声放大器（LNA）。
背景技术
收发机（transceiver）包括发射机（transmitter）和接收机（receiver）。接收机的射频前端（RF front end）通常是指从天线到混频器之间的电路，包括混频器。用于2G、3G、4G等移动通讯的CMOS射频收发机系统包括多组发射机和接收机，发射机产生的大功率发射信号会通过多种方式耦合到接收机，从而使接收机面临饱和的风险。同时，天线接收到的信号也常常伴随大功率的阻塞信号，同样会使接收机饱和。为了提升接收机对阻塞信号的抑制效果，已有一些现有的接收机射频前端方案被提出。
2011年4月的《IEEE固态电路杂志》（IEEE Journal of Solid-State Circuits）第46卷第4期有一篇文章《用于GSM/GPRS/EDGE的65nm CMOS四频无表面声波接收机片上系统》（A 65 nm CMOS Quad-Band SAW-Less Receiver SoC for GSM/GPRS/EDGE），这篇文章的第I部分公开了一种传统的接收机射频前端，如图1所示。该射频前端在片上系统（SoC）的外部具有多个表面声波（SAW）滤波器，分别用来对不同的通信频带进行滤波。该方案的缺点在于片外滤波器的体积大且价格贵。
2014年2月的IEEE国际固态电路会议（2014 IEEE International Solid-StateCircuits Conference）的技术论文摘要第9.4节《一种具有零外部组件的、支持433/860/915/960MHz ISM频段的0.5V 1.15mW 0.2mm2的Sub-Ghz紫蜂接收机》（A 0.5V 1.15mW0.2mm2 Sub-GHz ZigBee receiver supporting 433/860/915/960MHz ISM bands withzero external components）中，公开了一种嵌入在射频前端中的低噪声放大器，如图2所示。该低噪声放大器的输入端Vi与输出端Vo之间并联着一个四通道滤波器，每个通道由一个开关管和一个电容级联组成。由占空比均为25%但相位依次偏移90度的四相本振信号LO1、LO2、LO3、LO4控制各通道的开关管。该方案的缺点是：由于制造工艺存在误差，四个开关管的大小不会完全相等，由此造成了四个开关管之间的失配。这使得四相本振信号会耦合到天线并发射出去，由天线发射出去的本振信号强度过大，超出了频谱规范的上限，因而不满足频谱规范。
发明内容
本申请所要解决的技术问题是提供一种射频前端中的低噪声放大器，无需使用片外表面声波滤波器，直接在低噪声放大器内部设置在片滤波器，一方面用来过滤从发射机耦合过来的大功率发射信号，另一方面用来过滤由天线接收的阻塞信号，从而避免接收机出现饱和。
本申请所要解决的另一个技术问题是提供一种射频前端中的低噪声放大器，内部采用n通道滤波器（n path filter）作为在片滤波器，由n个本振信号分别控制每个通道。本申请可以大大减小泄漏到天线的本振信号的强度，使接收机、发射机或收发机满足频谱规范。
为解决上述技术问题，本申请射频前端中的低噪声放大器包括级联的放大晶体管与共栅晶体管，在共栅晶体管的漏极与源极之间连接有滤波器。所述滤波器在低噪声放大器内部，属于片内滤波器，具有体积小、成本低的有益效果。所述滤波器包括级联的n通道滤波器和反相放大器，用来实现对阻塞信号的过滤与抑制。n通道滤波器使用n相本振信号控制，由于开关管不可避免地存在失配，本振信号也因此不可避免地会泄露到共栅晶体管的源极即放大晶体管的漏极。所述放大晶体管采用共源极连接方式，通过漏极到栅极的反向隔离减少本振信号泄漏到天线端的信号强度。或者，所述放大晶体管采用共栅极连接方式，通过漏极到源极的反向隔离减少本振信号泄漏到天线端的信号强度。
进一步地，所述低噪声放大器包括一对放大晶体管、一对共栅晶体管和一对滤波器，形成差分电路结构。一对放大晶体管分别与一对共栅晶体管级联，形成两路差分通道。每路差分通道包括一个放大晶体管和一个共栅晶体管的级联结构。在任意一个共栅晶体管的漏极与另一个共栅晶体管的源极之间均连接有滤波器，此时两个滤波器均包括级联的n通道滤波器和同相放大器。或者在任意一个共栅晶体管的漏极与源极之间均连接有滤波器，此时两个滤波器均包括级联的n通道滤波器和反相放大器。差分电路结构有助于提高器件的抗干扰能力，还具有优良的偶次谐波抑制能力。
进一步地，所述低噪声放大器包括两对放大晶体管、两对共栅晶体管和一对滤波器，形成互补差分电路结构。两对放大晶体管分别与两对共栅晶体管级联，形成两路差分通道。每路差分通道包括两个放大晶体管和两个共栅晶体管的级联结构，并且两个放大晶体管在该级联结构的两端，两个共栅晶体管在该级联结构的中间。在每路差分通道中，两个放大晶体管构成PMOS与NMOS的互补结构，两个共栅晶体管构成另一个PMOS与NMOS的互补结构。在任意一路差分通道的两个共栅晶体管相连接的漏极与另一路差分通道的任意一个共栅晶体管的源极之间连接有滤波器，此时至少两个滤波器均包括级联的n通道滤波器和同相放大器，也可为三个或四个滤波器。或者在任意一路差分通道的两个共栅晶体管相连接的漏极与同一路差分通道的任意一个共栅晶体管的源极之间连接有滤波器，此时至少两个滤波器均包括级联的n通道滤波器和反相放大器，也可为三个或四个滤波器。互补差分电路结构实现了电流复用，可以降低功耗，提高噪声性能。
进一步地，当放大晶体管采用共源极连接方式时，提供漏极到栅极的反向增益。此时天线在放大晶体管的栅极位置，天线与放大晶体管的栅极之间可选地具有匹配网络。该反向增益例如为20dB左右，用来为放大晶体管的漏极位置泄漏的本振信号到栅极位置的天线之间提供良好的反向隔离。或者，当放大晶体管采用共栅极连接方式时，提供漏极到源极的反向增益。此时天线在放大晶体管的源极位置，天线与放大晶体管的源极之间可选地具有匹配网络。该反向增益例如为20dB左右，用来为放大晶体管的漏极位置泄漏的本振信号到源极位置的天线之间提供良好的反向隔离。
进一步地，所述n通道滤波器具有并联的n路，每一路由一个开关管和一个电容级联而成，每一路的开关管由不同的本振信号控制，这n个开关管由n个不同的本振信号控制。这n个本振信号的频率相同，占空比也相同，并且相位依次偏移使得任意两个本振信号的有效电平均不交叠。这给出了n通道滤波器的具体实现方式。
进一步地，每个滤波器均由n通道滤波器和放大器级联组成，所述放大器为反相放大器或同相放大器，用来使n通道滤波器的两端具有相反相位。这使得n通道滤波器的每一路开关管的等效导通电阻变小，可以对阻塞信号有更多过滤和抑制效果。优选地，反相放大器由源极跟随器实现。这给出了反相放大器的具体实现方式。
进一步地，所述低噪声放大器还包括匹配网络，匹配网络在天线和放大晶体管之间。所述匹配网络用来与放大晶体管一起、和/或与反馈通路一起用于实现输入匹配功能，用于差分电路时所述匹配网络还用来将天线接收的射频输入信号由单端信号转换为一对差分信号Vin+和Vin-。优选地，单端信号转换为差分信号可由变压器实现。
进一步地，所述低噪声放大器包括两对放大晶体管、两对共栅晶体管和一对滤波器，形成互补差分电路结构。同时当所述放大晶体管均采用共栅极连接方式时，两路差分通道的两个PMOS放大晶体管的栅极之间通过一个或多个串联的电阻相连，两路差分通道的两个NMOS放大晶体管的栅极之间也通过一个或多个串联的电阻相连。任意一路差分通道中，一个PMOS放大晶体管的栅极与一个NMOS放大晶体管的栅极之间通过一个或多个串联的电容相连。这被称为电容交叉耦合技术，可以使任意一路差分通道中的由两个放大晶体管组成的互补结构的两个栅极之间交流短路，从而以降低功耗并且提高噪声性能。
进一步地，所述低噪声放大器包括两对放大晶体管、两对共栅晶体管和一对滤波器，形成互补差分电路结构。同时在任意一路差分通道中，两个放大晶体管的漏极之间通过电容连接。也就是在任意一路差分通道中，两个共栅晶体管的源极之间通过电容连接。这使得每个滤波器可以为同一路差分通道中的两个节点处进行阻塞信号的过滤与抑制，每个节点是指一个放大晶体管的漏极与一个共栅晶体管的源极的连接位置。因此，本申请的实施例五和实施例六最少只需要采用两个滤波器，从而节省了体积与成本。当然，也可改为设置三个或四个滤波器。当设置三个滤波器时，至少有一个滤波器要负责两个节点处进行阻塞信号的过滤与抑制。当设置四个滤波器时，每个滤波器优选地负责一个节点处进行阻塞信号的过滤与抑制。
进一步地，所述低噪声放大器包括两对放大晶体管、两对共栅晶体管和一对滤波器，形成互补差分电路结构。同时当所述放大晶体管均采用共源极连接方式时，每个滤波器还包括从放大器输出端到同一路差分通道的射频信号输入端的反馈通路。反馈通路与匹配网络、两对放大晶体管一起用来实现输入匹配功能。
本申请取得的技术效果是一方面使用片内滤波器来过滤阻塞信号，不论阻塞信号是发射机耦合而来的还是接收机接收的；另一方面使用放大晶体管的反向隔离来降低片内滤波器所用的本振信号泄漏到天线端的信号强度，从而满足频谱规范的要求。
附图说明
图1是一种现有的接收机射频前端的结构示意图。
图2是一种现有的接收机射频前端中的低噪声放大器的结构示意图。
图3是本申请射频前端中的低噪声放大器的实施例一的结构示意图。
图4是本申请射频前端中的低噪声放大器的实施例二的结构示意图。
图5是图3、图4中的滤波器的具体实现电路图。
图6是图5中涉及的本振信号的波形示意图。
图7是本申请射频前端中的低噪声放大器的实施例三的结构示意图。
图8是本申请射频前端中的低噪声放大器的实施例四的结构示意图。
图9是图7、图8、图10中的两个滤波器的具体实现电路图。
图10是本申请射频前端中的低噪声放大器的实施例五的结构示意图。
图11是实施例五的仿真结果图。
图12是本申请射频前端中的低噪声放大器的实施例六的结构示意图。
图13是图12中的两个滤波器的具体实现电路图。
图14是实施例六的仿真结果图。
图中附图标记说明：Vdd为电源电压；Vb、Vb1、Vb2为偏置电压；Vin、Vin+、Vin-为射频输入信号；Vout、Vout+、Vout-为射频输出信号；M1、M3、M5、M6、M9至M14、M21至M24为放大晶体管；M2、M7、M8、M15至M18为共栅晶体管；T为开关管；LO为本振信号；C为电容；A、A3、A4为反相放大器；A1、A2为同相放大器；R为电阻；L为电感。
具体实施方式
请参阅图3，这是本申请射频前端中的低噪声放大器的实施例一。该实施例一所示的低噪声放大器包括四部分：匹配网络、放大晶体管一M1、共栅晶体管M2和滤波器。
所述匹配网络将天线接收的射频输入信号Vin送往放大晶体管一M1。同时，所述匹配网络与放大晶体管一M1一起实现输入端的阻抗匹配。
所述放大晶体管一M1采用共源极（common source）连接方式。天线接收的射频输入信号Vin进入放大晶体管一M1的栅极，放大晶体管一M1的漏极连接共栅晶体管M2的源极，放大晶体管一M1的源极接地。放大晶体管一M1与匹配网络一起提供输入匹配功能，并可选地提供射频信号的第一级放大。共源晶体管的漏极到栅极之间具有反向增益，大小通常为20dB左右，因此放大晶体管一M1为漏极位置的节点N到栅极位置的天线之间提供了良好的反向隔离。这种反向隔离使得节点N处来自滤波器内部的本振信号泄漏到天线端的信号强度被大大降低了，通常下降幅度可达15至20dB左右。
所述共栅晶体管M2采用共栅极（common gate）连接方式，且与放大晶体管一M1级联。偏置电压Vb接共栅晶体管M2的栅极，为其提供栅极偏置电压。共栅晶体管M2的源极接放大晶体管一M1的漏极，该位置称为节点N。共栅晶体管M2的漏极一方面通过负载接电源电压Vdd，另一方面还输出射频输出信号Vout。所述负载可以是电阻或者无源电感谐振网络。共栅晶体管M2提供射频信号的第二级放大。
所述滤波器连接在共栅晶体管M2的源极和漏极之间。图5给出了滤波器的一种具体实现方式，由一个n通道滤波器和一个反相放大器A级联组成。所述n通道滤波器具有并联的n路，每一路由一个本振信号LOi控制的开关管Ti和一个电容Ci级联而成，i取1至n之间的自然数。这n个开关管T1至Tn由n个不同的本振信号LO1至LOn控制。请参阅图6，这n个本振信号LO1至LOn的频率均为fLO，占空比均为1/n，并且相位依次偏移，最终使得任意两个本振信号的有效电平（例如高电平）均不交叠。反相放大器A的输入端连接共栅晶体管M2的漏极，输出端连接n通道滤波器的电容端（即节点V）。共栅晶体管M2的输入端源极（即节点N）和输出端漏极（即射频输出信号Vout的输出端）的相位相同。反相放大器A对射频输出信号Vout进行反相放大后，提供给n通道滤波器的电容端，因此n通道滤波器的两端——节点N和节点V具有相反的相位。这使得n通道滤波器的每一路并联通道中的开关管Ti从节点N看进去的等效导通电阻变小，可以对阻塞信号有更多过滤和抑制。优选地，反相放大器由源极跟随器实现。由于n通道滤波器中n个开关管Ti的大小由于制造工艺的误差不可能完全相等，因此存在开关管失配的现象，这使得本振信号会泄漏到节点N处。但由于放大晶体管一M1提供的漏极与栅极之间的反向隔离，该本振泄漏信号会经过15至20dB的衰减后才能到达天线端，从而使得该本振泄漏信号达到天线处的信号强度大大减弱，对接收机、发射机或收发机的发射基本没有影响，从而满足频谱规范。
图3所示的实施例一也可变形为图4所示的实施例二，变形主要体现在将放大晶体管一M1改为放大晶体管二M3。所述放大晶体管二M3采用共栅极连接方式。偏置电压一Vb1接放大晶体管二M3的栅极，为其提供栅极偏置电压。天线接收的射频输入信号Vin进入放大晶体管二M3的源极，放大晶体管二M3的漏极接共栅晶体管M2的源极。放大晶体管二M3提供输入匹配功能，并可选地提供射频信号的第一级放大。共栅晶体管的漏极到源极之间也具有反向增益，大小通常为20dB左右，因此放大晶体管二M3为漏极位置的节点N到源极位置的天线之间提供了良好的反向隔离。这种反向隔离使得节点N位置的来自滤波器内部的本振信号泄漏到天线端的信号强度被大大降低了，通常下降幅度可达15至20dB左右。
请参阅图7，这是本申请射频前端中的低噪声放大器的实施例三。该实施例三所示的低噪声放大器包括四部分：匹配网络、一对放大晶体管M5和M6、一对共栅晶体管M7和M8、一对滤波器。
所述匹配网络用来将天线接收的射频输入信号由单端信号转换为一对差分信号Vin+和Vin-，分别送往一对放大晶体管M5和M6。优选地，单端信号转换为差分信号可由变压器实现，例如采用平衡不平衡变压器（balun）。同时，所述匹配网络一对放大晶体管M5和M6一起实现输入端的阻抗匹配。
所述一对放大晶体管M5和M6均采用共源极连接方式。差分形式的射频输入信号Vin+和Vin-分别进入一对放大晶体管M5和M6的栅极，这一对放大晶体管M5和M6的漏极分别连接一对共栅晶体管M7和M8的源极，这一对放大晶体管M5和M6的源极均接地。这一对放大晶体管M5和M6和匹配网络一起用来提供输入匹配功能，并可选地提供射频信号的第一级放大。共源晶体管的漏极到栅极之间具有反向增益，大小通常为20dB左右，因此这一对放大晶体管M5和M6分别为节点N1、节点N2到天线之间提供了良好的反向隔离。这种反向隔离使得节点N1、节点N2处分别来自滤波器一、滤波器二内部的本振信号泄漏到天线端的信号强度被大大降低了，通常下降幅度可达15至20dB左右。
所述一对共栅晶体管M7和M8均采用共栅极连接方式，且分别与一对放大晶体管M5和M6级联。偏置电压Vb连接这一对共栅晶体管M7和M8的栅极，为其提供栅极偏置电压。这一对共栅晶体管M7和M8的源极分别接一对放大晶体管M5和M6的漏极，这两个位置分别称为节点N1和节点N2。这一对共栅晶体管M7和M8的漏极一方面通过负载接电源电压Vdd，另一方面还分别输出一对差分形式的射频输出信号Vout-和Vout+。共源晶体管M5的输入端栅极和输出端漏极（即节点N1）的相位相反，共栅晶体管M7的输入端源极（即节点N1）和输出端漏极的相位相同，因此级联的共源晶体管M5和共栅晶体管M7将正射频输入信号in+经过反相放大得到负射频输出信号out-。同理，级联的共源晶体管M6和共栅晶体管M8将负射频输入信号in-经过反相放大得到正射频输出信号out+。所述负载可以是电阻或者无源电感谐振网络。这一对共栅晶体管M7和M8提供射频信号的第二级放大。
所述一对滤波器包括滤波器一和滤波器二。滤波器一连接在共栅晶体管M7的源极和共栅晶体管M8的漏极之间。滤波器二连接在共栅晶体管M8的源极和共栅晶体管M7的漏极之间。图9给出了这一对滤波器的具体实现方式，滤波器一由n通道滤波器一和同相放大器一A1级联组成，滤波器二由n通道滤波器二和同相放大器二A2级联组成。所述n通道滤波器均具有并联的n路，每一路由一个载波控制的开关管Tji和一个电容Cji级联而成，j为1或2，i取1至n之间的自然数。每个n通道滤波器中的n个开关管Tj1至Tjn由n个不同的本振信号LO1至LOn控制。请参阅图6，这n个本振信号LO1至LOn的频率均为fLO，占空比均为1/n，并且相位依次偏移，最终使得任意两个本振信号的有效电平（例如高电平）均不交叠。在滤波器一中，同相放大器一A1的输入端连接共栅晶体管M8的漏极，输出端连接n通道滤波器一的电容端即节点V1。共栅晶体管M7的输入端源极（即节点N1）和输出端漏极（即负射频输出信号Vout-的输出端）的相位相同，因此节点N1与正射频输出信号Vout+的输出端的相位相反。同相放大器一A1对正射频输出信号Vout+进行同相放大后，提供给n通道滤波器一的电容端，因此n通道滤波器一的两端——节点N1与节点V1具有相反的极性。共栅晶体管M8的输入端源极（即节点N2）和输出端漏极（即正射频输出信号Vout+的输出端）的相位相同，因此节点N2与负射频输出信号Vout-的输出端的相位相反。在滤波器二中，同相放大器二A2的输入端连接共栅晶体管M7的漏极，输出端连接n通道滤波器二的电容端即节点V2。同相放大器二A2对负射频输出信号Vout-进行同相放大后，提供给n通道滤波器二的电容端，因此n通道滤波器二的两端——节点N2与节点V2具有相反的极性。这使得n通道滤波器一的每一路并联通道中的开关管T1i从节点N1看进去的等效导通电阻变小，也使得n通道滤波器二的每一路并联通道中的开关管T2i从节点N2看进去的等效导通电阻变小，因此可以对阻塞信号有更多过滤和抑制。由于每个n通道滤波器中n个开关管Tji的大小由于制造工艺的误差不可能完全相等，因此存在开关管失配的现象，这使得本振信号会泄漏到节点N1和节点N2处。但由于放大晶体管M5和M6提供的漏极到栅极之间的反向隔离，该本振泄漏信号会经过15至20dB的衰减后才能到达天线端，从而使得该本振泄漏信号达到天线处的信号强度大大减弱，对接收机、发射机或收发机的发射基本没有影响，从而满足频谱规范。
可选地，如果将实施例三中的滤波器一改为连接在共栅晶体管M7的源极和漏极之间，滤波器二改为连接在共栅晶体管M8的源极和漏极之间。那么这两个滤波器中的同相放大器A1、A2就都要改为反相放大器。实施例三在两个滤波器中采用同相放大器，有利于提高差分信号之间相位和幅度的匹配程度。
图7所示的实施例三也可变形为图8所示的实施例四，变形主要体现在将一对放大晶体管M5和M6改为一对放大晶体管M9和M10。所述一对放大晶体管M9和M10均采用共栅极连接方式，相应的节点N1与节点N2更换了位置，一对差分形式的射频输出信号Vout+和Vout-也更换了位置。偏置电压一Vb1连接这一对放大晶体管M9和M10的栅极，为其提供栅极偏置电压。变压器输出的一对差分形式的射频输入信号Vin+和Vin-分别进入这一对放大晶体管M9和M10的源极，这一对放大晶体管M9和M10的漏极分别连接一对共栅晶体管M7和M8的源极。这一对放大晶体管M9和M10用来提供输入匹配功能，并可选地提供射频信号的第一级放大。共栅晶体管的漏极到源极之间也具有反向增益，大小通常为20dB左右，因此这一对放大晶体管M9和M10分别为节点N1、节点N2到天线之间提供了良好的反向隔离。这种反向隔离使得节点N1、节点N2处分别来自滤波器一、滤波器二内部的本振信号泄漏到天线端的信号强度被大大降低了，通常下降幅度可达15至20dB左右。实施例四中的一对共栅晶体管M7和M8、一对滤波器的连接位置与具体实现方式均与实施例三相同，不再赘述。因此，实施例四中的一对滤波器也用来提供过滤和抑制阻塞信号的功能。由于n通道滤波器中存在开关管失配的现象，这使得本振信号会泄漏到节点N1和节点N2处。但由于放大晶体管M9和M10提供的漏极到源极之间的反向隔离，该本振泄漏信号会经过15至20dB的衰减后才能到达天线端，从而使得该本振泄漏信号达到天线处的信号强度大大减弱，对接收机、发射机或收发机的发射基本没有影响，从而满足频谱规范。
可选地，如果将实施例四中的滤波器一改为连接在共栅晶体管M7的源极和漏极之间，滤波器二改为连接在共栅晶体管M8的源极和漏极之间。那么这两个滤波器中的同相放大器A1、A2就都要改为反相放大器。实施例四在两个滤波器中采用同相放大器，有利于提高整体电路的差分性，从而提升抗干扰性能与偶次谐波抑制能力。
上述实施例三和实施例四均采用了全差分电路结构，这与实施例一和实施例二相比，有利于提高整体电路对外界噪声的抗干扰性，并且减少和抑制偶次谐波。
在以上四个实施例中，各个晶体管优选采用NMOS实现，也可改为采用PMOS实现。
请参阅图10，这是本申请射频前端中的低噪声放大器的实施例五。该实施例五所示的低噪声放大器包括四部分：匹配网络（未图示，请参照图7、图8）、两对放大晶体管M11至M14、两对共栅晶体管M15至M18、一对滤波器。
上述实施例五与图8所示的实施例四相比，主要是将差分电路改为了差分互补电路。放大晶体管M11至M14均采用共栅极连接方式。放大晶体管M11和M12优选为PMOS，放大晶体管M13和M14优选为NMOS。正射频输入信号Vin+通过输入电容C31和C33分别进入放大晶体管M11和M13的源极，并由放大晶体管M11和M13的漏极分别送往共栅晶体管M15和M17的源极，这里的放大晶体管M11和M13实现了PMOS与NMOS的互补结构一。负射频输入信号Vin-通过输入电容C32和C34分别进入放大晶体管M12和M14的源极，并由放大晶体管M12和M14的漏极分别送往共栅晶体管M16和M18的源极，这里的放大晶体管M12和M14实现了PMOS与NMOS的互补结构二。输入电容C31至C34实现隔离直流信号的作用。共栅晶体管M15和M16优选为PMOS，共栅晶体管M17和M18优选为NMOS。来自于放大晶体管M11和M13的漏极的信号分别进入共栅晶体管M15和M17的源极，共栅晶体管M15和M17的漏极相连输出正射频输出信号Vout+，这里的共栅晶体管M15和M17实现了PMOS与NMOS的互补结构三。来自于放大晶体管M12和M14的漏极的信号分别进入共栅晶体管M16和M18的源极，共栅晶体管M16和M18的漏极相连输出负射频输出信号Vout-，这里的共栅晶体管M16和M18实现了PMOS与NMOS的互补结构四。由PMOS和NMOS组成的互补结构实现了电流复用，可以降低功耗，提高噪声性能。
上述实施例五中，两对放大晶体管M11至M14之间还采用了电容交叉耦合技术。放大晶体管M11和M12优选为PMOS，两者的栅极通过串联的电阻R1和R2相连。放大晶体管M13和M14优选为NMOS，两者的栅极通过串联的电阻R3和R4相连。放大晶体管M11的栅极还通过串联的电容C36、C32、C34、C38连接放大晶体管M13的栅极，这使得互补结构一的两个栅极之间的交流短路。放大晶体管M12的栅极还通过串联的电容C35、C31、C33、C37连接放大晶体管M14的栅极，这使得互补结构二的两个栅极之间的交流短路。上述电容交叉耦合的结构可以降低功耗并且提高噪声性能，例如可以抵消一部分共栅晶体管的沟道热噪声。
上述实施例五中，放大晶体管M11与共栅晶体管M15级联，中间节点称为节点N4。放大晶体管M12与共栅晶体管M16级联，中间节点称为节点N3。放大晶体管M13与共栅晶体管M17级联，中间节点称为节点N2。放大晶体管M14与共栅晶体管M18级联，中间节点称为节点N1。节点N4与节点N2之间通过电容C39连接。节点N3与节点N1之间通过电容C40连接。电容C39、C40用来实现相应节点之间的交流短路，从而使滤波器一同时对节点N1和节点N3处的阻塞信号进行过滤，使滤波器二同时对节点N2和节点N4处的阻塞信号进行过滤。在节点N1与正射频输出信号Vout+的输出端之间连接有滤波器一。在节点N2与负射频输出信号Vout-的输出端之间连接有滤波器二。滤波器一与滤波器二的具体实现方式可以参照图9，用来实现滤除和抑制阻塞信号的效果。由于每个n通道滤波器中n个开关管Tji的大小由于制造工艺的误差不可能完全相等，因此存在开关管失配的现象，这使得n路本振信号会泄漏到节点N1和节点N2处，又分别通过电容C40和C39泄漏到节点N3和节点N4处。但由于放大晶体管M11至M14提供的漏极到源极的反向隔离，该本振泄漏信号会经过15至20dB的衰减后才能到达天线端，从而使得该本振泄漏信号达到天线处的信号强度大大减弱，对接收机、发射机或收发机的发射基本没有影响，从而满足频谱规范。
可选地，实施例五中的滤波器一也可改为设置在节点N3与正射频输出信号Vout+的输出端之间，或者在该位置新增滤波器三。可选地，滤波器二也可改为设置在节点N4与负射频输出信号Vout-的输出端之间，或者在该位置新增滤波器四。这提供了另一种可供选择的实现电路。
可选地，实施例五中的滤波器一也可改为连接在节点N1和负射频输出信号Vout-的输出端之间，滤波器二改为连接在节点N2和正射频输出信号Vout+之间。可选地，实施例五中的滤波器一也可改为连接在节点N3和负射频输出信号Vout-的输出端之间，滤波器二改为连接在节点N4和正射频输出信号Vout+之间。那么这两个滤波器中的同相放大器A1、A2就都要改为反相放大器。图10所示的实施例五在两个滤波器中采用同相放大器，有利于提高整体电路的差分性，从而提升抗干扰性能与偶次谐波抑制能力。
图11给出了上述实施例五的仿真结果，假设本振信号的频率为1GHz。观察可知，在1GHz频率处，反射系数（S11）为-18dB，射频输出信号Vout+和Vout-的增益为15dB，节点V1和节点V2处的增益由于经过反相放大器因而有所衰减为10dB。如果将低于0.6GHz和高于1.4GHz的频率范围认为是带外，在射频输出信号Vout+和Vout-的输出端对带外信号的抑制可达-15dB。在节点V1和节点V2处，对带外信号的抑制进一步增强，可达-25dB至-30dB。因此，节点V1和节点V2处的输出信号对阻塞信号有更好的抑制，更适合作为输出信号。
请参阅图12，这是本申请射频前端中的低噪声放大器的实施例六。该实施例六所示的低噪声放大器包括四部分：匹配网络（未图示，请参照图7、图8）、两对放大晶体管M21至M24、两对共栅晶体管M15至M18、一对滤波器。
上述实施例六与图7所示的实施例三相比，主要是将差分电路改为了差分互补电路。放大晶体管M21至M24均采用共源极连接方式。放大晶体管M21和M22优选为PMOS，放大晶体管M23和M24优选为NMOS。正射频输入信号Vin+通过输入电容C41和C43分别进入放大晶体管M21和M23的栅极，并由放大晶体管M21和M23的漏极分别送往共栅晶体管M15和M17的源极，这里的放大晶体管M21和M23实现了PMOS与NMOS的互补结构一。负射频输入信号Vin-通过输入电容C42和C44分别进入放大晶体管M22和M24的栅极，并由放大晶体管M22和M24的漏极分别送往共栅晶体管M16和M18的源极，这里的放大晶体管M22和M24实现了PMOS与NMOS的互补结构二。输入电容C41至C44用于实现隔离直流信号的作用。互补结构三、互补结构四均与实施例五相同，不再赘述。
上述实施例六中，放大晶体管M21与共栅晶体管M15级联，中间节点称为节点N4。放大晶体管M22与共栅晶体管M16级联，中间节点称为节点N3。放大晶体管M23与共栅晶体管M17级联，中间节点称为节点N2。放大晶体管M24与共栅晶体管M18级联，中间节点称为节点N1。节点N4与节点N2之间通过电容C45连接。节点N3与节点N1之间通过电容C46连接。电容C45、C46用来实现相应节点之间的交流短路，从而使滤波器一同时对节点N1和节点N3处的阻塞信号进行过滤，使滤波器二同时对节点N2和节点N4处的阻塞信号进行过滤。
上述实施例六中，在节点N1与正射频输出信号Vout+的输出端之间连接有滤波器一，滤波器一还有反馈通路连接负输入信号Vin-的输入端。在节点N2与负射频输出信号Vout-的输出端之间连接有滤波器二，滤波器二还有反馈通路连接正输入信号Vin+的输入端。滤波器一与滤波器二的具体实现方式可以参照图13，用来实现滤除和抑制阻塞信号的效果。与图9所示的一对滤波器的具体实现方式相比，图13主要的改变是将同相放大器A1和A2改为了反相放大器A3和A4，同时增加了两条反馈通路。反馈通路一从节点V1通过串联的隔直电容Cd1和反馈电阻Rf1连接到负输入信号Vin-的输入端。反馈通路二从节点V2通过串联的隔直电容Cd2和反馈电阻Rf2连接到正输入信号Vin+的输入端。这两条反馈通路与匹配网络、两对放大晶体管M21至M24一起实现输入匹配功能。由于每个n通道滤波器中n个开关管Tji的大小由于制造工艺的误差不可能完全相等，因此存在开关管失配的现象，这使得本振信号会泄漏到节点N1和节点N2处，又分别通过电容C45和C46泄漏到节点N3和节点N4处。但由于放大晶体管M21至M24提供的漏极到栅极的反向隔离，该本振泄漏信号会经过15至20dB的衰减后才能到达射频信号输入端，从而使得该本振泄漏信号达到天线处的信号强度大大减弱，对接收机、发射机或收发机的发射基本没有影响，从而满足频谱规范。
可选地，实施例六中的滤波器一也可改为设置在节点N3与正射频输出信号Vout+的输出端之间，或者在该位置新增滤波器三。可选地，滤波器二也可改为设置在节点N4与负射频输出信号Vout-的输出端之间，或者在该位置新增滤波器四。这提供了另一种可供选择的实现电路。
可选地，实施例六中的滤波器一也可改为连接在节点N1和负射频输出信号Vout-的输出端之间，滤波器二改为连接在节点N2和正射频输出信号Vout+之间。可选地，实施例五中的滤波器一也可改为连接在节点N3和负射频输出信号Vout-的输出端之间，滤波器二改为连接在节点N4和正射频输出信号Vout+之间。那么这两个滤波器中的反相放大器A3、A4就都要改为同相放大器。图12所示的实施例六在两个滤波器中采用反相放大器，有利于提高整体电路的差分性，从而提升抗干扰性能与偶次谐波抑制能力。
图14给出了上述实施例六的仿真结果，假设本振信号的频率为1GHz。观察可知，在1GHz频率处，反射系数（S11）为-12dB，射频输出信号Vout+和Vout-的增益为10dB，节点V1和节点V2处的增益由于经过反相放大器因而有所增强为13.5dB。如果将低于0.6GHz和高于1.4GHz的频率范围认为是带外，在节点V1和节点V2处，对带外信号的抑制可达-8dB至-12dB。因此，节点V1和节点V2处的输出信号对阻塞信号有更好的抑制，更适合作为输出信号。
根据以上所公开的各个实施例可知，本申请提供的射频前端中的低噪声放大器可以是单端电路、差分电路或差分互补电路。无论是哪一种电路结构，都包括放大晶体管与共栅晶体管的级联，在同一个或不同的共栅晶体管的源极和漏极之间设置滤波器。滤波器是片内滤波器，避免了使用片外滤波器的体积大与成本高的缺点。滤波器由n通道滤波器和放大器组成，放大器可以是同相或反相放大器，放大器用来使n通道滤波器的两端呈现相反极性，从而使滤波器提供良好的过滤和抑制阻塞信号的效果。n通道滤波器需要使用到n相本振信号，由于制造工艺的误差，n通道滤波器中的n路开关管必然存在失配，这使得本振信号不可避免地泄漏到共栅晶体管的源极也就是放大晶体管的漏极。放大晶体管可以是共源极或共栅极连接方式，通过漏极到栅极的反向隔离、或者通过漏极到源极的反向隔离降低了本振信号泄漏到天线端的信号强度，最终实现了过滤阻塞信号和减少本振信号泄漏到天线端的双重效果。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种射频前端中的低噪声放大器，其特征是，所述低噪声放大器包括级联的放大晶体管与共栅晶体管，在共栅晶体管的漏极与源极之间连接有滤波器；所述放大晶体管采用共源极或共栅极连接方式；所述滤波器在低噪声放大器内部，包括级联的n通道滤波器和反相放大器。
2.根据权利要求1所述的射频前端中的低噪声放大器，其特征是，所述低噪声放大器包括一对放大晶体管、一对共栅晶体管和一对滤波器；一对放大晶体管分别与一对共栅晶体管级联，形成两路差分通道；在任意一个共栅晶体管的漏极与另一个共栅晶体管的源极之间均连接有滤波器，此时两个滤波器均包括级联的n通道滤波器和同相放大器；或者在任意一个共栅晶体管的漏极与源极之间均连接有滤波器，此时两个滤波器均包括级联的n通道滤波器和反相放大器。
3.根据权利要求1所述的射频前端中的低噪声放大器，其特征是，所述低噪声放大器包括两对放大晶体管、两对共栅晶体管和一对滤波器；两对放大晶体管分别与两对共栅晶体管级联，形成两路差分通道；在每路差分通道中，两个放大晶体管构成PMOS与NMOS的互补结构，两个共栅晶体管构成另一个PMOS与NMOS的互补结构；在任意一路差分通道的两个共栅晶体管相连接的漏极与另一路差分通道的任意一个共栅晶体管的源极之间连接有滤波器，此时至少两个滤波器均包括级联的n通道滤波器和同相放大器；或者在任意一路差分通道的两个共栅晶体管相连接的漏极与同一路差分通道的任意一个共栅晶体管的源极之间连接有滤波器，此时至少两个滤波器均包括级联的n通道滤波器和反相放大器。
4.根据权利要求1至3中任一项所述的射频前端中的低噪声放大器，其特征是，当放大晶体管采用共源极连接方式时，提供漏极到栅极的反向增益；当放大晶体管采用共栅极连接方式时，提供漏极到源极的反向增益。
5.根据权利要求1至3中任一项所述的射频前端中的低噪声放大器，其特征是，所述n通道滤波器具有并联的n路，每一路由一个开关管和一个电容级联而成，每一路的开关管由不同的本振信号控制，这n个开关管由n个不同的本振信号控制；这n个本振信号的频率相同，占空比也相同，并且相位依次偏移使得任意两个本振信号的有效电平均不交叠。
6.根据权利要求1至3中任一项所述的射频前端中的低噪声放大器，其特征是，每个滤波器均由n通道滤波器和放大器级联组成，所述放大器为反相放大器或同相放大器，用来使n通道滤波器的两端具有相反相位。
7.根据权利要求1至3中任一项所述的射频前端中的低噪声放大器，其特征是，所述低噪声放大器还包括匹配网络，匹配网络在天线和放大晶体管之间。
8.根据权利要求3所述的射频前端中的低噪声放大器，其特征是，当所述放大晶体管均采用共栅极连接方式时，两路差分通道的两个PMOS放大晶体管的栅极之间通过一个或多个串联的电阻相连，两路差分通道的两个NMOS放大晶体管的栅极之间也通过一个或多个串联的电阻相连；任意一路差分通道中，一个PMOS放大晶体管的栅极与一个NMOS放大晶体管的栅极之间通过一个或多个串联的电容相连。
9.根据权利要求3所述的射频前端中的低噪声放大器，其特征是，任意一路差分通道中，两个放大晶体管的漏极之间通过电容连接。
10.根据权利要求3所述的射频前端中的低噪声放大器，其特征是，当所述放大晶体管均采用共源极连接方式时，每个滤波器还包括从放大器输出端到同一路差分通道的射频信号输入端的反馈通路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710415099.5A CN107332522B (zh) | 2017-06-05 | 2017-06-05 | 一种射频前端中的低噪声放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710415099.5A CN107332522B (zh) | 2017-06-05 | 2017-06-05 | 一种射频前端中的低噪声放大器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107332522A true CN107332522A (zh) | 2017-11-07 |
| CN107332522B CN107332522B (zh) | 2020-12-11 |
Family
ID=60194956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710415099.5A Active CN107332522B (zh) | 2017-06-05 | 2017-06-05 | 一种射频前端中的低噪声放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107332522B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109253104A (zh) * | 2018-09-17 | 2019-01-22 | 郑州云海信息技术有限公司 | 一种控制风扇的设备、方法及系统 |
| WO2019113113A1 (en) * | 2017-12-05 | 2019-06-13 | Qualcomm Incorporated | Power amplifier circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008027933A2 (en) * | 2006-08-31 | 2008-03-06 | Texas Instruments Incorporated | Low noise amplifier with embedded filter and related wireless communication unit |
| CN103534940A (zh) * | 2011-05-13 | 2014-01-22 | 高通股份有限公司 | 正反馈共栅极低噪声放大器 |
| CN104485917A (zh) * | 2015-01-04 | 2015-04-01 | 上海交通大学 | 一种阻抗自举频率转换带通滤波器 |
| US9270314B1 (en) * | 2015-02-06 | 2016-02-23 | University Of Macau | RF-to-BB-current-reuse wideband receiver with a single-MOS pole-zero LPF |
| CN106026941A (zh) * | 2016-05-09 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 低噪声放大器及射频终端 |
-
2017
- 2017-06-05 CN CN201710415099.5A patent/CN107332522B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008027933A2 (en) * | 2006-08-31 | 2008-03-06 | Texas Instruments Incorporated | Low noise amplifier with embedded filter and related wireless communication unit |
| CN103534940A (zh) * | 2011-05-13 | 2014-01-22 | 高通股份有限公司 | 正反馈共栅极低噪声放大器 |
| CN104485917A (zh) * | 2015-01-04 | 2015-04-01 | 上海交通大学 | 一种阻抗自举频率转换带通滤波器 |
| US9270314B1 (en) * | 2015-02-06 | 2016-02-23 | University Of Macau | RF-to-BB-current-reuse wideband receiver with a single-MOS pole-zero LPF |
| CN106026941A (zh) * | 2016-05-09 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 低噪声放大器及射频终端 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019113113A1 (en) * | 2017-12-05 | 2019-06-13 | Qualcomm Incorporated | Power amplifier circuit |
| CN111434031A (zh) * | 2017-12-05 | 2020-07-17 | 高通股份有限公司 | 功率放大器电路 |
| US10965261B2 (en) | 2017-12-05 | 2021-03-30 | Qualcomm Incorporated | Power amplifier circuit |
| CN109253104A (zh) * | 2018-09-17 | 2019-01-22 | 郑州云海信息技术有限公司 | 一种控制风扇的设备、方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107332522B (zh) | 2020-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106487402B (zh) | 综合片上射频接口的低功耗射频接收前端 | |
| CN107786168B (zh) | 一种高增益高隔离毫米波双平衡无源亚谐波混频器 | |
| US9054648B1 (en) | Wideband active balun LNA topology with narrow-band filtering and noise cancelling | |
| CN105262443B (zh) | 一种高线性低噪声跨导放大器 | |
| CN103219951B (zh) | 一种采用噪声抵消技术的低功耗低噪声放大器 | |
| CN110138351B (zh) | 一种cmos宽带巴伦射频接收前端电路 | |
| CN107231129B (zh) | 基于变压器结构的谐波控制cmos混频器 | |
| KR20160003109A (ko) | 재머 저항 잡음 소거 수신기 프론트 엔드 | |
| CN105305981B (zh) | 一种线性化宽带低噪声放大器 | |
| CN107196611A (zh) | 宽带单端转差分低噪声放大器 | |
| WO2023221541A1 (zh) | 一种5g毫米波双频带双模混频器及无线通信终端 | |
| EP2245734B1 (en) | Mixer circuit | |
| CN107332522A (zh) | 一种射频前端中的低噪声放大器 | |
| CN100559706C (zh) | 射频差分到单端转换器 | |
| CN111130577B (zh) | 一种用于射频收发芯片的抗干扰接收机电路 | |
| Khatri et al. | A SAW-less CDMA receiver front-end with single-ended LNA and single-balanced mixer with 25% duty-cycle LO in 65nm CMOS | |
| WO2020140918A1 (zh) | 接收器和低噪声放大器 | |
| CN107994878B (zh) | 用于模拟总线接收机的低噪声放大器及模拟总线接收机 | |
| Natsukari et al. | 36mW 63GHz CMOS differential low-noise amplifier with 14GHz bandwidth | |
| EP2037572A1 (en) | Ultra-low power consumption current-reused front-end for a RF system | |
| CN108183718B (zh) | 一种面向NB_loT的低功耗无线射频前端集成电路 | |
| CN115967356A (zh) | 一种基于谐波抑制的倍频电路结构 | |
| CN105720928B (zh) | 一种两级差动低噪声放大器 | |
| CN201910768U (zh) | 一种高线性度折叠镜像混频器 | |
| CN101212202A (zh) | 具有滤波模块来滤除低频成分以降低噪声指数的混频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |