KR20160003109A

KR20160003109A - 재머 저항 잡음 소거 수신기 프론트 엔드

Info

Publication number: KR20160003109A
Application number: KR1020157033614A
Authority: KR
Inventors: 윙 팻 앤디 라우; 하지르 헤다야티; 블라디미르 아파린
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-05-01
Filing date: 2014-04-28
Publication date: 2016-01-08
Also published as: JP6396432B2; US20140329484A1; US9344124B2; JP2016521506A; EP2992610A1; WO2014179185A1; CN105191150B; CN105191150A

Abstract

대역-통과 임피던스 매칭 및 양호한 전력 효율성을 갖는 재머-저항 잡음-소거 수신기 프론트 엔드를 제공하기 위한 기술들이 기재된다. 일 양상에서, 대역-통과 임피던스 매칭의 중심 주파수는, 로컬 오실레이터 주파수를 유리하게 트래킹(track)한다. 일 양상에서, 제 1 및 제 2 수신 신호 경로들이 제공되며, 제 2 수신 신호 경로의 출력에 R-C 네트워크가 커플링된다. R-C 네트워크의 저항은, 대역-통과 임피던스 매칭을 RF 입력 신호에 제공하도록 선택될 수도 있다. 제 1 및 제 2 신호 경로들의 전류 출력들은 트랜스-임피던스 증폭기(TIA)를 사용하여 결합된다. 일 양상에서, TIA는, 본 개시의 잡음 성능 및 전력 효율성 특성들을 추가로 최적화하기 위해, 듀얼-입력 트랜스컨덕터 증폭기를 사용하여 구현될 수도 있다.

Description

재머 저항 잡음 소거 수신기 프론트 엔드{JAMMER RESISTANT NOISE CANCELLING RECEIVER FRONT END}

[0001] 본 개시는 통신 회로에 관한 것으로, 더 상세하게는, 재머(jammer) 저항 및 잡음 소거를 특징으로 하는 수신기 프론트 엔드(front end)에 관한 것이다.

[0002] 통신 수신기들을 설계할 시, 일반적으로, 수신 체인(chain)의 후속 스테이지들로부터의 잡음 기여들을 극복하기 위해 저-잡음 프론트-엔드를 제공하는 것이 바람직하다. 특정한 종래 기술 구현들은, 수신기 프론트 엔드에 대해 잡음 소거 아키텍쳐를 이용하며, 여기서, 2개의 신호 경로들에 의해 생성된 신호 전류들은 함께 가중되고 합산되어 잡음을 소거한다.

[0003] 그러한 잡음 소거 수신기들의 설계 시에 수 개의 고려사항들이 발생한다. 특히, 대역-외 간섭자(interferer)들(또는 재머들)의 충분한 제거(rejection)를 달성하기 위해, 부가적인 필터링이 수신기에 제공될 수 있다. 그러나, 그러한 부가적인 필터링은 일반적으로 더 높은 삽입 손실(insertion loss)을 초래한다. 수신기는 또한, 일반적으로, 더 높은 전력 소모 및/또는 더 큰 잡음을 희생하더라도 더 양호한 선형성을 위해 설계될 수도 있다.

[0004] 몇몇 구현들에서, 2개의 신호 경로들로부터의 신호 전류들의 기저대역 결합을 수행하기 위해, 수신기는, 백 엔드(back end)에 부가적인 트랜스-임피던스(trans-impedance) 증폭기들 또는 기저대역 결합기들을 제공받을 수도 있다. 대안적으로, 합산을 수행하기 위해 저항기 스트링(string)들이 사용될 수도 있다. 그러나, 이들 접근법들은, 다양한 문제점들, 예컨대 부가적인 증폭기들 및/또는 결합기들의 경우에서의 더 높은 전력 소모, 또는 저항기 스트링들의 경우에서의 DC(direct-current) IR(current-resistance) 강하들로 인한 제한된 신호 헤드룸(headroom)으로부터 어려움을 겪는다.

[0005] 따라서, 상당한 대역-외 간섭자 제거를 제공하면서, 추가로, 기존의 종래 기술 구현들보다 더 적은 전력을 소모하는 잡음 소거 수신기 프론트 엔드를 설계하기 위한 기술들을 제공하는 것이 바람직할 것이다.

[0006] 도 1은 본 개시의 기술들이 구현될 수도 있는 종래 기술 무선 통신 디바이스의 설계 블록도를 예시한다.
[0007] 도 2는 잡음 소거 RF 수신기 프론트 엔드의 종래 기술 구현을 예시한다.
[0008] 도 3은 본 개시의 예시적인 실시예를 예시한다.
[0009] 도 4a, 4b, 4c 및 4d는, 수동 믹서들을 이용하는 본 개시의 예시적인 실시예들을 예시한다.
[0010] 도 5는 트랜스-임피던스 증폭기의 예시적인 실시예를 예시한다.
[0011] 도 6은 본 개시에 따른, 듀얼-입력 트랜스-임피던스 증폭기를 예시하는 수신기 토폴로지(topology)를 예시한다.
[0012] 도 7은, 위의 도 6을 참조하여 설명된 기술들 중 특정한 기술을 포함하는 듀얼 차동 입력 트랜스-임피던스 증폭기(TIA)를 이용하는 수신기의 예시적인 실시예를 예시한다.
[0013] 도 8은 본 개시에 따른, 잡음 소거 수신기의 대안적인 예시적 실시예를 예시한다.
[0014] 도 9는 본 개시에 따른 방법의 예시적인 실시예를 예시한다.

[0015] 본 개시의 다양한 양상들이 첨부된 도면들을 참조하여 아래에서 더 완전히 설명된다. 그러나 본 개시는 많은 상이한 형태들로 구현될 수도 있으며, 본 개시 전반에 걸쳐 제시된 임의의 특정한 구조 또는 기능으로 제한되는 것으로서 해석되지는 않아야 한다. 오히려, 이들 양상들은, 본 개시가 철저하고 완전하며, 당업자들에게 본 개시의 범위를 완전히 전달하기 위해 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 개시의 임의의 다른 양상과 독립적으로 구현되든지 또는 그 양상과 결합되든지에 관계없이, 본 개시의 범위가 본 명세서에 기재된 본 개시의 임의의 양상을 커버하도록 의도됨을 인식해야 한다. 예를 들어, 본 명세서에 기재된 임의의 수의 양상들을 사용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 부가적으로, 본 개시의 범위는, 본 명세서에 기재된 본 개시의 다양한 양상들에 부가하여 또는 그 이외에 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본 명세서에 기재된 본 개시의 임의의 양상이 청구항의 하나 또는 그 초과의 엘리먼트들에 의해 구현될 수도 있음이 이해되어야 한다.

[0016] 첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은, 본 발명의 예시적인 양상들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 예시적인 양상들만을 표현하도록 의도되지 않는다. 본 명세서 전반에 걸쳐 사용된 용어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하고, 다른 예시적인 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석되지는 않아야 한다. 상세한 설명은 본 발명의 예시적인 양상들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본 발명의 예시적인 양상들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것은 당업자들에게 명백할 것이다. 몇몇 예시들에서, 본 명세서에 제시된 예시적인 양상들의 신규성을 불명료하게 하는 것을 회피하기 위해, 잘-알려진 구조들 및 디바이스들은 블록도 형태로 도시되어 있다. 본 명세서에서 및 청구항들에서, 용어 "모듈" 및 "블록"은 설명된 동작들을 수행하도록 구성된 엔티티를 나타내기 위해 상호교환가능하게 사용될 수도 있다.

[0017] 도 1은, 본 개시의 기술들이 구현될 수도 있는 종래 기술 무선 통신 디바이스(100)의 설계 블록도를 예시한다. 도 1은 예시적인 트랜시버 설계를 도시한다. 일반적으로, 송신기 및 수신기에서 신호들을 컨디셔닝(conditioning)하는 것은, 증폭기, 필터, 상향변환기, 하향변환기 등 중 하나 또는 그 초과의 스테이지들에 의해 수행될 수도 있다. 이들 회로 블록들은, 도 1에 도시된 구성과 상이하게 배열될 수도 있다. 또한, 도 1에 도시된 몇몇 블록들은 몇몇 구현들에서 없을 수도 있는 반면, 도 1에 도시되지 않은 다른 회로 블록들이 또한 송신기 및 수신기에서 신호들을 컨디셔닝하기 위해 사용될 수도 있다. 달리 언급되지 않으면, 도 1 또는 도면들에서의 임의의 다른 도해에서의 임의의 신호는, 싱글-엔드형(single-ended) 또는 차동 중 어느 하나일 수도 있다. 또한, 도 1에서의 몇몇 회로 블록들은 생략될 수도 있다.

[0018] 도 1에 도시된 설계에서, 무선 디바이스(100)는 트랜시버(120) 및 데이터 프로세서(110)를 포함한다. 데이터 프로세서(110)는, 데이터 및 프로그램 코드들을 저장하기 위한 메모리(도시되지 않음)를 포함할 수도 있다. 트랜시버(120)는, 양-방향 통신을 지원하는 송신기(130) 및 수신기(150)를 포함한다. 일반적으로, 무선 디바이스(100)는, 임의의 개수의 통신 시스템들 및 주파수 대역들에 대한 임의의 개수의 송신기들 및/또는 수신기들을 포함할 수도 있다. 트랜시버(120)의 일부 또는 그 전부는, 하나 또는 그 초과의 아날로그 집적 회로(IC)들, RF IC(RFIC)들, 믹싱된-신호 IC들 등 상에 구현될 수도 있다.

[0019] 송신기 또는 수신기는, 슈퍼-헤테로다인(super-heterodyne) 아키텍쳐 또는 직접-변환 아키텍쳐로 구현될 수도 있다. 슈퍼-헤테로다인 아키텍쳐에서, 신호는 다수의 스테이지들에서 라디오 주파수(RF)와 기저대역 사이로 주파수-변환되는데, 예를 들어, 수신기에 대한 하나의 스테이지에서 RF로부터 중간 주파수(IF)로, 그리고 그 후 다른 스테이지에서 IF로부터 기저대역으로 주파수-변환된다. 직접-변환 아키텍쳐에서, 신호는 하나의 스테이지에서 RF와 기저대역 사이로 주파수 변환된다. 슈퍼-헤테로다인 및 직접-변환 아키텍쳐들은, 상이한 회로 블록들을 사용하고 그리고/또는 상이한 요건들을 가질 수도 있다. 도 1에 도시된 설계에서, 송신기(130) 및 수신기(150)는 직접-변환 아키텍쳐를 이용하여 구현된다.

[0020] 송신 경로에서, 데이터 프로세서(110)는 송신될 데이터를 프로세싱하고, I 및 Q 아날로그 출력 신호들을 송신기(130)에 제공한다. 도시된 예시적인 실시예에서, 데이터 프로세서(110)는, 데이터 프로세서(110)에 의해 생성된 디지털 신호들을 I 및 Q 아날로그 출력 신호들, 예컨대, 추가적인 프로세싱을 위한 I 및 Q 출력 전류들로 변환하기 위한 디지털-투-아날로그-변환기(DAC)들(114a 및 114b)을 포함한다.

[0021] 송신기(130) 내에서, 저역통과 필터들(132a 및 132b)은 I 및 Q 아날로그 출력 신호들을 각각 필터링하여 앞선 디지털-투-아날로그 변환에 의해 야기된 원하지 않은 이미지들을 제거한다. 증폭기(Amp)들(134a 및 134b)은, 각각 저역통과 필터들(132a 및 132b)로부터의 신호들을 증폭하고, I 및 Q 기저대역 신호들을 제공한다. 상향변환기(140)는, 송신(TX) 로컬 오실레이터(local oscillator)(LO) 신호 생성기(190)로부터의 I 및 Q TX LO 신호들을 이용하여 I 및 Q 기저대역 신호들을 상향변환하고, 상향변환된 신호를 제공한다. 필터(142)는, 상향변환된 신호를 필터링하여, 주파수 상향변환에 의해 야기된 원하지 않은 이미지들 뿐만 아니라 수신 주파수 대역 내의 잡음을 제거한다. 전력 증폭기(PA)(144)는, 필터(142)로부터의 신호를 증폭하여 원하는 출력 전력 레벨을 획득하고, 송신 RF 신호를 제공한다. 송신 RF 신호는, 듀플렉서 또는 스위치(146)를 통해 라우팅되고, 안테나(148)를 통해 송신된다.

[0022] 수신 경로에서, 안테나(148)는 기지국들에 의해 송신되는 신호들을 수신하고, 수신된 RF 신호를 제공하며, 그 신호는 듀플렉서 또는 스위치(146)를 통해 라우팅되어 저 잡음 증폭기(LNA)(152)에 제공된다. 듀플렉서(146)는, RX 신호들이 TX 신호들과 격리되도록, 특정한 RX-투-TX(RX-to-TX) 듀플렉서 주파수 분리로 동작하도록 설계된다. 수신된 RF 신호가 LNA(152)에 의해 증폭되고 필터(154)에 의해 필터링되어 원하는 RF 입력 신호가 획득된다. 하향변환 믹서들(161a 및 161b)은, 필터(154)의 출력을, 수신(RX) LO 신호 생성기(180)로부터의 I 및 Q RX LO 신호들(즉, LO_I 및 LO_Q)과 믹싱하여 I 및 Q 기저대역 신호들을 생성한다. I 및 Q 기저대역 신호들이 증폭기들(162a 및 162b)에 의해 증폭되고 저역통과 필터들(164a 및 164b)에 의해 추가로 필터링되어 I 및 Q 아날로그 입력 신호들이 획득되며, 이 신호들은 데이터 프로세서(110)에 제공된다. 도시된 예시적인 실시예에서, 데이터 프로세서(110)는, 아날로그 입력 신호들을 데이터 프로세서(110)에 의해 추가로 프로세싱될 디지털 신호들로 변환하기 위한 아날로그-투-디지털-변환기(ADC)들(116a 및 116b)을 포함한다.

[0023] 도 1에서, TX LO 신호 생성기(190)는 주파수 상향변환에 사용되는 I 및 Q TX LO 신호들을 생성하지만, RX LO 신호 생성기(180)는 주파수 하향변환에 사용되는 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정한 기본 주파수를 갖는 주기적 신호이다. PLL(192)은 데이터 프로세서(110)로부터 타이밍 정보를 수신하고, LO 신호 생성기(190)로부터의 TX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다. 유사하게, PLL(182)은 데이터 프로세서(110)로부터 타이밍 정보를 수신하고, LO 신호 생성기(180)로부터의 RX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다.

[0024] 특정한 구현들(도 1에 도시되지 않음)에서, 수신기(150)의 LNA(152)의 출력과 믹서들(161a, 161b) 사이에 발룬(balun)이 제공될 수도 있다. 발룬은, 싱글-엔드형 신호를 차동 신호로 변환할 수도 있는데, 예를 들어, 1차 권선(winding)으로부터 2차 권선으로 신호를 상호 커플링시키는 변압기를 포함할 수도 있다.

[0025] 특정한 구현들에서, 수신기 프론트 엔드의 잡음 성능을 개선하기 위해, LNA(152)를 포함하는 수신기(150)의 특정한 엘리먼트들이 잡음 소거 수신기 아키텍쳐에 의해 대체될 수도 있다. 도 2는 잡음 소거 수신기 프론트 엔드의 종래 기술 구현(200)을 예시한다. 구현(200)은 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 제한하는 것으로 의도되지 않음을 유의한다.

[0026] 도 2에서, 입력 전압 Vs는 잡음-소거 수신기(205)에 커플링된다. 일 구현에서, 입력 전압 Vs는, 예를 들어, 수신기(205)가 수신기(150)의 LNA(152) 및 특정한 다른 엘리먼트들을 대체하는 라디오 구현에서, 도 1의 듀플렉서(146)의 출력에 대응할 수도 있다. 예를 들어, 특정한 구현들에서, 수신기 프론트 엔드(200)는, LNA(152)로부터 증폭기들(162a, 162b)까지 등의 수신기(150) 내의 회로를 대체할 수도 있다. 신호 전압 Vs는, 소스 저항 Rs를 통해, 제 1 수신 신호 경로(206) 및 제 2 수신 신호 경로(207)를 포함하는 수신기(205)의 듀얼 수신 신호 경로에 커플링된다.

[0027] 수신기(205)는, 트랜스-컨덕턴스(trans-conductance) a/Rs를 갖는 트랜스-컨덕터(210)를 포함하며, 여기서, a는 미리결정된 이득 팩터(factor)이다. 트랜스-컨덕터(210)의 출력은 제 1 수신 신호 경로(206)의 제 1 믹서(230)에 커플링된다. 제 1 믹서(230)는, 예를 들어, 기저대역 주파수로 입력 신호의 주파수가 하향(down)되도록 믹싱하기 위해, 자신의 입력을 로컬 오실레이터 신호(도 2에 도시되지 않음)와 믹싱할 수도 있다. 제 1 믹서(230)의 출력은 추가로, 차동 출력 전압 X1을 생성하기 위해 제 1 트랜스-임피던스 증폭기(TIA)(250)에 커플링된다. 커패시터 C1은 제 1 믹서(230) 출력의 차동 노드들을 서로 커플링시킬 수도 있음을 유의한다. 커패시터들 Ca1, Ca2는 믹서(230)의 차동 출력 노드들을 접지에 커플링시키도록 제공된다. 일 예시적인 실시예에서, Ca1 및 Ca2의 커패시턴스들은, 예를 들어, 공통 값 Ca로 셋팅되어 서로 동일할 수도 있다. 또한, 커패시터들 Cb1 및 Cb2는 차동 믹서 출력의 각각의 노드를 접지에 커플링시킨다.

[0028] 제 2 수신 신호 경로(207)는 제 2 믹서(240)에 커플링되는 입력 저항 Rm을 포함한다. 일 예시적인 실시예에서, 제 2 믹서(240)는 수동 타입을 갖는데, 예를 들어, 하나 또는 그 초과의 스위치들을 이용하여 믹싱 동작을 수행한다. 따라서, 제 2 믹서(240)는 또한, 본 명세서에서 "수동 믹서"로 표시된다. 특정한 구현들에서, Rm은, 예를 들어, 회로에 제공된 실제 물리적 저항기의 저항, 믹서(240)의 수동 구현의 스위치 저항 등에 대응할 수도 있다. 제 2 믹서(240)의 출력은, 차동 출력 전압 X2를 생성하기 위해, 제 1 트랜스-임피던스 증폭기(TIA)(250)의 b배의 이득을 갖는 제 2 트랜스-임피던스 증폭기(260)에 커플링된다. 일 구현에서, b는 a와 관련될 수도 있는데, 예를 들어, b는 실질적으로 a와 동일하게 이루어질 수도 있다. 커패시터 C2는 제 2 믹서(240) 출력의 차동 노드들을 커플링시킬 수도 있음을 유의한다.

[0029] 가산기(270)는, 수신기(205)에 대한 전체 출력 전압 Vout을 생성하기 위해, 각각 제 1 및 제 2 수신 신호 경로들의 출력들 X1 및 X2를 더하도록 제공된다. 도 2에 도시된 수신기 회로에 대해, (예를 들어, Rm 및 TIA(260)와 연관된) 제 2 수신 신호 경로(207)의 X2에서의 잡음이 제 1 수신 신호 경로(206)의 출력 X1에 의해 소거될 것임이 인식될 것이다. 예를 들어, David Murphy 등의 "A Blocker-Tolerant Wideband Noise-Cancelling Receiver with a 2dB Noise Figure," ISSCC Dig. Tech. Papers, pp. 74-75, Feb 2012를 참조한다.

[0030] 수신기(205)의 입력 임피던스는 Rm의 저항을 적절히 선택함으로써 조절될 수도 있음을 유의한다. 이러한 방식에서, 수신기(205)로의 입력은 최적의 전력 전달을 위해 소스 저항 Rs에 임피던스-매칭될 수도 있다. 그러나, Rm 그 자체만으로는 어떠한 고유 주파수 선택도도 제공하지 않으며, 이는, 예를 들어, 회로 비-선형성으로 인한 것과 같은 강한 대역-외 재머들로부터 발생하거나 또는 (예를 들어, 도 1의 송신기(130)부터의 듀플렉서(146)를 통해 커플링된 바와 같은) 동일한 디바이스 상의 강한 송신된 신호로부터 발생하는 후속 신호 왜곡을 방지하는 것을 돕는 데 바람직할 것임을 유의한다.

[0031] 따라서, 광-대역 임피던스 매칭에 부가하여 대역-통과 주파수 선택도를 특징으로 하는 잡음 소거 RF 수신기 프론트 엔드를 설계하기 위한 효율적인 기술들을 제공하는 것이 바람직할 것이다.

[0032] 도 3은 본 개시의 예시적인 실시예(300)를 예시한다. 도 2 및 3에서 유사하게 라벨링(label)된 엘리먼트들은, 달리 언급되지 않으면 유사한 기능들을 수행하는 엘리먼트들에 대응할 수도 있음을 유의한다.

[0033] 도 3에서, 수신기(305)는, 제 1 믹서(230)를 갖는 제 1 수신 신호 경로(306)에 커플링되는 트랜스-컨덕터(210)를 포함한다. 커패시터 C1은 제 1 믹서(230) 출력의 차동 노드들을 커플링시킬 수도 있음을 유의한다. 커패시터들 Ca1, Ca2는, 믹서(230)의 차동 출력 노드들을 접지에 커플링시키도록 제공된다. 일 예시적인 실시예에서, Ca1 및 Ca2의 커패시턴스들은, 예를 들어, 공통 값 Ca로 셋팅되어 서로 동일할 수도 있다. 제 1 수신 신호 경로(306)는 차동 출력 Y1을 생성한다. 도 3에서, 커패시터들 C1, Ca1, 및 Ca2는 집합적으로 라벨링(312)된다.

[0034] 제 2 수신 신호 경로(307)는, 수동 믹서일 수도 있고 그 출력이 기저대역 저항-커패시턴스(RC) 네트워크(315)에 커플링되는 제 2 믹서(240)를 포함한다. 특히, 커패시터들 Cb1 및 Cb2는 차동 믹서 출력의 각각의 노드를 접지에 커플링시킨다. 일 예시적인 실시예에서, Cb1 및 Cb2의 커패시턴스들은, 예를 들어, 공통 값 Cb로 셋팅되어 서로 동일할 수도 있다. 커패시터 Cd는 차동 믹서 출력의 노드들을 서로 커플링시킨다. 저항기들 Rb1 및 Rb2는, 차동 믹서 출력 노드들을 제 2 수신 신호 경로(307)의 차동 출력 Y2에 직렬-커플링시킨다. 일 예시적인 실시예에서, Rb1 및 Rb2의 저항들은, 예를 들어, 공통 값 Rb로 셋팅되어 서로 동일할 수도 있다.

[0035] 일 예시적인 실시예에서, 믹서들(230, 240) 중 어느 하나 또는 둘 모두는, 싱글-밸런스드(balanced) 또는 더블-밸런스드 수동 믹서들로 구현될 수도 있다. 따라서, Rb, Cd, 및 Cb에 의해 결정된 R-C 네트워크(315)의 신호 대역폭 내에서, 수신기(305)의 입력 임피던스 Zin은 그 후, Rb를 (또는 특정한 예시적인 실시예들에서, Rb1 및 Rb2를 독립적으로) 적절히 선택함으로써 조절될 수도 있다.

[0036] 일반적으로, 트랜스-컨덕터(210)의 입력 임피던스가 크다고 가정하면, 주파수-종속 입력 임피던스 Zin(ω)은 다음(수학식 1)과 같이 표현될 수도 있다.

여기서, ω는 Zin(ω)가 초당 라디안(radian) 단위로 평가되기 위한 주파수이고, ωlo는 초당 라디안 단위의 로컬 오실레이터 주파수이고, Rsw는 제 2 믹서(240)의 각각의 스위치 트랜지스터의 등가 온-저항(on-resistance)이고, N은 (예를 들어, 도 4d를 참조하여 아래에서 추가로 예시되는 바와 같은) LO 신호 위상들의 총 개수이고, Zbb는 (예를 들어, N-위상 사이클 중) 하나의 위상에 대한 기저대역 임피던스이며, a1은 LO 파형의 기본 푸리에 계수의 크기이다.

[0037] RC 네트워크(315)의 신호 대역폭 외부에서, 수신기(305)의 입력 임피던스의 크기는 입력 주파수가 LO 주파수로부터 벗어나는 경우 감소하며, 그에 의해, 그러한 신호 대역폭 외부에서의 소스 전압 Vs로부터 수신기(305)로의 전력 전달을 열화시킴을 유의한다. 따라서, 대역-통과 선택도는 R-C 네트워크(315)가 대역-외 신호들, 예컨대 대역-외 재머들 및/또는 트랜시버의 송신기 부분으로부터 커플링되는 Tx 신호들을 제거하게 함으로써 효과적으로 제공되고, 그러므로, 그러한 신호들은 기저대역으로의 믹싱 이전에 크게 감쇠될 것이다.

[0038] 도 3으로부터, (예를 들어, 믹서(240)에 의해 주도(dominate)되는 바와 같은) 수신기(305)와 연관된 RF (대역통과) 대역폭 BWrf가 다음(수학식 2)과 같이 표현될 수도 있음이 인식될 것이다.

여기서, BWbb는 Zbb와 연관된 (저역-통과) 기저대역 대역폭이며, Rb, Cb, Cd는 도 3을 참조하여 본 명세서에 설명된 대응하는 수동 컴포넌트들의 저항 또는 커패시턴스 값들을 표현한다.

[0039] 특정한 예시적인 실시예들에서, 수신기 성능을 추가로 개선하기 위해 예시적인 실시예(300)에 저 잡음 증폭기(또는 LNA, 도 3에 도시되지 않음)가 부가될 수 있는데, 예를 들어, 소스 저항 Rs와 수신기(305) 사이에 제공된다. 특히, LNA는, 예를 들어, 소스 임피던스에 대한 감소된 민감도 및 개선된 LO-RF 격리를 제공할 수도 있다.

[0040] 본 개시의 일 양상에서, 제 1 및 제 2 수신 신호 경로들(306, 307)의 차동 출력들 Y1 및 Y2는, 차동 출력 전압 Vout을 생성하기 위해 단일 트랜스-임피던스 증폭기(TIA)(330)를 사용하여 결합될 수도 있다. 특히, 도 2의 수신기(205)(여기서, 별개의 트랜스-임피던스 증폭기(TIA)(250, 260)가 신호 경로들(206, 207) 각각에 대해 제공됨)와 대조적으로, 수신기(305)는, Y1 및 Y2를 결합시키는 데 있어 단일 트랜스-임피던스 증폭기(TIA)(330)를 포함함을 유의한다. 다수의 TIA들이 아닌 단일 트랜스-임피던스 증폭기의 사용은, 유리하게, 다이 영역 및 전력 소모를 감소시키고 잡음 및 왜곡을 추가로 감소시킨다는 것이 인식될 것이다.

[0041] 도 3에서, 예시의 용이성을 위해 각각의 수신 신호 경로(306 또는 307)에 대해 오직 하나의 믹서(230 또는 240)만이 도시되지만, 본 명세서에서의 설명은, 각각 하나 초과의 믹서를 수용하는 신호 경로들, 및 2개 초과의 신호 경로들을 이용하는 수신기들에 대해 용이하게 적용됨이 인식될 것임을 유의한다. 예를 들어, 신호 경로들(306, 307) 각각은 I-믹서 및 Q-믹서를 포함할 수도 있으며, 각각의 믹서는, 도 3에서 단일 믹서(230 또는 240)가 도시되고 구성된 방식과 유사하게 구성된다. 그러한 대안적이 예시적인 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0042] 도 4a는 본 개시에 따른, 수동 믹서를 포함하는 수신기의 예시적인 실시예(400A)를 예시한다. 예시적인 실시예(400A)는 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 도시된 임의의 특정한 타입들의 수동 믹서들로 제한하는 것으로 의도되지 않음을 유의한다. 도 4a에서, 수신기(305.1)는 제 1 신호 경로(306)의 믹서(430)를 포함하며, 여기서, 믹서(430)는, 로컬 오실레이터 신호의 차동 전압들에 대응하는 신호들 LO_p 및 LO_n에 의해 드라이빙(drive)되는 트랜지스터들의 쌍을 포함한다. 유사하게, 제 2 신호 경로(307)의 믹서(440)는 또한, LO_p 및 LO_n에 의해 드라이빙되는 트랜지스터들의 쌍을 포함한다.

[0043] 도 4b는 본 개시에 따른, 각각이 수동 믹서를 갖는 다수의 신호 경로들을 포함하는 수신기(305.2)를 도시하는 대안적인 예시적 실시예(400B)를 예시한다. 도 4b에서, 제 1 동상(in-phase) 신호 경로(406I)는, 동상 차동 LO 신호 LOI_p, LOI_n에 커플링되는 동상 믹서 블록(430I)을 포함한다. 제 2 동상 신호 경로(407I)는, 동일한 동상 차동 LO 신호 LOI_p, LOI_n에 커플링되는 동상 믹서 블록(440I)를 포함한다. 반면, 제 1 직교위상(quadrature) 신호 경로(406Q)는, 직교위상 차동 LO 신호 LOQ_p, LOQ_n에 커플링되는 직교위상 믹서 블록(430Q)을 포함한다. 제 2 직교위상 신호 경로(407Q)는, 동일한 직교위상 차동 LO 신호 LOQ_p, LOQ_n에 커플링되는 직교위상 믹서 블록(440Q)을 포함한다. 도 4b에서, 믹서들(430I, 430Q) 각각에 대한 차동 입력은 트랜스-컨덕터(210)의 출력으로부터 도출됨을 유의한다.

[0044] 일 예시적인 실시예에서, 믹서 블록들(430I, 430Q, 440I, 440Q) 각각은 믹서(430 또는 440)에 대해 도 4a에서 명시적으로 도시된 것과 동일한 수동 믹서 아키텍쳐를 가질 수도 있다. 유사하게, 블록들(312I, 312Q) 각각은 도 4a에서 블록(312)에 대해 명시적으로 도시된 것과 동일한 엘리먼트들을 가질 수도 있으며, 블록들(315I, 315Q) 각각은 도 4a에서 블록(315)에 대해 명시적으로 도시된 것과 동일한 엘리먼트들을 가질 수도 있다. 동상 신호 경로들(406I, 407I)은 TIA(330I)에 의해 결합될 출력들 Y1I 및 Y2I를 생성한다. 유사하게, 직교위상 신호 경로들(406Q, 407Q)은 TIA(330Q)에 의해 결합될 출력들 Y1Q 및 Y2Q를 생성한다.

[0045] 도 4c는 다중-위상 수동 믹서들이 이용되는 대안적인 예시적 실시예(400C)를 예시한다. 도 4C에서, 복수 개(N)의 제 1 및 제 2 신호 경로들(406 및 407)이 제공된다. 특히, 신호 경로들(406.1 내지 406.N 및 407.1 내지 407.N) 각각은 도 4a에서의 대응하는 신호 경로들(406 및 407)의 아키텍쳐를 채택할 수도 있다. 로컬 오실레이터 신호들(LO_p.1과 LO_n.1 내지 LO_p.N과 LO_n.N)은, 대응하는 믹서 블록들(430.1과 440.1 내지 430.N과 440.N)에 제공된다. 도 4c에서, 믹서들(430.1 내지 430.N) 각각에 대한 차동 입력들(499a, 499b)은 트랜스-컨덕터(210)의 출력으로부터 도출됨을 유의한다.

[0046] 도 4c에서 라벨링된 로컬 오실레이터 신호들은, 예를 들어, 도 4d에 도시된 바와 같은 다중-위상 로컬 오실레이터 신호들로 구성될 수도 있다. 특히, LO_p.1 및 LO_n.1은 서로 위상이 180도 다르고, LO_p.2 및 LO_n.2가 서로 위상이 180도 다른 그러한 식이다. 또한, 차동 신호 LO_p.1, LO_n.1은, 예를 들어, 차동 신호 LO_p.2, LO_n.2(도 4d에 명시적으로 도시되지 않음)와 위상이 180/N도 다른 그러한 식이다. 일반적으로, 다중-위상 믹싱 방식은 임의의 개수(N)의 위상들로 구현될 수도 있다. 믹싱 방식에 대해, 더 많은 개수의 위상들(N)은 유리하게, 오직 하나의 위상에 의해 드라이빙되는 스위칭 믹서의 원하지 않은 고조파 응답을 억제할 수도 있음이 인식될 것이다.

[0047] 도 5는 트랜스-임피던스 증폭기(330)의 예시적인 실시예(330.1)를 예시한다. TIA(330.1)는 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 명시적으로 도시된 임의의 특정한 TIA 설계들로 제한하는 것으로 의도되지 않음을 유의한다.

[0048] 도 5에서, 차동 입력들 Y1 및 Y2가 TIA(330.1)에 제공된다. TIA(330.1)는, 차동 입력 및 차동 출력을 갖는 단일 차동 연산 증폭기(op amp)(530)를 포함한다. 임피던스들(520.1, 520.2)(각각은 Zf에 대응하는 임피던스 값을 가짐)에 의해 제공되는 피드백을 통해, Y1 및 Y2로부터의 차동 전류들이 효과적으로 합산되고, 합산된 전류들은 그 후, op amp(530)의 차동 출력 전압으로 변환된다는 것이 인식될 것이다. op amp(530)의 전압 출력은, 예를 들어, 수신기(305)의 Vout에 커플링될 수도 있음을 유의한다.

[0049] 예시적인 실시예(330.1)에서, TIA는 단일 입력 트랜스-임피던스 증폭기로 구현되어 도시되는데, 예를 들어, TIA(330.1)는, Y1 및 Y2 둘 모두로부터의 전류들을 수용하는 단일 차동 입력을 수신한다. 따라서, Rb1, Rb2로부터의 잡음을 소거하기 위해, 트랜스-컨덕터(210)의 트랜스-컨덕턴스는 1/Rs이도록 프로그래밍될 수도 있으며, 여기서, 이득 팩터 a는 1로 셋팅된다. 몇몇 예시적인 실시예들에서, a는 설계에 의존하여 1과 약간 상이하게 튜닝(tune)될 수도 있으며, 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내에 있는 것으로 고려됨을 유의한다. 추가로, (예를 들어, 도 6-8을 참조하여 설명된 바와 같은) 대안적인 예시적 실시예들에서, TIA는, 예를 들어, 2개의 별개의 싱글-엔드형 또는 차동 신호들을 입력으로서 수신하는 듀얼-입력 트랜스-임피던스 증폭기일 수도 있음을 유의한다. 그러한 대안적인 예시적인 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0050] 도 6은 본 개시에 따른 듀얼-입력 트랜스-임피던스 증폭기(330.2)를 예시하는 수신기 토폴로지(600)를 예시한다. 토폴로지(600)의 특정한 양상들은, 예를 들어, 도 3에 도시된 수신기(300)에 대응할 수도 있지만, 수신기(300) 내에서 발견되지 않는 부가적인 양상들이 또한 포함됨이 이해될 것이다. 도 6은 단지 예시적인 목적들만을 위해 도시되었으며, 본 개시의 범위를 도시된 임의의 특정한 구현의 트랜스-임피던스 블록으로 제한하는 것으로 의도되지 않음을 유의한다. 또한, 특정한 신호들이 예시의 용이성을 위해 싱글-엔드형 신호들로 도 6에 도시되지만, 본 명세서에 기재된 기술들은 차동 신호들을 용이하게 수용할 수도 있음이 인식될 것이다. 커패시터들 및 저항기들을 포함하는 특정한 엘리먼트들이 예시의 용이성을 위해 도 6에서 생략되어 있지만, 당업자는, 본 개시의 기술들에 따른 간략화된 토폴로지(600)에 그러한 엘리먼트들이 용이하게 포함될 수도 있음을 인식할 것이다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0051] 도 6에서, 블록(330.2)은, 구성요소 트랜스-컨덕터들을 c 대 1의 트랜스-컨덕턴스 비를 갖는 2개의 블록들(610 및 620)로 분할함으로써 트랜스-임피던스 블록(330)을 구현한다. 블록(610)에 대한 입력은 블록(306)에 의해 생성된 전류 I1에 커플링되지만, 블록(620)에 대한 입력은 블록(307)에 의해 생성된 전류 I2에 커플링된다. 블록(330.2)의 듀얼-입력 아키텍쳐는 도 5에서의 블록(330.1)의 단일-입력 아키텍쳐와 대조가 되며, 여기서, 블록(306) 및 블록(307) 둘 모두의 전류 출력들이 단일 op amp(530)에 커플링됨을 유의한다.

[0052] 도 6에서, Vout을 블록들(610 및 620)의 입력들에 커플링시키는 피드백 네트워크가 임피던스들(630, 640, 650) 사이에 분할됨이 추가로 유의될 것이다. 일 예시적인 실시예에서, Zf는, 예를 들어, 병렬로 커플링된 커패시터 및 저항기와 연관된 임피던스에 대응할 수도 있다. 임피던스들(630, 640, 및 650)은, 예를 들어, I1에 대한 트랜스-임피던스 이득의 c배인 I2에 대한 트랜스-임피던스 이득을 산출하도록, 도 6에 도시된 바와 같이 선택될 수도 있다. 당업자는, Vout을 트랜스-임피던스 블록(330.2)의 입력에 다시 커플링시키기 위한 피드백 네트워크의 대안적인 구성들이 본 개시의 관점에서 용이하게 도출될 수도 있음을 인식할 것이다. 예를 들어, 피드백 네트워크들의 이득들은 용이하게 수정될 수도 있으며, 부가적인 엘리먼트들(예를 들어, 직렬 또는 병렬 엘리먼트들)이 도시된 구성들에 삽입되거나 또는 그로부터 제거될 수도 있다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0053] 예시적인 실시예(600)에서, 값 Zf/c를 갖는 피드백 임피던스(630)는, 출력 전압 Vout을 TIA(330.2)의 중간 노드 전압 V3에 커플링시킨다. 값 Zf(c-1)/c²을 갖는 피드백 임피던스(640)는 V3을 제 1 트랜스-컨덕터(610)의 입력에 커플링시키지만, 값 Zf(c-1)c를 갖는 피드백 임피던스(650)는 V3을 제 2 트랜스-컨덕터(620)의 입력에 커플링시킨다. 이들 임피던스 값들에 따라, 제 1 신호 경로(306)로부터의 전류 I1은 제 1 트랜스-컨덕터(610)의 입력에서의 전압 V1로 변환되고, 제 2 신호 경로(307)로부터의 전류 I2는 제 2 트랜스-컨덕터(620)의 입력에서의 전압 V2로 변환된다. 특히, V1 및 V2는 다음(수학식 3a, 3b)과 같이 표현될 수도 있다.

여기서, V3은 TIA(330.2) 내에 표시된 노드에서의 전압이다.

[0054] 일 예시적인 실시예에서, c는 I1/I2, 즉, 제 1 및 제 2 신호 경로들(306, 307)로부터 기대되는 출력 신호 전류들 사이의 비와 동일하게 셋팅될 수도 있다. c = I1/I2에 대해, V1은 V2와 동일할 것이고, 특히, 다음(수학식들 4a 및 4b)과 같다.

[0055] Vout에 대해 상대적인 작은 AC 신호들 V1 및 V2에 대해, 그 후, V1 및 V2 둘 모두는 0으로 근사화될 수도 있으며, 그에 따라, 수학식들 4a 및 4b는 다음(수학식들 5a 및 5b)과 같이 다시 쓰여질 수도 있다.

수학식 5b로부터, TIA(330.2)의 출력 전압 Vout은 다음(수학식 6a, 6b, 및 6c)과 같이 쓰여질 수도 있다.

수학식 6c로부터, I2로부터 Vout으로의 트랜스-임피던스 이득은 사실상 I1로부터 Vout으로의 트랜스-임피던스 이득의 c배라는 것이 인식될 것이다. 일 예시적인 실시예에서, c는, 각각의 신호 경로와 연관된 전체 이득이 동일하도록, 대략적으로 a와 동일하게 선택될 수도 있다.

[0056] 트랜스-컨덕터들(610, 620)의 출력 전류들은 결합되어 출력 저항 Ro(635)에 커플링되고, 이는, 결합된 전류들을 인버팅 버퍼(inverting buffer)(605)에 대한 입력 전압으로 변환한다. 일 예시적인 실시예에서, Ro(635)는 별개로 제공되는 물리적 저항기와 연관될 필요는 없지만, 예를 들어, 버퍼(605)의 입력 임피던스 등으로 인해, 간단히 그 노드에 존재하는 총 임피던스가 될 수도 있다. 대안적으로, Ro(635)는 별개로 제공되는 물리적 저항기(도 6에 도시되지 않음)와 연관될 수도 있다.

[0057] 인버팅 버퍼(605)는 트랜스컨덕터들(610, 620)의 출력들에 추가로 제공된다. 버퍼(605)는 일반적으로, 출력 전압 Vout에 커플링되는 후속 로드들(도시되지 않음)과 트랜스-컨덕터들(610, 620) 사이에서 버퍼링 기능을 수행한다는 것이 인식될 것이다. 따라서, 특정한 대안적인 예시적 실시예들에서, 버퍼(605)는 본 개시의 범위 내에서 생략될 수도 있다. 버퍼(605)를 생략하는 그러한 대안적인 예시적 실시예들에서, 생략되지 않았으면 버퍼(605)에 의해 제공되었을 인버전 기능은 대안적으로, 예를 들어, 트랜스컨덕터들(610 및/또는 620) 내에 인버전 이득을 포함시키고, 그리고/또는 그에 따라 신호들의 커플링을 차동 입력 단자들로 스위칭함으로써 제공될 수도 있음을 유의한다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0058] 도 7은, 위의 도 6을 참조하여 설명된 기술들 중 특정한 기술을 포함하는 듀얼 차동 입력 트랜스-임피던스 증폭기(TIA)(330.2.1)를 이용하는 수신기의 예시적인 실시예(700)를 예시한다. 도 6 및 7에서 유사하게 라벨링된 엘리먼트들은 달리 언급되지 않으면 유사한 기능들을 수행할 수도 있음을 유의한다. 추가로, 도 7은 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 제한하는 것으로 의도되지 않음을 유의한다.

[0059] 도 7에서, TIA(330.2.1)는, 차동 입력 및 출력 신호들을 프로세싱하는 제 1 및 제 2 차동 트랜스-컨덕터들(710, 720)을 포함한다. 일 예시적인 실시예에서, 블록(710, 720)의 기능들은, 블록들(710, 720)이 싱글-엔드형 신호들이 아니라 차동 신호들을 수용하는 것을 제외하면, 도 6의 블록들(610, 620)에 대해 설명된 것들과 유사하다. 버퍼(705)는 추가로, 차동 출력 전압 Vout을 생성하기 위해 차동 입력 전압을 수신한다. 또한, 도 7에서, 저항 Ro가 버퍼(705)로의 입력에 커플링되어 있는 것으로 명시적으로 도시되지 않지만, 그럼에도 불구하고 출력 저항 또는 임피던스가 존재할 수도 있음이 인식될 것이다. 차동 임피던스 엘리먼트들(730.1/730.2, 740.1/740.2, 750.1/750.2)은 각각 도 6에서 싱글-엔드형 엘리먼트들(630, 640, 및 650)에 대해 설명된 것에 대응하는 기능을 가질 수도 있음을 유의한다.

[0060] 도 8은 본 개시에 따른 잡음 소거 수신기(800)의 대안적인 예시적 실시예를 예시한다. 도 8은 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 제한하는 것으로 의도되지 않음에 유의한다.

[0061] 도 8에서, TIA에 대해 등가의 회로 토폴로지(330.3)를 도출하기 위해, "스타-투-델타(star-to-delta) 변환"으로 당업계에 알려져 있는 기술이 도 7의 TIA(330.2.1)의 피드백 네트워크 토폴로지에 적용될 수도 있다. 특정한 예시적인 실시예들에서, 엘리먼트들(810.1 및 820.1) 각각이 2 ZF의 값에 대응하기 때문에, TIA(330.3)의 피드백 네트워크 엘리먼트들은 유리하게, (더 높은 값의 임피던스가 더 낮은 값의 커패시턴스에 대응하고, 따라서, 이는, 더 작은 영역을 사용하여 구현될 수도 있으므로) 더 작은 영역을 사용하여 구현될 수도 있다.

[0062] 도 7(도 7의 피드백 네트워크는 본 명세서에서 "스타-접속(star-connected) 피드백 네트워크"로 또한 표시됨) 및 도 8(도 8의 네트워크는 본 명세서에서 "델타-접속(delta-connected) 피드백 네트워크"로 또한 표시됨)에 도시된 예시적인 피드백 네트워크들의 관점에서, 당업자에 의해, 본 명세서에 기재된 원리들의 관점들로부터 대안적인 등가의 피드백 네트워크들이 용이하게 도출될 수도 있음이 인식될 것이다. 대안적으로, (예를 들어, 도 7 또는 도 8에 도시된 것과 상이한 이득들을 갖는) 비-등가 피드백 구성들이 또한 본 개시의 원리들에 부합하는 TIA에 적용될 수도 있다. 그러한 대안적인 예시적 실시예들은 본 개시의 범위 내에 있는 것으로 고려된다.

[0063] 도 9는 본 개시에 따른 방법(900)의 예시적인 실시예를 예시한다. 도 9는 단지 예시적인 목적들만을 위해 도시되며, 본 개시의 범위를 도시된 임의의 특정한 방법으로 제한하는 것으로 의도되지 않음을 유의한다.

[0064] 도 9의 블록(910)에서, 제 1 전류를 생성하기 위해 입력 신호가 하향-변환된다.

[0065] 블록(920)에서, 제 2 전류를 생성하기 위해 입력 신호가 하향-변환된다. 일 예시적인 실시예에서, 제 2 전류를 생성하는 것은, 수동 믹서를 사용하여 주파수가 하향되게 입력 신호를 변환하는 것, 및 하향-변환된 입력 신호를 저항-커패시턴스(RC) 네트워크를 통해 통과시키는 것을 포함한다.

[0066] 블록(930)에서, 출력 전압을 생성하기 위해 제 1 및 제 2 전류들이 결합된다.

[0067] 본 명세서에서 그리고 청구항들에서, 엘리먼트가 다른 엘리먼트 "에 접속된" 또는 "에 커플링된" 것으로서 지칭되는 경우, 그것이 다른 엘리먼트에 직접 접속 또는 커플링될 수 있거나 개재(intervening) 엘리먼트들이 존재할 수도 있음이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트 "에 직접 접속된" 또는 "에 직접 커플링된" 것으로서 지칭되는 경우, 어느 개재 엘리먼트들도 존재하지 않는다. 또한, 엘리먼트가 다른 엘리먼트에 "전기적으로 커플링된" 것으로서 지칭되는 경우, 그것은 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재한다는 것을 나타내지만, 엘리먼트가 다른 엘리먼트에 단순히 "커플링된" 것으로서 지칭되는 경우, 그러한 엘리먼트들 사이에 낮은 저항 경로가 존재할 수도 있거나 존재하지 않을 수도 있다.

[0068] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수도 있다.

[0069] 당업자들은 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 예시적인 양상들의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0070] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.

[0071] 본 명세서에 기재된 예시적인 양상들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC은 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.

[0072] 하나 또는 그 초과의 예시적인 양상들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 양자를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 Blu-Ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 것들의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.

[0073] 기재된 예시적인 양상들의 이전 설명은 임의의 당업자가 본 발명을 사용 또는 실시할 수 있도록 제공된다. 이들 예시적인 양상들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 예시적인 양상들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에 설명된 예시적인 양상들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims

장치로서,
제 1 신호를 증폭기에 출력하기 위해 제 1 믹서(mixer)에 커플링되는 트랜스-컨덕터(trans-conductor);
수동 믹서의 출력에 커플링되는 입력을 갖고, 출력 전압을 생성하기 위해 상기 증폭기에 제 2 신호를 출력하기 위한 R-C 네트워크를 포함하는, 장치.
제 1 항에 있어서,
상기 증폭기는 트랜스-임피던스(trans-impedance) 증폭기이며,
상기 장치는 상기 트랜스-임피던스 증폭기를 더 포함하는, 장치.
제 1 항에 있어서,
상기 R-C 네트워크는,
상기 수동 믹서의 출력에 커플링되는 커패시터들; 및
상기 수동 믹서와 상기 증폭기 사이에 직렬로 커플링되는 저항기들을 포함하는, 장치.
제 1 항에 있어서,
상기 수동 믹서는 차동 출력을 포함하고,
상기 R-C 네트워크는,
제 1 및 제 2 접지용(grounding) 커패시터들 ― 각각의 접지용 커패시터는 상기 차동 출력의 노드를 접지 전압에 커플링시킴 ―;
상기 차동 출력의 노드들을 서로 커플링시키는 차동 커플링 커패시터; 및
제 1 및 제 2 저항기들
을 포함하며,
각각의 저항기는 상기 차동 출력의 노드를 상기 수동 믹서의 출력과 직렬로 커플링시키는, 장치.
제 2 항에 있어서,
상기 트랜스-임피던스 증폭기(TIA)는 차동 입력 및 차동 출력을 갖고,
제 1 및 제 2 수신 신호 경로의 차동 출력들은 상기 차동 입력에 커플링되고, 그리고
상기 TIA의 차동 출력은 피드백 네트워크를 통해 상기 TIA의 차동 입력에 커플링되는, 장치.
제 2 항에 있어서,
상기 트랜스-임피던스 증폭기는,
제 1 트랜스-컨덕턴스(trans-conductance) 이득을 갖는 제 1 트랜스-컨덕터 ― 상기 제 1 트랜스-컨덕터에 대한 입력은 상기 제 1 믹서의 출력에 커플링됨 ―;
제 2 트랜스-컨덕턴스 이득을 갖는 제 2 트랜스-컨덕터를 포함하며,
상기 제 2 트랜스-컨덕터의 입력은 상기 R-C 네트워크의 출력에 커플링되고,
상기 제 1 트랜스-컨덕터의 출력은 상기 제 2 트랜스-컨덕터의 출력에 커플링되는, 장치.
제 6 항에 있어서,
커플링된 상기 제 1 트랜스-컨덕터 출력과 상기 제 2 트랜스-컨덕터 출력에 커플링되는 입력을 갖는 버퍼(buffer) 스테이지를 더 포함하는, 장치.
제 6 항에 있어서,
스타-접속(star-connected) 피드백 네트워크가 트랜스-임피던스 증폭기 출력을 트랜스-컨덕터 입력들에 커플링시키는, 장치.
제 6 항에 있어서,
델타-접속(star-connected) 피드백 임피던스 네트워크가 트랜스-임피던스 증폭기(TIA) 출력을 트랜스-컨덕터 입력들에 커플링시키는, 장치.
장치로서,
제 1 전류를 생성하기 위해 입력 신호를 하향-변환(down-convert)하기 위한 수단;
제 2 전류를 생성하기 위해 상기 입력 신호를 하향-변환하기 위한 수단 ― 상기 제 2 전류를 생성하기 위해 하향-변환하기 위한 수단은, 수동 믹서, 및 상기 수동 믹서의 출력에 커플링되는 저항-커패시턴스(RC) 네트워크를 포함함 ―; 및
출력 전압을 생성하기 위해 상기 제 1 전류 및 상기 제 2 전류를 결합하기 위한 수단을 포함하는, 장치.
제 10 항에 있어서,
상기 RC 네트워크는, 상기 수동 믹서의 차동 출력 노드들을 커플링시키는 커패시턴스를 포함하고,
상기 RC 네트워크는, 차동 노드들 각각을 상기 제 1 전류 및 상기 제 2 전류와 직렬로 커플링시키기는 저항기를 더 포함하는, 장치.
제 11 항에 있어서,
상기 RC 네트워크는, 상기 수동 믹서의 각각의 차동 노드를 접지에 커플링시키는 별개의 커패시턴스를 더 포함하는, 장치.
제 10 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하기 위한 수단은,
상기 제 1 전류 및 상기 제 2 전류를 연산 증폭기(operational amplifier)의 차동 입력 노드들에 커플링시키기 위한 수단을 포함하며,
상기 연산 증폭기는, 상기 연산 증폭기가 상기 제 1 전류와 상기 제 2 전류의 합에 비례하는 출력 전압을 생성하게 피드백 네트워크를 사용하도록 구성되는, 장치.
제 10 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하기 위한 수단은,
상기 제 1 전류에 제 1 트랜스컨덕턴스 이득을 제공하기 위한 수단;
상기 제 2 전류에 제 2 트랜스컨덕턴스 이득을 제공하기 위한 수단 ― 상기 제 1 트랜스컨덕턴스 이득과 상기 제 2 트랜스컨덕턴스 이득은 c의 비를 가짐 ―;
상기 제 1 트랜스컨덕턴스 이득을 제공하기 위한 수단의 출력을 상기 제 2 트랜스컨덕턴스 이득을 제공하기 위한 수단의 출력과 결합시키기 위한 수단; 및
출력 전압을 생성하기 위해, 제 1 및 제 2 트랜스-컨덕터들의 결합된 출력들을 버퍼링하기 위한 수단을 포함하는, 장치.
제 14 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하기 위한 수단은, 상기 출력 전압으로부터의 피드백을 상기 제 1 전류 및 상기 제 2 전류에 제공하기 위한 수단을 더 포함하는, 장치.
방법으로서,
제 1 전류를 생성하기 위해 입력 신호를 하향-변환하는 단계;
제 2 전류를 생성하기 위해 상기 입력 신호를 하향-변환하는 단계 ― 상기 제 2 전류를 생성하기 위해 하향-변환하는 단계는, 수동 믹서를 사용하여 상기 입력 신호의 주파수가 하향되게 변환하는 단계 및 하향-변환된 입력 신호를 저항-커패시턴스(RC) 네트워크를 통해 통과시키는 단계를 포함함 ―; 및
출력 전압을 생성하기 위해 상기 제 1 전류 및 상기 제 2 전류를 결합하는 단계를 포함하는, 방법.
제 16 항에 있어서,
상기 RC 네트워크는, 상기 수동 믹서의 출력의 차동 노드들을 커플링시키는 커패시턴스를 포함하고,
상기 RC 네트워크는, 상기 차동 노드들 각각을 상기 제 1 전류 및 상기 제 2 전류와 직렬로 커플링시키기는 저항기를 더 포함하는, 방법.
제 16 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하는 단계는,
상기 제 1 전류 및 상기 제 2 전류를 연산 증폭기의 차동 입력 노드들에 커플링시키는 단계를 포함하며,
상기 연산 증폭기는, 상기 연산 증폭기가 상기 제 1 전류와 상기 제 2 전류의 합에 비례하는 출력 전압을 생성하게 피드백 네트워크를 사용하도록 구성되는, 방법.
제 16 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하는 단계는,
상기 제 1 전류를 제 1 이득을 갖는 제 1 트랜스-컨덕터에 커플링시키는 단계;
상기 제 2 전류를 제 2 이득을 갖는 제 2 트랜스-컨덕터에 커플링시키는 단계 ― 상기 제 1 이득 및 상기 제 2 이득은 c의 비를 가짐 ―;
상기 제 1 트랜스-컨덕터 및 상기 제 2 트랜스 컨덕터의 출력들을 결합하는 단계; 및
출력 전압을 생성하기 위해, 결합된 상기 제 1 트랜스-컨덕터 및 상기 제 2 트랜스 컨덕터의 출력들을 버퍼링하는 단계를 포함하는, 방법.
제 19 항에 있어서,
상기 제 1 전류 및 상기 제 2 전류를 결합하는 단계는, 상기 출력 전압으로부터의 피드백을 상기 제 1 전류 및 상기 제 2 전류에 제공하는 단계를 더 포함하는, 방법.