CN115967356A - 一种基于谐波抑制的倍频电路结构 - Google Patents

Abstract

本发明公开了一种基于谐波抑制的倍频电路结构，包括依次串联的宽带变压器网络组成第一部分电路、改良的带有共栅放大器的二倍频器组成第二部分电路、带有尾电流的全差分放大器组成第三部分电路、带有陷波效果的宽带变压器组成第四部分电路；通过三线圈变压器以及加入电容耦合，可以达到陷波作用，以此在保证宽带设计的同时更好的抑制谐波。通过上述方式，本发明在完成宽带二倍频的同时，极大程度抑制了各次谐波。

Description

一种基于谐波抑制的倍频电路结构

技术领域

本发明涉及电子电路设计技术领域，特别是涉及一种基于谐波抑制的倍频电路，特别适用于毫米波收发机系统中的载波链路的设计。

背景技术

近年来，随着通信技术的飞速发展，更高、更宽带的频谱资源将被使用。毫米波技术凭借自己在通信、安全防御系统的应用的小型产品中展现出的高性能成为了历史发展的主导。

本振信号是毫米波通信收发机系统的重要组成部分，在接收机中本振信号用于下变频接收信号，发射机中本振信号用于上变频信号到特定频段，从而本振信号的质量直接影响到通信系统的性能。随着通信系统频率不断的提高、芯片工艺的限制，本振信号的产生难度不断增加。

另外，由于通信系统频率的不断提高，本振源设计难度增加，倍频器成为系统中不可缺少的环节。如果利用振荡器直接产生本振信号，高频压控振荡器的设计难度将大大增加：首先是频谱不纯，会造成信号质量不高；其次是调节带宽窄，不能保证宽带通信；最后是相位噪声会增加，稳定性也随之下降。毫米波段不可能通过数字方式合成，那么产生所需频率的方法就是在低频振荡器后添加倍频器，这样不仅能够满足系统所需带宽，同时倍频器消耗功率低，系统稳定性也有明显提高，这使得倍频器成为高频收发机系统中及其重要且不可缺少的一部分。

倍频器的作用是在输入信号的激励下，产生输入频率的谐波分量。利用非线性器件可以实现这一功能。因此，采用低频振荡器负载倍频器提供本振信号源的方法，凭借低功耗、稳定性强在毫米波收发机系统中得到广泛应用。

此外，从工艺上来说，硅基设备的毫米波产品与其它工艺毫米波设备相比，如砷化镓工艺，有更低的成本、更低的功耗，易于量产，从而有很大的商业潜力，因此目前硅基毫米波集成电路得到了广泛的应用。

在高性能毫米波收发机的设计中，为了保证通信系统中本振信号的质量，对倍频器输出的频谱纯度、调节带宽以及输出功率都有较高的要求。因此设计仍然面临很多挑战，如(1)倍频器输出的有用谐波信号往往较小，很难达到需要的输出功率指标(2)宽带倍频器基波与有用谐波的频段往往非常接近，给滤波网络设计带来很大难度(3)匹配网络的设计既要保证宽带又要在带外有陡峭的频率响应，这是一个很大的设计难点(4)为了消除各次谐波和杂散信号，往往在级联无源滤波电路，这将很大程度增加芯片复杂度，并且增大面积，增加成本。(5)毫米波收发机系统中需要的高性能倍频器往往需要有一个较大的输入功率范围和较为稳定的输出功率值，给链路中倍频器和放大器的设计带来很多新挑战。

发明内容

本发明的目的在于提供一种基于谐波抑制设计的倍频器结构，针对目前倍频器设计中对于频谱纯度、调节带宽以及输出功率等高要求，提出优化的pushpush倍频器结构，三线圈耦合及电容耦合变压器结构，在保证带宽和输出功率的情况下实现了较好的谐波抑制。

为解决背景技术的缺陷，本发明采用如下技术方案：

一种基于谐波抑制的倍频电路结构，包括依次串联的宽带变压器网络组成第一部分电路、二倍频器有源区组成第二部分电路、带有尾电流的全差分放大器组成第三部分电路、带有陷波特性的宽带变压器组成第四部分电路。所述第一部分电路完成50欧姆负载到倍频器输入阻抗的匹配并实现单端信号到差分信号的转换，并通过次级线圈中心抽头连接地的方式来优化差分性能；所述第二部分电路由带有共栅放大器的二倍频器组成，此倍频器将两晶体管漏极相接，实现奇次谐波的抵消与偶次谐波的相加以此达到二倍频的效果，此外倍频器漏极连接共栅放大器，起到放大信号作用的同时，增加了倍频器的隔离度；所述第三部分电路由带有尾电流的全差分放大器组成，可以实现二次谐波信号的放大和其共模信号的抑制作用；所述第四部分电路完成放大器输出阻抗到50欧姆负载的匹配，并且实现差分信号到单端信号的转换。此外，通过引入三线圈变压器和电容耦合，可以实现陷波的功能，以此来更好的抑制谐波。

优选的是，本发明的第一部分电路是宽带输入变压器匹配网络，由第一变压器、第一电容和第二电容组成，所述第一电容和第二电容形成差分对，与第一变压器的次级线圈串联且分别通过正相输入信号和反相输入信号，所述第一变压器中心抽头接地。

优选的是，本发明的第二部分电路包括第一电阻、第二电阻、第三电阻、第一晶体管、第二晶体管、第三晶体管、第三电容、和第二变压器；所述第一晶体管和第二晶体管栅极连接输入信号，漏极相连并与第三晶体管源极相接；所述第三晶体管栅极串联第三电阻到电源；并联第三电容到地；所述第一电阻和第二电阻串联，并且两者一起并联在第一晶体管和第二晶体管的栅极；所述第一电阻和第二电阻之间连接偏置电压；所述第二变压器的主线圈连接第三晶体管漏极。

优选的是，本发明的第三部分电路包括第三晶体管、第四晶体管、第五晶体管、第四电容、第五电容；所述第三晶体管和第四晶体管的源极与第五晶体管的漏极相接；所述第四电容和第五电容分别跨接第三晶体管和第四晶体管的栅极与源极。

优选的是，本发明的第四部分电路包括第一电感、第二电感、第三电感、第六电容、第七电容、第八电容；所述第一电感和第二电感组成主要宽带匹配变压器；所述第三电感和第六电容组成第三个耦合谐振回路，所述的第七电容和第八电容组成电容耦合电路。

优选的是，本发明第一部分电路中的第一变压器次级线圈的中心抽头连接地。所述第二部分电路中的第二变压器初级线圈连接第三晶体管的漏极和电源VDD，次级线圈中心抽头连接偏置电压。所述的第四部分电路中的第一电感的中心抽头连接电源VDD。

优选的是，本发明第二部分电路的第三晶体管尺寸是第一晶体管和第二晶体管尺寸的两倍。所述的第一变压器的初级线圈作为第三晶体管的负载。

优选的是，本发明第三部分电路的第五晶体管栅极连接外部电流源。所述第三晶体管和第四晶体管尺寸相同，且为差分对管。所述第四部分电路的第一电感为第三部分电路的负载。

优选的是，本发明第一部分电路中的第一变压器，第二部分电路中的第二变压器和第四部分电路中的第一电感、第二电感皆为宽带变压器且都可以实现单端信号和差分信号之间的互相转换。

本发明采用上述技术方案，与现有技术相比具有如下优点：一种基于谐波抑制设计的倍频器结构，提出了一种三线圈以及电容耦合的宽带变压器，可以起到陷波的作用，在保证超宽带设计的基础上实现较好的谐波抑制效果。此外将陷波结构与匹配网络结合，大大减小了无源器件的面积；本发明采用优化的pushpush结构完成倍频器设计，并且级联带尾电流的全差分放大器，在保证输出功率和工作稳定性的同时实现了共模抑制，而且更加有利于级联设计；本发明采用模块化的设计思维，可以高效的完成设计以及检查工作，并且方便其他项目的重复使用；本发明采用高度对称的设计方案，电路搭建时充分考虑版图布局，版图寄生小且美观简洁；本发明使用的倍频器有源电路偏压较低，因此静态功耗极低，有较高的实用价值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种基于谐波抑制设计的倍频器结构示意图；

图2是输入匹配网络结构示意图；

图3是三线圈陷波匹配的电路和其等效电路图；

图4是变压器电容耦合电路及其等效电路图；

图5是不同匹配电路对比的仿真结果图；

图6是倍频器各次谐波的仿真结果图。

其中：100、第一部分电路，200、第二部分电路，300、第三部分电路，400、第四部分电路，101、第一变压器，102、第一电容，103、第二电容，201、第一电阻，202、第二电阻，203、第三电阻，204、第三电容，205、第一晶体管，206、第二晶体管，207、第三晶体管，208、第二变压器，301、第三晶体管，302、第四晶体管，303、第五晶体管，304、第四电容，305、第五电容，401、第一电感，402、第二电感，404、第三电感，403、第六电容，405、第七电容，406、第八电容。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

请参阅图1至图3，本发明实施例包括：本发明的倍频器涉及的应用领域包括：发射机/接收机系统、5G通信、卫星通信等。

如图1所示，一种基于谐波抑制的倍频电路结构，包括依次串联的宽带变压器网络组成第一部分电路100、二倍频器有源区组成第二部分电路200、带有尾电流的全差分放大器组成第三部分电路300、带有陷波特性的宽带变压器组成第四部分电路400；所述第一部分电路100完成50欧姆负载到倍频器输入阻抗的匹配并实现单端信号到差分信号的转换；所述第二部分电路200由带有共栅放大器的二倍频器组成，此倍频器将两晶体管漏极相接，实现奇次谐波的抵消与偶次谐波的相加以此达到二倍频的效果，此外倍频器漏极连接共栅放大器，起到放大信号作用的同时，增加了倍频器的隔离度；所述第三部分电路300由带有尾电流的全差分放大器组成，可以实现二次谐波信号的放大和其共模信号的抑制作用；所述第四部分电路400完成放大器输出阻抗到50欧姆负载的匹配，并且实现差分信号到单端信号的转换。此外，通过弱耦合的三线圈变压器，可以实现陷波的功能，以此带来更好的谐波抑制性能。

所述倍频模块200完成基础倍频功能的实现；所述放大模块300实现倍频后信号的放大以及倍频后信号的共模信号抑制；所述变压器模块100、400通过中心抽头接地，引入三线圈耦合以及电容耦合等优化方式来完成匹配和抑制各次谐波。

所述第一部分电路100是宽带输入变压器匹配网络，由第一变压器101、第一电容102和第二电容103组成，所述第一电容102和第二电容103形成差分对，与第一变压器101的次级线圈串联且分别通过正相输入信号和反相输入信号，所述第一变压器101中心抽头接地。

所述第二部分电路200包括第一电阻201、第二电阻202、第三电阻203、第一晶体管205、第二晶体管206、第三晶体管207、第三电容204、和第二变压器208；所述第一晶体管205和第二晶体管206栅极连接输入信号，漏极相连并与第三晶体管207源极相接；所述第三晶体管207栅极串联第三电阻203到电源；并联第三电容204到地；所述第一电阻201和第二电阻202串联，并且两者一起并联在第一晶体管205和第二晶体管206的栅极；所述第一电阻201和第二电阻202之间连接偏置电压；所述第二变压器208的主线圈连接第三晶体管207漏极。

所述第三部分电路300包括第三晶体管301、第四晶体管302、第五晶体管303、第四电容304、第五电容305；所述第三晶体管301和第四晶体管302源极与第五晶体管303漏极相接；所述第四电容304和第五电容305分别跨接第三晶体管301和第四晶体管302的栅极与源极。

所述的第四部分电路400包括第一电感401、第二电感402、第三电感404、第六电容403、第七电容405、第八电容406；所述第一电感401和第二电感402组成主要宽带匹配变压器；所述第三电感404和第六电容403组成第三个耦合谐振回路，所述的第七电容405和第八电容406组成电容耦合电路。

所述第一部分电路100中的第一变压器101次级线圈的中心抽头连接地。所述第二部分电路200中的第二变压器208初级线圈连接第三晶体管207漏极和电源VDD，次级线圈中心抽头连接偏置电压。所述的第四部分电路400中的第一电感401的中心抽头连接电源VDD。

所述第二部分电路200的第三晶体管207尺寸是第一晶体管205和第二晶体管206尺寸的两倍。所述的第二变压器208的初级线圈作为第三晶体管207的负载。

所述第三部分电路300的第五晶体管303栅极连接外部电流源。所述第三晶体管301和第四晶体管302尺寸相同，且为差分对管。所述第四部分电路400的第一电感401为第三部分电路300的负载。

所述第一部分电路100中的第一变压器101，第二部分电路200中的第二变压器208和第四部分电路400中的第一电感401、第二电感402皆为宽带变压器且都可以实现单端信号和差分信号之间的互相转换。

实施例：

如图1所示，是本发明提供的一种基于谐波抑制设计的倍频器的原理图，包括输入输出匹配网络100、400，优化的pushpush倍频器结构200和带有尾电流的全差分放大器300。其中输入匹配网络100的变压器次级线圈中心抽头接地并串联大电容，以保证变压器输出的差分性能，以此来减小倍频器200的奇次谐波杂散。此外，带尾电流的全差分放大器可以300抑制偶次谐波。最后输出匹配网络400采用三线圈耦合以及电容耦合变压器在完成宽带匹配的同时进行陷波作用，使得带外有陡峭的频率响应以此来优化谐波性能。本发明通过设计优化的输入匹配网络100，全差分放大器300以及三线圈电容耦合输出匹配网络400，达到了极好的谐波优化性能。

如图2所示，本发明中的第一部分电路100实现输入匹配以及单端信号转差分信号的作用。第一部分电路由第一变压器101、第一电容102和第二电容103组成，所述第一电容102和第二电容103形成差分对，与第一变压器101的次级线圈串联且分别通过正相输入信号和反相输入信号，所述第一变压器101的次级线圈中心抽头接地。由于版图设计中单转差变压器的初级线圈为连接信号与地的单端电感存在一定的不对称性，加之工艺加工的误差，会使得输入匹配网络的单转差性能和理想变压器网络差距较大。如图2所示，假设变压器输出端电压信号为A和B，分别是由理想差分信号(A-B)/2和-(A-B)/2以及共模直流偏移信号(A+B)/2构成，其中变压器的次级线圈中点电压为(A+B)/2。其时域的电压信号曲线如图2右图所示。因此，将变压器的次级线圈接地可以赋予共模信号(A+B)/2为0。由此可以使得A＝B，进而变压器的输出端可以得到较为纯净的差分信号。同时，为了隔直通交，在变压器次级线圈输出端需要串联大电容。

其中，100、第一部分电路，200、第二部分电路，300、第三部分电路，400、第四部分电路，101、第一变压器，102、第一电容，103、第二电容，201、第一电阻，202、第二电阻，203、第三电阻，204、第三电容，205、第一晶体管，206、第二晶体管，207、第三晶体管，208、第二变压器，301、第三晶体管，302、第四晶体管，303、第五晶体管，304、第四电容，305、第五电容，401、第一电感，402、第二电感，404、第三电感，403、第六电容，405、第七电容，406、第八电容。

如图1所示，本发明中的第二部分电路200为优化的pushpush倍频器结构。这是一种对称平衡式结构，由第一电阻201、第二电阻202、第三电阻203、第一晶体管205、第二晶体管206、第三晶体管207、第三电容204、和第二变压器208组成。所述第一晶体管205和第二晶体管206栅极连接输入信号，漏极相连并与第三晶体管207源极相接。所述第三晶体管207栅极串联第三电阻203到电源；并联第一电容204到地。所述第一电阻201和第二电阻202串联，并且两者一起并联在第一晶体管205和第二晶体管206的栅极。所述第一电阻201和第二电阻202中间结点连接偏置电压BIAS。对于偏置在B类或者AB类的共源放大器，其输出电流中包含丰富的谐波分量，我们可以利用这一点将两个共源放大器漏极相连。假设输入信号关于时间t的函数为V_i＝A₀cos(ω_it)，输出电流关于输入电压的函数为i_o＝f(V_i)。其中A₀为直流分量，ω_i等于2πf为输入信号的频率。则输出电流信号为i_o＝f(A₀cos(ω_it)。将其按泰勒级数展开，得到幂级函数形式为：

因此，当输入信号为-Vi时，输出电流信号的幂级函数形式为：

由于是漏极相连接，在此时漏极电流为：

其中f’(0)为当t等于0时，输出电流信号的一阶导数；f”(0)为当t等于0时，输出电流信号的二阶导数；f”’(0)为当t等于0时，输出电流信号的三阶导数；且三者的值都为常数。由此可以看出pushpush结构使得输出电流中奇次谐波反相，偶次谐波增大一倍。因此可以通过这种平衡式结构来进行二倍频的设计。除此之外，需要注意的是，上述计算是基于输入理想的差分信号情况下。若输入的差分性好不够理想，则奇次谐波则不是完全的反相，因此无法完全抵消，从而会产生较大的奇次谐波分量。所以要想得到好的谐波性能，这种双平衡的pushpush倍频结构对于输入信号的差分性有较高的要求。这也是为什么需要在输入匹配网络做优化处理的原因。此外，在push-push结构的基础上，为了提高小信号增益与输出输入端口的隔离度，在漏极处添加了共栅极放大器。在这种类似cascode的结构中，输入差分信号，下方差分倍频，每半周只有一个管子导通，这样与上方的共栅极放大器共同构成了cascode放大器，从而提高了转换增益。同时共栅极晶体管的加入起到了跟随作用，使输出端与倍频器差分晶体管相隔离，输出负载变化不会影响到下方差分倍频的性能，这种结构在设计中便于级联，可以用来进行高次倍频。

如图1所示，本发明的第三部分电路300为带有尾电流的全差分放大器。在这种结构中，对于输入信号的差模信号，点A处为虚地。因此差模信号有完整的信号放大通路，通过第一晶体管和第二晶体管组成的差分共源放大器有较高的增益性能。而对于输入信号的共模信号，从A点看下去是第三晶体管的漏极，为高阻。因此对于共模信号通路来说，放大器源极等效于串联了一个大电阻到地，这会大大影响共模信号的放大增益。一般情况下，会选择栅长较长的晶体管作为尾电流管，这一方面可以增加从A点看下去的等效电阻的大小，另一方面也可以更加准确的通过尾电流管进行电流镜复制电流。综上所述，此放大器对共模信号有较好的共模抑制效果，可以有效保证输出信号的差分性能。

图3，4为带电容耦合的三线圈宽带匹配网络示意图，为了更加直观的说明原理，将第四部分电路拆分为两部分说明，分别为图3所示的三线圈耦合结构和图4所示的电容耦合结构。

如图3所示，为本发明的第四部分电路400的三线圈耦合结构示意图以及等效电路模型图。本发明设计的新型三线圈结构可以有效的完成带外边缘的陷波作用，以此来实现对超宽带信号二次谐波的有效抑制。图3中A部所示，主变压器的初级线圈L₁和次级线圈L₂的耦合系数为L₁₂。第三线圈与初级线圈强耦合，耦合系数为L₁₃；与次级线圈弱耦合，耦合系数极小，因此产生的谐振点与频带很远，此时变压器的抑制效果已经非常好了，因此其对整体性能影响微乎其微，分析时将其忽略不计。图3中D部所示为此新型三线圈变压器结构的电路等效图，可以通过图3中A至D的变化中推导而出，其过程如下：

如图3中B部所示，将图1中A处电感L₁分解成两个电感L₁₁和L₁₂。其中L₁₁与L₂耦合，耦合系数为K₁₂’＝K₁₂(L₁/L₁₁)^1/2；L₁₂与L₃耦合，耦合系数为K₁₃’＝K₁₃(L₁/L₁₂)^1/2。

如图3中C部所示，可以用理想变压器(细虚线框内)取代电感L₁₂和L₃之间的耦合，等效的电感L₁₃＝L₁₂*K₁₃’²＝L₁*K₁₃ ²；电感L₁₄＝L₁₂-L₁₂*K₁₃’²＝L₁₂-L₁*K₁₃ ²。最后，如图3中D部所示，可以将图3中C部的C₃和理想变压器模型等效为对C₃进行阻抗变换为了C₃’＝[L₃/(L₁₂*K₁₃’²)]*C₃＝[L₃/L₁*K₁₃ ²)]*C₃。并且电感L₁₄可以合并到L₁₁中，得到L₁’＝L₁₁+L₁₄＝L₁-L₁*K₁₃ ²。此时L₁’和L₂的耦合系数可以写做K₁₂”。

如图3中D部所示，电感L₃’和电容C₃’形成并联谐振结构，在其谐振频率具有高阻截断，达成陷波的作用。其谐振频率为：1/(L₃’*C₃’)^1/2。将上文中L₃’和C₃’的值带入计算可以得出其谐振频率为：1/(L₃*C₃)^1/2。这刚好就是图1中A处第三个线圈所在谐振腔的谐振频率，因此可以通过调节合适的L₃和C₃的值来完成所需频段的陷波处理。在本发明的设计中，基波频段为3.3G-6G，其二倍频后频段为6.6G-12G，这是需要的信号频段带宽。通过优化倍频器结构，并且以第一部分电路的设计保证其输入差分性能，可以抵消掉奇次谐波的产生，即1357...次谐波。另外，其四次谐波频段为13.2G-24G，距离信号频段不远，通过传统的宽带变压器匹配网络很难将靠近信号频段的四次谐波滤除干净，因此采用第四部分电路400所述的三线圈以及电容耦合结构，在四倍频频段采用陷波处理，可以有效解决宽带变压器中部分频段谐波滤除不干净的问题。

如图4所示，为本发明的第四部分电路400的电容耦合结构示意图以及等效电路模型图。图4中A部电感L₁和L₂形成宽带变压器匹配网络，电容C₁跨接在电感L₁和L₂的同名端。此结构的等效模型如图4中B部所示，

其中L₁＝L₁’+LM，L₂＝L₂’+LM，

K₁₂＝{LM²/[(L₁’+LM)*(L₂’+LM)]}^1/2＝[LM²/(L₁*L₂)]，2C₂＝C₁。

跨接的耦合电容C₁等效于与L₁’和L₂’并联的谐振电容C₂。因此L₁’，L₂’和C₂三者形成并联谐振网络，当调节合适的谐振频点，同样可以实现陷波效果。

将图3和图4所示的两种结构结合，可以取得更佳的陷波和谐波抑制效果，其仿真结果如图5所示。

如图5所示，A线为采用普通宽带变压器结构做匹配网络的频率特性仿真图，B线为采用三线圈结构做匹配网络的频率特性仿真图，C线为采用三线圈耦合以及电容耦合结构做匹配网络的频率特性仿真图。可以明显看出，本发明提出的两种放大有更高的带外陡峭性和更好的谐波抑制性能。

图6是整体倍频器的仿真结果图，图中OP1到OP8分别是基波到八次谐波在输出端口的功率值。二次谐波OP2为需要的信号，其余谐波都是需要滤除的杂散信号。可以看出，在所需带宽内可以稳定输出1dBm的二次谐波信号功率。另外，在保证超宽带设计的同时，其他各次谐波的抑制均优于40dBc。另外，整体奇次谐波的抑制要优于偶次谐波，这是因为采用的优化的pushpush结构抵消了奇次谐波的产生，同时第一部分电路100又优化了进入倍频器的信号的差分性能，因此可以得到及其出色的奇次谐波抑制。进一步的，通过上述图3、图4结构的结合，本发明中的第四部分电路400保证了偶次谐波的抑制。此外，本发明中第三部分电路300还能保证倍频器整体的共模性能。

本发明的一种基于谐波抑制的倍频电路结构，具有以下优点：

第一：本发明同通过第一部分电路100中对与输入匹配网络的调整，优化了输入到倍频器端的信号的差分性，保证了倍频器的奇次谐波性能。

第二：本发明通过第二部分电路200中优化的pushpush倍频器结构，在常见结构中加入共栅放大器，形成cascode结构，从而提高了倍频器的增益，并且共栅晶体管的加入起到了跟随作用，使输出端与倍频器差分管相隔离，输出负载变化不会影响到下方差分倍频的性能，这种结构在设计中便于级联，可以用来进行高次倍频。

第三：本发明的第三部分电路300采用带尾电流的全差分放大器，进一步抑制了共模信号。并且设计推到此放大器的饱和功率，以此拓展了带宽的限制。

第四：本发明的第四部分电路400采用了三线圈耦合以及电容耦合匹配网络，实现宽带匹配的同时完成陷波处理。通过这种结构创新，使变压器匹配网络承担一个滤波器的作用，且此滤波器的带外有着陡峭的频率响应。以此应对宽带宽下谐波难以抑制的问题。使得整体倍频器的输出谐波可以做到宽带40dbc的抑制效果。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种基于谐波抑制的倍频电路结构，其特征在于包括依次串联的宽带变压器网络组成第一部分电路(100)、二倍频器有源区组成第二部分电路(200)、带有尾电流的全差分放大器组成第三部分电路(300)、带有陷波特性的宽带变压器组成第四部分电路(400)。

2.根据权利要求1所述的基于谐波抑制的倍频电路结构，其特征在于：所述第一部分电路(100)是宽带输入变压器匹配网络，由第一变压器(101)、第一电容(102)和第二电容(103)组成，所述第一电容(102)和第二电容(103)形成差分对，与第一变压器(101)的次级线圈串联且分别通过正相输入信号和反相输入信号，所述第一变压器(101)中心抽头接地。

3.根据权利要求1所述的基于谐波抑制的倍频电路结构，其特征在于：所述第二部分电路(200)包括第一电阻(201)、第二电阻(202)、第三电阻(203)、第一晶体管(205)、第二晶体管(206)、第三晶体管(207)、第三电容(204)、和第二变压器(208)；所述第一晶体管(205)和第二晶体管(206)栅极连接输入信号，漏极相连并与第三晶体管(207)源极相接；所述第三晶体管(207)栅极串联第三电阻(203)到电源；并联第三电容(204)到地；所述第一电阻(201)和第二电阻(202)串联，并且两者一起并联在第一晶体管(205)和第二晶体管(206)的栅极；所述第一电阻(201)和第二电阻(202)之间连接偏置电压；所述第二变压器(208)的主线圈连接第三晶体管(207)漏极。

4.根据权利要求1所述的基于谐波抑制的倍频电路结构，其特征在于：所述第三部分电路(300)包括第三晶体管(301)、第四晶体管(302)、第五晶体管(303)、第四电容(304)、第五电容(305)；所述第三晶体管(301)和第四晶体管(302)源极与第五晶体管(303)漏极相接；所述第四电容(304)和第五电容(305)分别跨接第三晶体管(301)和第四晶体管(302)的栅极与源极。

5.根据权利要求1所述的基于谐波抑制的倍频电路结构，其特征在于：所述的第四部分电路(400)包括第一电感(401)、第二电感(402)、第三电感(404)、第六电容(403)、第七电容(405)、第八电容(406)；所述第一电感(401)和第二电感(402)组成主要宽带匹配变压器；所述第三电感(404)和第六电容(403)组成第三个耦合谐振回路，所述的第七电容(405)和第八电容(406)组成电容耦合电路。

6.根据权利要求2、3、4或5任一项所述的基于谐波抑制的倍频电路结构，其特征在于：所述第一部分电路(100)中的第一变压器(101)次级线圈的中心抽头连接地。所述第二部分电路(200)中的第二变压器(208)初级线圈连接第三晶体管(207)漏极和电源VDD，次级线圈中心抽头连接偏置电压。所述的第四部分电路(400)中的第一电感(401)的中心抽头连接电源VDD。

7.根据权利要求6所述的基于谐波抑制的倍频电路结构，其特征在于：所述第二部分电路(200)的第三晶体管(207)尺寸是第一晶体管(205)和第二晶体管(206)尺寸的两倍。所述的第二变压器(208)的初级线圈作为第三晶体管(207)的负载。

8.根据权利要求7所述的基于谐波抑制的倍频电路结构，其特征在于：所述第三部分电路(300)的第五晶体管(303)栅极连接外部电流源。所述第三晶体管(301)和第四晶体管(302)尺寸相同，且为差分对管。所述第四部分电路(400)的第一电感(401)为第三部分电路(300)的负载。

9.根据权利要求8所述的基于谐波抑制的倍频电路结构，其特征在于：所述第一部分电路(100)中的第一变压器(101)，第二部分电路(200)中的第二变压器(208)和第四部分电路(400)中的第一电感(401)、第二电感(402)皆为宽带变压器且都可以实现单端信号和差分信号之间的互相转换。

Images