CN110350931A - 一种超宽带射频前端接收电路 - Google Patents

Abstract

本发明涉及一种超宽带射频前端接收电路，包括IQ移相电路模块、第一射频通路模块、第二射频通路模块和通路选择模块，其中，第一射频通路模块接收8GHz‑16GHz的射频信号，分别与IQ移相电路模块产生的7GHz‑15GHz的I路和Q路本振差分信号混频得到两路混频差分信号；第二射频通路模块接收0.5GHz‑8GHz的射频信号，分别与IQ移相电路模块产生的0GHz‑7GHz的I路和Q路本振差分信号混频得到两路混频差分信号；通路选择模块根据通路选择信号选择输出第一射频通路模块混频产生的两路混频差分信号，或是第二射频通路模块混频产生的两路混频差分信号。本发明的超宽带射频前端接收电路设置有两路射频通路接收信号，可以覆盖0.5GHz‑16GHz全频带，实现超宽带射频信号的接收。

Description

一种超宽带射频前端接收电路

技术领域

本发明属于射频收发机电路技术领域，具体涉及一种超宽带射频前端接收电路。

背景技术

随着无线通信技术的发展，对射频前端电路要求越来越高，射频前端接收电路是接收机的关键模块。FCC(Federal Communications Commission，美国联邦通信委员会)将信号带宽大于500MHz或信号带宽与中心频率的比值大于25％的信号定义为超宽带信号，信号带宽与中心频率的比值在1％～25％的信号定义为宽带信号，将信号带宽与中心频率的比值小于1％的信号定义为窄带信号。

传统的射频前端接收电路包括依次连接的低噪声放大器(LNA)，混频器(Mixer)，缓冲器(buffer)，低通滤波器(LPF)，可变增益放大器(VGA)和模数转换器(ADC)。在传统的射频前端接收电路中，射频信号经过低噪声放大器放大后，通过混频器混频，IQ解调(正交解调)后通过LPF，VGA，ADC量化后输出。该射频前端接收电路结构常工作于窄带，难以做到超宽带，即使使用超宽带LNA做接收，也难以实现0.5GHz-16GHz超宽带全频段覆盖，而且应用于通信和探测的通信接收机通常是分开使用的。

因此，提出一种能够覆盖0.5GHz-16GHz的超宽带射频前端接收电路，是现在需要解决的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种超宽带射频前端接收电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种超宽带射频前端接收电路，包括IQ移相电路模块、第一射频通路模块、第二射频通路模块和通路选择模块，其中，

所述IQ移相电路模块输入本振差分信号，输出端分别连接所述第一射频通路模块和所述第二射频通路模块，用于产生第一I路本振差分信号和第一Q路本振差分信号，以及第二I路本振差分信号和第二Q路本振差分信号；

所述第一射频通路模块连接所述通路选择模块，用于接收第一射频信号，并分别与所述第一I路本振差分信号和所述第一Q路本振差分信号混频，得到第一I路混频差分信号和第一Q路混频差分信号；

所述第二射频通路模块连接所述通路选择模块，用于接收第二射频信号，并分别与所述第二I路本振差分信号和所述第二Q路本振差分信号混频，得到第二I路混频差分信号和第二Q路混频差分信号；

所述通路选择模块输入通路选择信号，用于根据所述通路选择信号选择输出所述第一I路混频差分信号和所述第一Q路混频差分信号，或者所述第二I路混频差分信号和所述第二Q路混频差分信号。

在本发明的一个实施例中，所述第一射频信号为8GHz-16GHz的射频信号，所述第二射频信号为0.5GHz-8GHz的射频信号。

在本发明的一个实施例中，所述本振差分信号的频率为0-15GHz，所述第一I路本振差分信号和所述第一Q路本振差分信号的频率为7GHz-15GHz，所述第二I路本振差分信号和所述第二Q路本振差分信号的频率为0-7GHz。

在本发明的一个实施例中，所述IQ移相电路模块包括时钟恢复单元、第一缓冲器、第二缓冲器、第一四相移相单元和第二四相移相单元，其中，

所述时钟恢复单元输入所述本振差分信号，用于对所述本振差分信号进行放大，输出端分别连接所述第一缓冲器和所述第二缓冲器；

所述第一缓冲器连接所述第一四相移相单元；

所述第二缓冲器连接所述第二四相移相单元；

所述第一四相移相单元的I路输出端和Q路输出端均连接所述第一射频通路模块，所述第一四相移相单元对放大后的所述本振差分信号进行IQ移相，得到所述第一I路本振差分信号和所述第一Q路本振差分信号；

所述第二四相移相单元的I路输出端和Q路输出端均连接所述第二射频通路模块，所述第二四相移相单元对放大后的所述本振差分信号进行IQ移相，得到所述第二I路本振差分信号和所述第二Q路本振差分信号。

在本发明的一个实施例中，所述第一射频通路模块包括第一低噪声放大器、第一混频器和第二混频器，其中，

所述第一低噪声放大器连接所述第一射频信号输入端，对所述第一射频信号进行放大并输出第一差分信号，输出端分别连接所述第一混频器和所述第二混频器；

所述第一混频器连接所述第一四相移相单元的I路输出端，用于对所述第一差分信号和所述第一I路本振差分信号混频，得到所述第一I路混频差分信号；

所述第二混频器连接所述第一四相移相单元的Q路输出端，用于对所述第一差分信号和所述第一Q路本振差分信号混频，得到所述第一Q路混频差分信号。

在本发明的一个实施例中，所述第二射频通路模块包括第二低噪声放大器、第三混频器和第四混频器，其中，

所述第二低噪声放大器连接所述第二射频信号输入端，对所述第二射频信号进行放大并输出第二差分信号，输出端分别连接所述第三混频器和所述第四混频器；

所述第三混频器连接所述第二四相移相单元的I路输出端，用于对所述第二差分信号和所述第二I路本振差分信号混频，得到所述第二I路混频差分信号；

所述第四混频器连接所述第二四相移相单元的Q路输出端，用于对所述第二差分信号和所述第二Q路本振差分信号混频，得到所述第二Q路混频差分信号。

在本发明的一个实施例中，所述通路选择模块包括第一选择单元和第二选择单元，所述第一选择单元和所述第二选择单元均输入通路选择信号输入端，其中，

所述第一选择单元连接所述第一混频器和所述第三混频器，根据所述通路选择信号，选择输出所述第一I路混频差分信号或者第二I路混频差分信号；

所述第二选择单元连接所述第二混频器和所述第四混频器，根据所述通路选择信号，选择输出所述第一Q路混频差分信号或者第二Q路混频差分信号。

在本发明的一个实施例中，所述第一选择单元和所述第二选择单元结构相同，包括电平转换电路、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六NMOS管，其中，

所述电平转换电路输入所述通路选择信号输入端，第一输出端分别连接所述第一NMOS管和所述第二NMOS管的栅极，第二输出端分别连接所述第三NMOS管和所述第四NMOS管的栅极；

所述第一NMOS管和所述第二NMOS管的源极均接地端，所述第一NMOS管的漏极连接所述第一PMOS管的漏极，所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第一PMOS管和所述第二PMOS管的栅极作为第一信号输入端；

所述第三NMOS管和所述第四NMOS管的源极均接地端，所述第三NMOS管的漏极连接所述第三PMOS管的漏极，所述第四NMOS管的漏极连接所述第四PMOS管的漏极，所述第三PMOS管和所述第四PMOS管的栅极作为第二信号输入端；

所述第一PMOS管和所述第三PMOS管的源极均连接所述第五PMOS管的漏极，所述第二PMOS管和所述第四PMOS管的源极均连接所述第六PMOS管的漏极；

所述第五PMOS管和所述第六PMOS管的栅极均连接直流偏置电压，所述第五PMOS管和所述第六PMOS管的源极均连接工作电压，所述第五PMOS管和所述第六PMOS管的漏极作为混频差分信号输出端。

在本发明的一个实施例中，在所述第一选择单元中，

所述第一信号输入端连接所述第一混频器的输出端，接收所述第一I路混频差分信号；

所述第二信号输入端连接所述第三混频器的输出端，接收所述第二I路混频差分信号；

所述混频差分信号输出端用于输出所述第一I路混频差分信号或所述第二I路混频差分信号。

在本发明的一个实施例中，在所述第二选择单元中，

所述第一信号输入端连接所述第二混频器的输出端，接收所述第一Q路混频差分信号；

所述第二信号输入端连接所述第四混频器的输出端，接收所述第二Q路混频差分信号；

所述混频差分信号输出端用于输出所述第一Q路混频差分信号或所述第二Q路混频差分信号。

与现有技术相比，本发明的有益效果在于：

1、本发明的超宽带射频前端接收电路设置有两路射频通路接收信号，可以覆盖0.5GHz-16GHz全频带，实现超宽带射频信号的接收。

2、本发明的超宽带射频前端接收电路通过采用通路选择模块，使得两路射频通路可以共用后续信号处理的LPF、VGA和ADC等模块，并未因实现超宽带射频接收使得电路面积与功耗的增大。

3、本发明的超宽带射频前端接收电路结构结合通信与探测应用于一体，在应用于通信时，两路射频通路可以实现载波频率在0.5GHz-16GHz整个频段通信信号的接收，通过IQ移相电路模块产生的本振差分信号可以实现QPSK、BPSK等调制方式的解调。在应用于探测时，可以接收超宽带的脉冲信号并且能够通过混频器实现下混频，从而恢复脉冲信号，完成测距等探测功能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例提供的一种超宽带射频前端接收电路的结构框图；

图2是本发明实施例提供的一种IQ移相电路模块的结构示意图；

图3是本发明实施例提供的一种超宽带射频前端接收电路的结构示意图；

图4是本发明实施例提供的另一种超宽带射频前端接收电路的结构示意图；

图5是本发明实施例提供的一种选择单元的结构示意图；

图6是本发明实施例提供的一种电平转换电路的结构示意图；

图7是本发明实施例提供的一种超宽带射频前端接收电路的工作时序图；

图8是本发明实施例提供的又一种超宽带射频前端接收电路的结构示意图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种超宽带射频前端接收电路进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

请参见图1，图1是本发明实施例提供的一种超宽带射频前端接收电路的结构框图，如图所示，本实施例的一种超宽带射频前端接收电路，包括IQ移相电路模块1、第一射频通路模块2、第二射频通路模块3和通路选择模块4，其中，IQ移相电路模块1输入本振差分信号LO，输出端分别连接第一射频通路模块1和第二射频通路模块2，第一射频通路模块2输入第一射频信号RFIN_H，第二射频通路模块2输入第二射频信号RFIN_L，第一射频通路模块1和第二射频通路模块2输出端均连接通路选择模块4，通路选择模块4输入通路选择信号Band_sel。

具体地，IQ移相电路模块1用于根据本振差分信号LO产生第一I路本振差分信号和第一Q路本振差分信号，以及第二I路本振差分信号和第二Q路本振差分信号。第一射频通路模块2用于接收第一射频信号RFIN_H，并分别与所述第一I路本振差分信号和所述第一Q路本振差分信号混频，得到第一I路混频差分信号和第一Q路混频差分信号。第二射频通路模块3用于接收第二射频信号RFIN_L，并分别与所述第二I路本振差分信号和所述第二Q路本振差分信号混频，得到第二I路混频差分信号和第二Q路混频差分信号。进一步地，通路选择模块4根据通路选择信号Band_sel选择输出所述第一I路混频差分信号和所述第一Q路混频差分信号，或者所述第二I路混频差分信号和所述第二Q路混频差分信号。

在本实施例中，第一射频信号RFIN_H为8GHz-16GHz的射频信号，第二射频信号RFIN_L为0.5GHz-8GHz的射频信号。本振差分信号LO的频率为0-15GHz，所述第一I路本振差分信号和所述第一Q路本振差分信号的频率为7GHz-15GHz，所述第二I路本振差分信号和所述第二Q路本振差分信号的频率为0-7GHz。

本实施例的超宽带射频前端接收电路，设置有第一射频通路模块1和第二射频通路模块2两路射频通路用于接收信号，可以覆盖0.5GHz-16GHz全频带，实现了超宽带射频信号的接收，克服了传统的射频前端接收电路接收信号频带较窄的缺陷。

实施例二

本实施例是对实施例一中的超宽带射频前端接收电路的进一步说明，请结合参见图2和图3，图2是本发明实施例提供的一种IQ移相电路模块的结构示意图；图3是本发明实施例提供的一种超宽带射频前端接收电路的结构示意图。如图所示，IQ移相电路模块1包括时钟恢复单元101、第一缓冲器Buffer1、第二缓冲器Buffer2、第一四相移相单元102和第二四相移相单元103，其中，时钟恢复单元101输入本振差分信号LO，用于对本振差分信号LO进行放大，输出端分别连接第一缓冲器Buffer1和第二缓冲器Buffer2；第一缓冲器Buffer1连接第一四相移相单元102；第二缓冲器Buffer2连接第二四相移相单元103；第一四相移相单元102的I路输出端和Q路输出端均连接第一射频通路模块2，第一四相移相单元102对放大后的本振差分信号LO进行IQ移相，得到所述第一I路本振差分信号和所述第一Q路本振差分信号；第二四相移相单元103的I路输出端和Q路输出端均连接第二射频通路模块3，第二四相移相单元103对放大后的本振差分信号LO进行IQ移相，得到所述第二I路本振差分信号和所述第二Q路本振差分信号。

具体地，本振差分信号LO由外部的压控振荡器产生，通过导线接入时钟恢复单元101，由于本振差分信号LO从外部经过导线后会存在衰减，时钟恢复单元101用于将本振差分信号LO的幅度放大至峰峰值大于500mV，实现0-15GHz的本振差分信号LO的放大恢复，以满足后续混频器对本振差分信号LO的幅度要求。时钟恢复单元一般可以直接由一级或两级大带宽的差分放大器构成，该放大器需要保证在所需频率范围内有足够的放大能力，即在最大频率时至少10dB左右的增益，在本实施例中，也就是输入的本振差分信号LO为15GHz时，时钟恢复单元的增益为10dB。时钟恢复后的本振差分信号LO，分别通过第一缓冲器Buffer1和第二缓冲器Buffer2连接第一四相移相单元102和第二四相移相单元103，是为了避免两个IQ移相单元之间相互影响。第一四相移相单元102和第二四相移相单元103分别对本振差分信号LO进行IQ移相，也就是通过IQ移相是将一组相差180°的差分信号转换为两组相差180°的差分信号，即I路信号和Q路信号，两路信号之间相差90°相移。其中，第一四相移相单元102覆盖的频率范围为7-15GHz，第二四相移相单元103覆盖的频率范围为0-7GHz，即，第一四相移相单元102为第一射频通路模块2提供用于解调的7GHz-15GHz的所述第一I路本振差分信号和所述第一Q路本振差分信号，第二四相移相单元103为第二射频通路模块3提供用于解调的0-7GHz的所述第二I路本振差分信号和所述第二Q路本振差分信号。

进一步地，第一射频通路模块2包括第一低噪声放大器LAN1、第一混频器Mixer1和第二混频器Mixer2，其中，第一低噪声放大器LAN1输入第一射频信号RFIN_H，对第一射频信号RFIN_H进行放大并输出第一差分信号，输出端分别连接第一混频器Mixer1和第二混频器Mixer2；第一混频器Mixer1连接第一四相移相单元102的I路输出端，用于对所述第一差分信号和所述第一I路本振差分信号混频，得到所述第一I路混频差分信号；第二混频器Mixer2连接第一四相移相单元102的Q路输出端，用于对所述第一差分信号和所述第一Q路本振差分信号混频，得到所述第一Q路混频差分信号。

进一步地，第二射频通路模块3包括第二低噪声放大器LAN2、第三混频器Mixer3和第四混频器Mixer4，其中，第二低噪声放大器LAN2输入第二射频信号RFIN_L，对第二射频信号RFIN_L进行放大并输出第二差分信号，输出端分别连接第三混频器Mixer3和第四混频器Mixer4；第三混频器Mixer3连接第二四相移相单元103的I路输出端，用于对所述第二差分信号和所述第二I路本振差分信号混频，得到所述第二I路混频差分信号；第四混频器Mixer4连接第二四相移相单元103的Q路输出端，用于对所述第二差分信号和所述第二Q路本振差分信号混频，得到所述第二Q路混频差分信号。

具体地，混频器可以将两不同频率的信号变换成一个与两者都相关的新信号，所述新信号的频率为上述两不同信号的频率之差，一般用混频器产生中频信号，为实现混频功能，所述混频器还需要接收本振信号，IQ移相电路模块1用于产生本实施例中各个混频器所需的本振信号。

本实施例的超宽带射频前端接收电路结构结合通信与探测应用于一体，在应用于通信时，两路射频通路可以实现载波频率在0.5GHz-16GHz整个频段通信信号的接收，通过IQ移相电路模块1产生的本振差分信号可以实现QPSK、BPSK等调制方式的解调。在应用于探测时，可以接收超宽带的脉冲信号并且能够通过混频器实现下混频，从而恢复脉冲信号，完成测距等探测功能。

进一步地，请参见图4，图4是本发明实施例提供的另一种超宽带射频前端接收电路的结构示意图。如图所示，通路选择模块4包括第一选择单元401和第二选择单元402，第一选择单元401和第二选择单元402均输入通路选择信号Band_sel，其中，第一选择单元401连接第一混频器Mixer1和第三混频器Mixer3，根据通路选择信号Band_sel，选择输出所述第一I路混频差分信号或者第二I路混频差分信号；第二选择单元402连接第二混频器Mixer2和第四混频器Mixer4，根据通路选择信号Band_sel，选择输出所述第一Q路混频差分信号或者第二Q路混频差分信号。

具体地，通路选择信号Band_sel为高低电平信号，当Band_sel为高电平时，第一选择单元401和第二选择单元402分别输出所述第一I路混频差分信号和所述第一Q路混频差分信号，当Band_sel为低电平时，第一选择单元401和第二选择单元402分别输出所述第二I路混频差分信号和所述第二Q路混频差分信号。

进一步地，请参见图5，图5是本发明实施例提供的一种选择单元的结构示意图，如图所示，第一选择单元401和第二选择单元402结构相同，包括电平转换电路A、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第六NMOS管P6，其中，电平转换电路A输入通路选择信号Band_sel，第一输出端分别连接第一NMOS管N1和第二NMOS管N2的栅极，第二输出端分别接第三NMOS管N3和第四NMOS管N4的栅极。第一NMOS管N1和第二NMOS管N2的源极均接地端GND，第一NMOS管N1的漏极连接第一PMOS管P1的漏极，第二NMOS管N2的漏极连接第二PMOS管P2的漏极，第一PMOS管P1和第二PMOS管P2的栅极作为第一信号输入端。第三NMOS管N3和第四NMOS管N4的源极均接地端GND，第三NMOS管N3的漏极连接第三PMOS管P3的漏极，第四NMOS管N4的漏极连接第四PMOS管P4的漏极，第三PMOS管P3和第四PMOS管P4的栅极作为第二信号输入端。第一PMOS管P1和第三PMOS管P3的源极均连接第五PMOS管P5的漏极，第二PMOS管P2和第四PMOS管P4的源极均连接第六PMOS管P6的漏极。第五PMOS管P5和第六PMOS管P6的栅极均连接直流偏置电压VB1，第五PMOS管P5和第六PMOS管P6的源极均连接工作电压Vdd，第五PMOS管P5和第六PMOS管P6的漏极作为混频差分信号输出端。其中直流偏置电压VB1小于工作电压Vdd，直流偏置电压VB1保证流过第五PMOS管P5和第六PMOS管P6的电流一致，工作电压Vdd为所述选择单元提供工作电压。

具体地，IPH、INH以及IPL、INL分别表示所述第一信号输入端和所述第二信号输入端输入的差分信号。当通路选择信号Band_sel为低电平时，电平转换电路A的第一输出端输出0V，第二输出端输出一个电流源偏置电压约700mV，作为电流源的第一NMOS管N1和第二NMOS管N2处于开路状态，没有电流流过，作为电流源的第三NMOS管N3和第四NMOS管N4导通，此时，第三NMOS管N3、第四NMOS管N4以及第三PMOS管P3至第六PMOS管P6形成通路，构成差分的源跟随器，所述混频差分信号输出端选择IPL和INL差分信号输出。

当通路选择信号Band_sel为高电平时，电平转换电路A的第一输出端输出一个电流源偏置电压约700mV，第二输出端输出0V，第三NMOS管N3和第四NMOS管N4处于开路状态，没有电流流过，第一NMOS管N1和第二NMOS管N2导通，此时，第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第五PMOS管P5和第六PMOS管P6形成通路，构成差分的源跟随器，所述混频差分信号输出端选择IPH和INH差分信号输出。

请参见图6，图6是本实施例提供的一种电平转换电路的结构示意图，如图所示，在本实施例中，电平转换电路A包括第五NMOS管N5、第六NMOS管N6、第七PMOS管P7、第八PMOS管P8和反相器I。其中，第七PMOS管P7和第八PMOS管P8的源极均连接电流源偏置电压，所述电流源偏置电压约700mV，第五NMOS管N5和第六NMOS管N6的源极均连接地端GND；第五NMOS管N5的漏极连接第七PMOS管P7的漏极，且第五NMOS管N5和第七PMOS管P7的漏极作为所述第二输出端；第六NMOS管N6的漏极连接第八PMOS管P8的漏极，且第六NMOS管N6和第八PMOS管P8的漏极作为所述第一输出端；第五NMOS管N5的栅极连接第七PMOS管P7的栅极，且第五NMOS管N5和第七PMOS管P7的栅极均连接通路选择信号Band_sel；第六NMOS管N6的栅极连接第八PMOS管P8的栅极，且第六NMOS管N6和第八PMOS管P8的栅极均连接反相器I的一端，反相器I的另一端连接通路选择信号Band_sel。

具体地，当通路选择信号Band_sel为高电平时，第七PMOS管P7关闭，第五NMOS管N5导通，所述第二输出端输出0V，第八PMOS管P8导通，第六NMOS管N6关闭，所述第一输出端输出约700mV电流源偏置电压；当通路选择信号Band_sel为低电平时，第七PMOS管P7导通，第五NMOS管N5关闭，所述第二输出端输出约700mV电流源偏置电压，第八PMOS管P8关闭，第六NMOS管N6导通，所述第一输出端输出0V。从而实现电平转换功能。

进一步地，在第一选择单元401中，所述第一信号输入端连接第一混频器Mixer1的输出端，接收所述第一I路混频差分信号；所述第二信号输入端连接第三混频器Mixer3的输出端，接收所述第二I路混频差分信号；所述混频差分信号输出端用于输出所述第一I路混频差分信号或所述第二I路混频差分信号。在本实施例中，当通路选择信号Band_sel为低电平时，所述混频差分信号输出端输出所述第二I路混频差分信号，当通路选择信号Band_sel为高电平时，所述混频差分信号输出端输出所述第一I路混频差分信号。

在第二选择单元402中，所述第一信号输入端连接第二混频器Mixer2的输出端，接收所述第一Q路混频差分信号；所述第二信号输入端连接第四混频器Mixer4的输出端，接收所述第二Q路混频差分信号；所述混频差分信号输出端用于输出所述第一Q路混频差分信号或所述第二Q路混频差分信号。在本实施例中，当通路选择信号Band_sel为低电平时，所述混频差分信号输出端输出所述第二Q路混频差分信号，当通路选择信号Band_sel为高电平时，所述混频差分信号输出端输出所述第一Q路混频差分信号。

在本实施例中，通路选择模块4起到多路开关及驱动后级的作用，使得第一射频通路2和第二射频通路3可以共用后续信号处理的LPF、VGA和ADC等模块，可以减小因实现超宽带射频接收带来的电路面积与功耗的增大。

请结合参见图6和图7，图6是本发明实施例提供的一种超宽带射频前端接收电路的工作时序图，图7是本发明实施例提供的又一种超宽带射频前端接收电路的结构示意图，如图所示，当需要输出8GHz-16GHz的第一射频信号RFIN_H，将通路选择信号Band_sel置高电平，IQ移相电路模块1、第一射频通路模块2以及通路选择模块4构成通路，该通路与传统结构类似，此时，IQ移相电路模块1输出7GHz-15GHz的所述第一I路本振差分信号和所述第一Q路本振差分信号，经过第一混频器Mixer1和第二混频器Mixer2与第一射频信号RFIN_H相乘实现混频，得到所述第一I路混频差分信号和所述第一Q路混频差分信号，并通过通路选择模块4依次输出到共用的LPF、VGA以及ADC等模块。

当需要输出0.5GHz-8GHz的第二射频信号RFIN_L时，将通路选择信号Band_sel置低电平，IQ移相电路模块1、第二射频通路模块3、以及通路选择模块4构成通路，此时，IQ移相电路模块1输出0-7GHz的所述第二I路本振差分信号和所述第二Q路本振差分信号，经过第三混频器Mixer3和第四混频器Mixer4与第二射频信号RFIN_L相乘实现混频，得到所述第二I路混频差分信号和所述第二Q路混频差分信号，并通过通路选择模块4依次输出到共用的LPF、VGA以及ADC等模块。

本实施例的超宽带射频前端接收电路设置有两路射频通路接收信号，可以覆盖0.5GHz-16GHz全频带，实现超宽带射频信号的接收，而且通过采用通路选择模块，使得两路射频通路可以共用后续信号处理的LPF、VGA和ADC等模块，并未因实现超宽带射频接收使得电路面积与功耗的增大。本实施例的超宽带射频前端接收电路结构结合通信与探测应用于一体，在应用于通信时，两路射频通路可以实现载波频率在0.5GHz-16GHz整个频段通信信号的接收，通过IQ移相电路模块产生的本振差分信号可以实现QPSK、BPSK等调制方式的解调。在应用于探测时，可以接收超宽带的脉冲信号并且能够通过混频器实现下混频，从而恢复脉冲信号，完成测距等探测功能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种超宽带射频前端接收电路，其特征在于，包括IQ移相电路模块(1)、第一射频通路模块(2)、第二射频通路模块(3)、和通路选择模块(4)，其中，

所述IQ移相电路模块(1)输入本振差分信号(LO)，输出端分别连接所述第一射频通路模块(2)和所述第二射频通路模块(3)，用于产生第一I路本振差分信号和第一Q路本振差分信号，以及第二I路本振差分信号和第二Q路本振差分信号；

所述第一射频通路模块(2)连接所述通路选择模块(4)，用于接收第一射频信号(RFIN_H)，并分别与所述第一I路本振差分信号和所述第一Q路本振差分信号混频，得到第一I路混频差分信号和第一Q路混频差分信号；

所述第二射频通路模块(3)连接所述通路选择模块(4)，用于接收第二射频信号(RFIN_L)，并分别与所述第二I路本振差分信号和所述第二Q路本振差分信号混频，得到第二I路混频差分信号和第二Q路混频差分信号；

所述通路选择模块(4)输入通路选择信号(Band_sel)，用于根据所述通路选择信号(Band_sel)选择输出所述第一I路混频差分信号和所述第一Q路混频差分信号，或者所述第二I路混频差分信号和所述第二Q路混频差分信号。

2.根据权利要求1所述的一种超宽带射频前端接收电路，其特征在于，所述第一射频信号(RFIN_H)为8GHz-16GHz的射频信号，所述第二射频信号(RFIN_L)为0.5GHz-8GHz的射频信号。

3.根据权利要求1所述的一种超宽带射频前端接收电路，其特征在于，所述本振差分信号(LO)的频率为0-15GHz，所述第一I路本振差分信号和所述第一Q路本振差分信号的频率为7GHz-15GHz，所述第二I路本振差分信号和所述第二Q路本振差分信号的频率为0-7GHz。

4.根据权利要求1所述的一种超宽带射频前端接收电路，其特征在于，所述IQ移相电路模块(1)包括时钟恢复单元(101)、第一缓冲器(Buffer1)、第二缓冲器(Buffer2)、第一四相移相单元(102)和第二四相移相单元(103)，其中，

所述时钟恢复单元(101)输入所述本振差分信号(LO)，用于对所述本振差分信号(LO)进行放大，输出端分别连接所述第一缓冲器(Buffer1)和所述第二缓冲器(Buffer2)；

所述第一缓冲器(Buffer1)连接所述第一四相移相单元(102)；

所述第二缓冲器(Buffer2)连接所述第二四相移相单元(103)；

所述第一四相移相单元(102)的I路输出端和Q路输出端均连接所述第一射频通路模块(2)，所述第一四相移相单元(102)对放大后的所述本振差分信号(LO)进行IQ移相，得到所述第一I路本振差分信号和所述第一Q路本振差分信号；

所述第二四相移相单元(103)的I路输出端和Q路输出端均连接所述第二射频通路模块(3)，所述第二四相移相单元(103)对放大后的所述本振差分信号(LO)进行IQ移相，得到所述第二I路本振差分信号和所述第二Q路本振差分信号。

5.根据权利要求4所述的一种超宽带射频前端接收电路，其特征在于，所述第一射频通路模块(2)包括第一低噪声放大器(LAN1)、第一混频器(Mixer1)和第二混频器(Mixer2)，其中，

所述第一低噪声放大器(LAN1)输入所述第一射频信号(RFIN_H)，对所述第一射频信号(RFIN_H)进行放大并输出第一差分信号，输出端分别连接所述第一混频器(Mixer1)和所述第二混频器(Mixer2)；

所述第一混频器(Mixer1)连接所述第一四相移相单元(102)的I路输出端，用于对所述第一差分信号和所述第一I路本振差分信号混频，得到所述第一I路混频差分信号；

所述第二混频器(Mixer2)连接所述第一四相移相单元(102)的Q路输出端，用于对所述第一差分信号和所述第一Q路本振差分信号混频，得到所述第一Q路混频差分信号。

6.根据权利要求5所述的一种超宽带射频前端接收电路，其特征在于，所述第二射频通路模块(3)包括第二低噪声放大器(LAN2)、第三混频器(Mixer3)和第四混频器(Mixer4)，其中，

所述第二低噪声放大器(LAN2)输入所述第二射频信号(RFIN_L)，对所述第二射频信号(RFIN_L)进行放大并输出第二差分信号，输出端分别连接所述第三混频器(Mixer3)和所述第四混频器(Mixer4)；

所述第三混频器(Mixer3)连接所述第二四相移相单元(103)的I路输出端，用于对所述第二差分信号和所述第二I路本振差分信号混频，得到所述第二I路混频差分信号；

所述第四混频器(Mixer4)连接所述第二四相移相单元(103)的Q路输出端，用于对所述第二差分信号和所述第二Q路本振差分信号混频，得到所述第二Q路混频差分信号。

7.根据权利要求6所述的一种超宽带射频前端接收电路，其特征在于，所述通路选择模块(4)包括第一选择单元(401)和第二选择单元(402)，所述第一选择单元(401)和所述第二选择单元(402)均输入通路选择信号(Band_sel)，其中，

所述第一选择单元(401)连接所述第一混频器(Mixer1)和所述第三混频器(Mixer3)，根据所述通路选择信号(Band_sel)，选择输出所述第一I路混频差分信号或者第二I路混频差分信号；

所述第二选择单元(402)连接所述第二混频器(Mixer2)和所述第四混频器(Mixer4)，根据所述通路选择信号(Band_sel)，选择输出所述第一Q路混频差分信号或者第二Q路混频差分信号。

8.根据权利要求7所述的一种超宽带射频前端接收电路，其特征在于，所述第一选择单元(401)和所述第二选择单元(402)结构相同，包括电平转换电路(A)、第一NMOS管(N1)、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第一PMOS管(P1)、第二PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)和第六NMOS管(P6)，其中，

所述电平转换电路(A)输入所述通路选择信号(Band_sel)，第一输出端分别连接所述第一NMOS管(N1)和所述第二NMOS管(N2)的栅极，第二输出端分别连接所述第三NMOS管(N3)和所述第四NMOS管(N4)的栅极；

所述第一NMOS管(N1)和所述第二NMOS管(N2)的源极均接地端(GND)，所述第一NMOS管(N1)的漏极连接所述第一PMOS管(P1)的漏极，所述第二NMOS管(N2)的漏极连接所述第二PMOS管(P2)的漏极，所述第一PMOS管(P1)和所述第二PMOS管(P2)的栅极作为第一信号输入端；

所述第三NMOS管(N3)和所述第四NMOS管(N4)的源极均接地端(GND)，所述第三NMOS管(N3)的漏极连接所述第三PMOS管(P3)的漏极，所述第四NMOS管(N4)的漏极连接所述第四PMOS管(P4)的漏极，所述第三PMOS管(P3)和所述第四PMOS管(P4)的栅极作为第二信号输入端；

所述第一PMOS管(P1)和所述第三PMOS管(P3)的源极均连接所述第五PMOS管(P5)的漏极，所述第二PMOS管(P2)和所述第四PMOS管(P4)的源极均连接所述第六PMOS管(P6)的漏极；

所述第五PMOS管(P5)和所述第六PMOS管(P6)的栅极均连接直流偏置电压(VB1)，所述第五PMOS管(P5)和所述第六PMOS管(P6)的源极均连接工作电压(Vdd)，所述第五PMOS管(P5)和所述第六PMOS管(P6)的漏极作为混频差分信号输出端。

9.根据权利要求8所述的一种超宽带射频前端接收电路，其特征在于，在所述第一选择单元(401)中，

所述第一信号输入端连接所述第一混频器(Mixer1)的输出端，接收所述第一I路混频差分信号；

所述第二信号输入端连接所述第三混频器(Mixer3)的输出端，接收所述第二I路混频差分信号；

所述混频差分信号输出端用于输出所述第一I路混频差分信号或所述第二I路混频差分信号。

10.根据权利要求8所述的一种超宽带射频前端接收电路，其特征在于，在所述第二选择单元(402)中，

所述第一信号输入端连接所述第二混频器(Mixer2)的输出端，接收所述第一Q路混频差分信号；

所述第二信号输入端连接所述第四混频器(Mixer4)的输出端，接收所述第二Q路混频差分信号；

所述混频差分信号输出端用于输出所述第一Q路混频差分信号或所述第二Q路混频差分信号。