CN101098142A

CN101098142A - 多边带正交频分复用超宽带系统射频收发机的频率综合器

Info

Publication number: CN101098142A
Application number: CNA2007100419937A
Authority: CN
Inventors: 李巍; 李志升; 江旭东
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2007-06-14
Filing date: 2007-06-14
Publication date: 2008-01-02
Anticipated expiration: 2027-06-14
Also published as: CN101098142B

Abstract

本发明属于集成电路设计技术领域，具体为一种多边带正交频分复用超宽带(MB-OFDM UWB)系统射频收发机的频率综合器。该频率综合器包括一个锁相环路、两个正交单边带混频器、一个选通器以及其他一些附加电路，可以产生3.432GHz、3.96GHz、4.488GHz三个频点的本振信号，并且可以实现几个频点之间小于9ns的快速切换。本频率综合器通过共用锁相环路中的除法器电路节省了约10％左右的功耗；通过使用多相滤波器，可以最大程度上滤除谐波分量，降低输出本振信号的毛刺(Spurious)的功率。本频率综合器可以满足MB-OFDM UWB Group1频段射频频率综合器的设计要求，并且可用CMOS工艺实现，降低成本。

Description

多边带正交频分复用超宽带系统射频收发机的频率综合器

技术领域

本发明属于集成电路设计技术领域，具体涉及一种适用于多边带正交频分复用超宽带(MB-OFDM UWB)系统射频收发机频率组1的频率综合器的结构设计，该结构能够在＜9ns的跳变时间内输出3.432GHz，3.96GHz，4.488GHz中的一个本振频率点，满足系统的要求，而且该结构可用CMOS来实现，降低了成本。

背景技术

随着无线通信网络的飞速发展，人们对数据传输速度的期望不断提高，各种速率越来越高的无线通信协议也应运而生。超宽带(UWB)就是在这种趋势下产生的。MB-OFDMUWB采用了先进的正交频分复用(OFDM)数字调制方式，并且使用了多频带(Multi-Band)方式，技术上易于实现、功耗很低，频带的利用率高，多个频率子带并列，可以避开某些频带、灵活配置，速率的扩展性好，最高速度可达480Mb/s，10米的范围内最小也可以达到110Mb/s，这可以极大的满足家庭网络(或者说WPAN，即个域网)用户对高速的要求。其具体频带划分如图1所示。UWB可以用于数字高清电视接口、无线USB接口以及各种影像及文件传输接口等地，有着极其广泛的应用。除了技术本身的优势之外，真正商业化的产品必须具有小面积、低成本、低功耗的特点。MB-OFDM UWB是非常适合于用CMOS全集成实现的。据有关组织调查显示，UWB是未来几年内最有前景、最热门的通信技术之一。

根据其特点，在UWB射频通信系统中，有两个模块比较难于设计。一个是低噪声放大器(LNA)，低噪声放大器需要在很大的带宽(3.1～4.8GHz)内保持噪声和增益的稳定。另一个就是频率综合器，因为UWB的发射功率很低，所以需要UWB射频收发机具有很强的抗干扰能力，也就需要频率综合器能够提供很小的Spur和相位噪声。而且，因为频率综合器要能够在3.432GHz、3.96GHz、4.488GHz之间实现快速的跳变(＜9ns)。这些方面都说明，UWB频率综合器的设计是有较大的难度的，传统的频率综合器结构已经难以满足UWB射频收发机系统的需求了，需要寻求新的结构来满足整个系统极高跳变速度、低相位噪声、低毛刺的要求，因此也就成为了国内外研究机构的研究热点。本发明具体涉及的就是MB-OFDM UWB射频收发机的频率综合器的结构设计。

UWB频率综合器的结构方面，比较直接的一种方案，就是使用三个锁相环分别产生固定的三个频率点，然后通过一个选通器来选择需要输出的本振频率^[1]。该结构实现方法简单，性能上能够很好的满足要求，但是由于该结构使用了三个锁相环，增加了很多的功耗，也增大了很大的面积，这些都对其实际应用有一定的阻碍。另一种结构是双锁相环结构，一个锁相环路产生3.96GHz频率的信号，另一个锁相环路产生528MHz频率的信号，然后通过一个混频器使3.96GHz的信号或直接输出或与528MHz的信号相加或者相减，产生所需要的三个频率点^[2]。该结构仍然使用了两个锁相环，功耗与面积仍然会偏大，而且，该结构选用的输入参考频率为44MHz，这个频率点的晶振实际上是很少见的，也限制了其实际应用。总的来说，上述结构都需要使用两个或者三个锁相环来产生输出所需要的三个频率点，需要花费较大面积和功耗，这对实际应用是非常不利的。因此研究一种结构简单，能够满足系统要求而且低功耗低面积的UWB频率综合器结构是非常有意义的。

参考文献：

[1]Behzad Razavi，Turgut Aytur，Fei-Ran Yang，et all.“A 0.13um CMOS UWB Transceiver”，ISSCC，Vol.1，pp.216-594，2005.2

[2]van de Beek，R.Leenaerts，D.et all，“A fast-hopping single-PLL 3-band UWB synthesizer in0.25um SiGe BiCMOS”，ESSCC，pp.173-176，2005.9

发明内容

针对上述问题，本发明的目的是提供一种适用于MB-OFDM UWB系统Group1频段射频收发机的频率综合器结构，以实现3.432GHz、3.96GHz、4.488GHz三个频率点的快速跳变(＜9ns)，并且在其他性能指标上满足系统的要求。

本发明所提出的适用于MB-OFDM UWB系统Group1频段射频收发机的频率综合器，结构如图2所示，它包括一个锁相环路1、两个正交单边带混频器9和11、一个选通器10及一个多相滤波器7。其中锁相环路中，鉴频鉴相器(PFD)1a、电荷泵(Charge Pump)1b、环路滤波器(Loop Filter)1c、正交压控振荡器(QVCO)1d、工作于4.224GHz的源极耦合(SCL)二分频除法器1e和1f依次连接，1f输出端再依次连接工作于2.112GHz的SCL二分频除法器1g、工作于1.056GHz的SCL二分频除法器1h、双端转单端电路1i、数字单相时钟触发器(TSPC)二分频除法器1j、数字除11分频除法器1k，数字除11分频除法器1k输出端接鉴频鉴相器(PFD)1a的一个输入端。锁相环路1及其他电路模块间的连接关系为：QVCO输出的正交信号12和13除送给SCL二分频除法器1e和1f外同时送给本振信号缓冲器2，工作于2.112GHz的SCL二分频除法器1g产生的1.056GHz正交信号14和15分别送往SCL二分频除法器1h和4并同时送往本振信号缓冲器3，二分频除法器4输出端送往SCL二分频除法器5，二分频除法器5的264MHz正交输出信号接缓冲器6，缓冲器6的正交输出信号16、17接多相滤波器7，多相滤波器7后接缓冲器8，缓冲器8的正交输出信号18、19同时送往选通器10和正交单边带混频器9，本振信号缓冲器3的输出端接正交单边带混频器9的本振信号输入端，混频器9的输出端信号20和21送往选通器10，选通器10的输出端22和23送往正交单边带混频器44，本振信号缓冲器2的输出端接正交单边带混频器11的本振信号输入端，正交单边带混频器11的输出端正交信号24和25为整个频率综合器的输出。

其中，锁相环路中鉴频鉴相器(PFD)的输入参考时钟为24MHz，锁相环路输出频率为4.224GHz正交信号12和13；多相滤波器7用无源RC网络实现，可以滤除264MHz正交信号16、17中的三次谐波即792MHz频率谐波分量和五次谐波即1320MHz频率谐波分量；正交单边带混频器9以本振信号缓冲器3输出的1.056GHz正交信号和264MHz的正交信号18、19为输入，下混频产生792MHz的正交信号20、21；264MHz信号18、19，及792MHz信号20、21经过选通器10的选通后，产生+/-264MHz及-792MHz中的一路正交信号22和23；正交单边带混频器11以选通器10选通输出的792MHz正交信号与4.224GHz正交本振信号混频相减，产生3.432GHz正交信号，以选通器10选通输出的264MHz正交信号与4.224GHz正交本振信号12、13混频相减，产生3.96GHz正交信号，以选通器10选通输出的264MHz信号与4.224GHz正交本振信号12、13混频相加，产生4.488GHz正交信号。

该结构的主要速度限制在于选通器10的选通速度，与锁相环路的稳定时间无关，因为锁相环路当工作以后就无需做任何改变了，而选通的选通速度是可以做到很快的(纳秒级)，能够满足系统的要求。

该结构是通过混频器来产生所需要的三个频率点的，会引入较大的输出频率杂散。如何尽量减少这些杂散，是一个难点。本发明的结构中采用了一个多相滤波器7滤除264MHz在正交单边带混频器9和11输出端会产生有害频谱杂散的谐波分量，即它的三次谐波和五次谐波，其中毛刺(Spur)产生的具体原理如图3所示。

由图3分析可以知道，经过正交单边带混频器9，缓冲器输出端1056MHz正交信号与264MHz信号18、19的三次和五次谐波分量混频之后，会使输出的792MHz正交信号20、21中含有1818MHz信号和-264MHz的信号。因为当正交混频器11输出3.432GHz的正交信号时，4224MHz的正交信号12、13会与1818MHz和-264Hz的干扰信号混频分别产生2406MHz信号和4488MHz信号。其中2406MHz信号分量处于蓝牙、WLAN等协议的工作频段，因此会有较大的带外干扰。4488MHz信号处于本系统3.168GHz～4.752GHz的工作频段内，因此产生带内干扰。另外，当正交混频器11输出4.488GHz的正交信号时，264MHz的三次和五次谐波分量与4224MHz的正交信号混频之后会分别产生3432MHz和5544MHz的干扰信号；当正交混频器11输出3.96GHz的正交信号时，264MHz的三次和五次谐波分量与4224MHz的正交信号混频之后会分别产生5016MHz和2904MHz的干扰信号。上述干扰频率均处于其他通信协议的工作频段内，因而会产生较大的干扰。因此，经过上面的分析知道，本结构中需要一个多相滤波器7来滤除264MHz信号中的三次和五次谐波分量。

本发明的创新、改进、技术特点及优点主要在于：

首先，与背景技术中提到的两种结构相比，该结构只使用了一个锁相环路1，具有易实现性及可行性。因为锁相环占用的面积和功耗是很大的，只用一个锁相环的话，能节省很多的面积和功耗，从而降低成本。另外，本结构中的两个混频器均为正交单边带混频器，在实现混频功能的同时还能输出正交信号，满足射频收发机对本振信号正交输入的要求。

其次，本发明的结构共用了工作于4.224GHz的高速源极耦合(SCL)二分频除法器1f和工作于2.112GHz的高速SCL二分频除法器1g。因为高速的SCL二分频除法器功耗是也是比较高的，共用这两个高速SCL除法器就可以进一步节省功耗和面积。

再次，本结构采用了无源RC网络组成的多相滤波器7，该结构的主要功能是滤除264MHz信号的三次和五次谐波分量，但同时又能保证相位的正交性。由前面的分析可以知道，264MHz信号的三次和五次谐波分量必须得到抑制，通过滤除该谐波分量，能够大大改善本结构的性能，满足系统的设计要求。

最后，由于QVCO的正交输出信号12和13中只需要信号12给高速SCL二分频除法器1f使用。而如果不进行平衡匹配的话，那么QVCO两路正交输出信号12和13的负载会失配，从而导致QVCO的正交失配，所以需要在另外一路接入一个一样的SCL二分频除法器1e作为Dummy来使用，以保证两路信号的正交匹配性。工作于2.112GHz频率点的SCL二分频除法器1g输出1.056GHz的I/Q信号14和15，经过缓冲器3后作为正交单边带混频器9的本振信号。同时，该输出信号还需要同时送往两个同样的SCL除法器4和1h。这样既保证了1.056GHz信号的正交性，又能为环路内和环路外的电路提供输入，而且不引入额外的功耗。

该结构具有低功耗、低面积的特点，并且具有易实现性，能够用CMOS工艺来实现，能够实现低成本化，可以应用于MB-OFDM UWB系统频率带组1系统射频收发机中，有很好的经济和社会效益。

附图说明

图1.MB-OFDM UWB的频带划分示意图。

图2.本发明的UWB频率综合器结构示意图。

图3.本发明的结构中毛刺的产生原理示意图。

图4.本发明的实例中QVCO的结构示意图。

图5.本发明的实例中QVCO的仿真相位噪声曲线示意图。

图6.本发明的实例中SCL除2除法器的结构示意图。

图7.本发明的实例中多相滤波器的结构示意图。

图8.本发明的实例中第一个混频器的结构示意图。

图9.本发明的实例中选通器的结构示意图。

图10.本发明的实例中选通器的选通速度仿真示意图。

图11.本发明的实例中单边带正交混频器的结构示意图。

具体实施方式

本发明提出的一种适用于MB-OFDM UWB系统射频收发机的频率综合器结构结合附图，通过实例对其进行进一步描述，但是不构成对本发明的限制。本实例的电路级仿真采用的是JAZZ 0.18um RF CMOS工艺，并使用Cadence公司的SpectreRF仿真完成的。

根据图2所示，本发明提出的电路结构中，两个正交单边带混频器9、11的输入及本振信号都是由锁相环路直接或者间接输出的，锁相环路的性能好坏直接影响整个频率综合器的性能。如前面频率综合器结构说明所述，锁相环路结构为一般的锁相环结构，主要用于为正交单边带混频器9、11提供4.224GHz、1.056GHz、264MHz频率点的信号。为了保证由电荷泵引入的噪声在环路输出噪声中只占比较小的比例，鉴频鉴相器(PFD)的导通时间必须小于1/15×T_ref，其中T_ref为参考时钟的周期。同时电荷泵的电流也不应太小，本设计实例中设为0.3mA。因为锁相环路是固定分频数实现的，环路本身产生的毛刺会很小，因而环路滤波器采用二阶滤波器来实现。鉴频鉴相器和电荷泵以及环路滤波器模块的功能要求和结构与一般锁相环结构中的相应单元基本一致。

4.224GHz的输出信号12、13由正交压控振荡器(QVCO)直接振荡产生，经锁相环路锁定。本实例采用的QVCO结构具体如图4所示。根据图4，典型的正交压控振荡器(QVCO)结构是同一个振荡器的交叉耦合管M1、M2、M3、M4和正交耦合管M5、M6、M7、M8分别共用一个电流镜Mb1、Mb2，而本实例中的采用的正交压控振荡器(QVCO)中，两个振荡器的交叉耦合管M2、M3、M6、M7共用一个电流镜Mb1，正交耦合管M1、M4、M5、M8共用一个电流镜Mb2。这样能使QVCO的电流镜漏极波形谐波分量更加少，也就能使电流镜的1/f噪声贡献更加小，因而该结构的相位噪声曲线在低频偏处比典型结构的正交压控振荡器(QVCO)要好。M1和M2的漏极及M3和M8的栅极共接，产生0度相位(相对)的输出信号；M3和M4的漏极及M2和M5的栅极共接，产生180度相位(相对)的输出信号；M5和M6的漏极及M1和M7的栅极共接，产生90度相位(相对)的输出信号；M7和M8的漏极及M4和M6的栅极共接，产生270度相位(相对)的输出信号。输出负载采用电感电容谐振电路，其中，电感L1和L2、L3和L4各自串联的共模端接电源，另外一端分别接0度、180度、90度、270度相位(相对)的输出端；电容C1和C2、C3和C4各自串联的共模端接地，另外一端分别接0度、180度、90度、270度相位(相对)的输出端；C5、Var1、Var2、C6依次串联，C7、Var3、Var4、C8依次串联；Var1和Var2之间及Var3和Var4之间均接压控电压；C5、C6、C7、C8各自的另外一端分别接0度、180度、90度、270度相位(相对)的输出端；C5和Var1、C6和Var2、C7和Var3、C8和Var4之间由偏置电压分别经R1、R2、R3、R4提供电压。其它方面，该正交压控振荡器的结构和功能要求与一般的正交压控振荡器基本一致。为了使环路输出能够满足频率综合器的设计指标，正交压控振荡器(QVCO)的输出相位噪声应满足频偏1MHz处的相位噪声小于-105dBc/Hz，100kHz频偏处的相位噪声小于-90dBc/Hz。经过仿真，正交压控振荡器(QVCO)在5.5mA偏置电流的条件下，相位噪声曲线如图5所示，如图所示的仿真结果是能够满足系统要求的。

正交压控振荡器(QVCO)输出信号接的除法器为源极耦合(SCL)结构的除法器。该SCL除法器可以使用普通的带尾电流源的、电阻做负载的结构来实现，具体结构如图6所示。根据图6，该除法器由两个D触发器组成，Mb1和Mb2为电流镜MOS管，分别为两个D触发器提供电流；时钟输入管Mc1、Mc2、Mc3、Mc4的源级接相应的电流镜漏极，其中Mc1、Mc4为时钟输入正端，Mc2、Mc3为输入时钟负端；M1和M2、M5和M6分别为两个触发器的采样管，它们的源极分别与Mc1、Mc3的漏极相连；M3和M4、M7和M8分别为两个触发器的保持管，它们的源极分别与Mc2、Mc4的漏极相连；M1和M3的漏极、M4和M6的栅极、电阻R1的一端形成0度相位(相对)的输出信号；M2和M4的漏极、M3和M5的栅极、电阻R2的一端形成180度相位(相对)的输出信号；M5和M7的漏极、M8和M1的栅极、电阻R3的一端形成90度相位(相对)的输出信号；M6和M8的漏极、M7和M2的栅极、电阻R4的一端形成270度相位(相对)的输出信号。时钟信号信号的输入让一个D触发器处于采样状态时，另一个D触发器处于保持状态；反之，当一个D触发器处于保持状态时，另一个D触发器处于采样状态。四相位的正交信号由两个D触发器的输出端产生，也可以只采用一个D触发器的输出端，提供差分输出信号。该源极耦合(SCL)二分频除法器的具体结构和功能要求与一般的电阻负载源极耦合(SCL)二分频除法器基本一致。

工作于4.224GHz的SCL二分频除法器1f引出的是差分信号，同时因为后面需要引出1.056GHz的正交信号来作为正交单边带混频器3的本振信号来使用，所以接下去工作于2.112GHz的二分频除法器仍然使用SCL结构的二分频除法器。工作于2.112GHz的SCL二分频除法器1g正交信号14、15，信号14接至环路内的SCL二分频除法器1h，信号15接环路外的SCL二分频除法器4。两个除法器是同样的SCL结构的二分频除法器。环路内工作于1.056GHz的SCL二分频除法器1h经过一个双端转单端电路1i之后，先经过数字二分频除法器1j，然后经过数字除11分频除法器1k后送给鉴频鉴相器(PFD)。数字二分频除法器1j采用的是典型单相时钟触发器(TSPC)结构，数字除11分频除法器1k采用异步逻辑，按照卡诺图化简所得搭建而成，其子模块是由带置位功能的TSPC除法器来实现的。数字除法器的结构和功能要求与一般锁相环中相应数字除法器的要求基本一致。

根据图3所示的毛刺产生原理及前面的分析可以知道，264MHz信号16、17的三次谐波分量和五次谐波分量都必须滤除掉。经过一个作为缓冲器使用的电阻负载的普通放大器6得到的264MHz的正交信号16、17接一个多相滤波器电路7。在本实例中由无源RC网络实现多相滤波器，其基本结构如图7所示。根据图7，该多相滤波器的结构为普通结构，结构和功能要求与一般的多相滤波器基本一致。0度、180度、90度、270度相位(相对)的输入分别经过Cb1、Cb2、Cb3、Cb4隔直；R1和C1、R2和C2、R3和C3、R4和C4的一端分别与Cb1、Cb2、Cb3、Cb4的输出端共接；R1和C4、R2和C1、R3和C2、R4和C3的另一端各自共接，作为第一次移项的输出，移相后的相位从左到右分别为315度、45度、135度、225度；第二次移项网络中元器件的线路连接关系与第一次移项网络基本一致，R5、C5、R6、C6、R7、C7、R8、C8之间的线路连接分别对应前一级中R1、C1、R2、C2、R3、C3、R4、C4之间的线路连接，第二次移相后的相位从左到右分别为270度、0度、90度、180度。因为系统的设计要求，需要对264MHz信号的三次谐波分量有-30dB的衰减，对其五次谐波分量的衰减有-20dB。具体实现的时候，滤除三次谐波使用二阶滤波器，能保证在各种工艺偏差下频响曲线偏移的情况下对谐波的滤除性都能比较好，滤除五次谐波也使用二阶滤波器来完成。但是由于五次谐波与基波分量是同相位的，如果对五次谐波的衰减过大的话，也会同时同时带来基波分量的大衰减，这会导致最终经过第二个混频器后的输出幅度过小，因此对五次谐波的衰减应当适中。

两个单边带混频器9、11采用的都是正交单边带混频器结构，该结构实现频谱相加的具体原理可如下式所示：

sinω₁tcosω₂t+cosω₁tsinω₂t＝sin(ω₁+ω₂)t (1)

cosω₁tcosω₂t-sinω₁tsinω₂t＝cos(ω₁+ω₂)t (2)

将其中的一路信号反相，本实例假设ω2频率的信号反相，这样就可以实现两个频谱的相减，具体原理如下：

sinω₁tcosω₂t-cosω₁tsinω₂t＝sin(ω₁-ω₂)t (3)

cosω₁tcosω₂t+sinω₁tsinω₂t＝cos(ω₁-ω₂)t (4)

上述混频原理需要通过两个单边带混频器来实现，本实例接下去关于混频器的介绍中只介绍其中一路信号的产生电路原理，另外正交信号的产生电路与其相同。

正交单边带混频器既能输出单边带信号有同时能保证相位的正交性。正交单边带混频器9由两个单边混频器组成，每个单边带混频器又由两个同样的Gilbert单元来组合实现，负载采用了电阻负载，其中一个单边带混频器的具体结构如图8所示。根据图8，Mb1、Mb2为电流源管，M1和M2、M3和M4的栅极分别接ω₁频率两路正交信号的差分输入，它们的源极分别接Mb1、Mb2的漏极，M5和M6、M7和M8、M9和M10、M11和M12的源极分别与M1、M2、M3、M4的漏极相连，M5和M8、M6和M7、M9和M12、M10和M11的栅极分别接ω₂频率两路正交信号的差分输入，M5、M7、M9、M11的漏极共接，M6、M8、M10、M12的漏极共接，它们的漏极作为该混频器的差分输出，输出与电源之间的负载采用电阻作为负载。该结构为普通结构的混频器，结构和功能要求与一般的Gilbert混频器基本一致。正交单边带混频器8主要用于产生792MHz的正交信号20、21，其转换增益在0dB附近。过大的转换增益会产生较大的谐波输出，从而影响性能。

根据图9，选通器10中，每路信号都接一般的放大结构，几个放大器共用电阻负载R1和R2，为了减小谐波失真，该结构采用电阻负载。因为每次只需要一路输出信号，那么对于其他几路信号就必须有很好的反向隔离性能，以保证输出不再反过来影响输入，引入毛刺，因此放大电路采用了电阻为负载的cascode单元，即M1的漏极接M3的源极，M1的源极接电流镜管Mb1的漏端，M1的栅极为该结构的输入，M3的漏极为该结构的输出，其他cascode单元与此类似。在只导通一路信号的时候，该结构必须对其他几路信号有很好的隔断，所以采用了源极控制电流镜导通的控制方法。采用该方式保证了跳变可以在1ns之内可以完成。本结构中，Mc1、Mc2、Mc3作为开关管分别控制Mb1、Mb2、Mb3的源极导通，由选通控制位1、选通控制位2、选通控制位3分别为Mc1、Mc2、Mc3的栅极输入，分别控制-792MHz、-264MHz、+264MHz正交信号的选通输出。该电路结构开关的切换速度如图10所示。由图10可以看到，该结构的信号切换速度可以达到1ns左右，能够满足系统的要求。

正交单边带混频器11也是由两个同样的单边带混频器组合而成，其中一个单边带混频器的结构如图11。该结构与图9的结构类似，只是负载端由电阻负载变为电感电容谐振电路，即输出端与电源之间采用电感电容的并联谐振来产生所需要的负载。因为正交单边带混频器11为上混频电路，输出频率很高，很难实现正的转换增益，但是本频率综合器又必须输出大摆幅信号，以满足射频前端混频器本振信号的输入幅度要求，因而该频率综合器采用了电感做负载，电感电容谐振在所需要的频率点，产生很大的电阻负载，提高转换增益。因为该频率综合器输出的三个频率点间隔很大，因此必须采用数字调谐电容阵列并联在电感两端实现不同频率点的谐振。

频率综合器工作时，首先启动整个电路，等锁相环稳定之后，通过切换选通器10的选通控制位1、2、3，就可以实现3.432GHz、3.96GHz、4.488GHz信号的快速跳变，同时也能保证信号由较好的相位噪声和Spur性能，满足系统的要求。

Claims

1、一种多边带正交频分复用超宽带系统射频收发机的频率综合器，它包括一个锁相环路(1)、两个正交单边带混频器(9、11)、一个选通器(10)及一个多相滤波器(7)；其特征在于其中锁相环路(1)中，鉴频鉴相器(1a)、电荷泵(1b)、环路滤波器(1c)、正交压控振荡器(1d)、工作于4.224GHz的源极耦合二分频除法器(1e、1f)依次连接，二分频除法器(1f)输出端再依次连接工作于2.112GHz的SCL二分频除法器(1g)、工作于1.056GHz的SCL二分频除法器(1h)、双端转单端电路(1i)、数字单相时钟触发器二分频除法器(1j)、数字除11分频除法器(1k)，数字除11分频除法器(1k)输出端接鉴频鉴相器(1a)的一个输入端；锁相环路(1)中，正交压控振荡器(1d)输出的正交信号(12、13)除送给SCL二分频除法器(1e、1f)外同时送给本振信号缓冲器(2)，工作于2.112GHz的SCL二分频除法器(1g)产生的1.056GHz正交信号(14、15)分别送往SCL二分频除法器(1h、4)并同时送往本振信号缓冲器(3)，二分频除法器(4)输出端送往SCL二分频除法器(5)，二分频除法器(5)的264MHz正交输出信号接缓冲器(6)，缓冲器(6)的正交输出信号(16、17)接多相滤波器(7)，多相滤波器(7)后接缓冲器(8)，缓冲器(8)的正交输出信号(18、19)同时送往选通器(10)和正交单边带混频器(9)，本振信号缓冲器(3)的输出端接正交单边带混频器(9)的本振信号输入端，混频器(9)的输出端信号(20、21)送往选通器(10)，选通器(10)的输出端(22、23)送往正交单边带混频器(44)，本振信号缓冲器(2)的输出端接正交单边带混频器(11)的本振信号输入端，正交单边带混频器(11)的输出端正交信号(24、25)为整个频率综合器的输出。

2、根据权利要求1所述的边带正交频分复用超宽带系统射频收发机的频率综合器，其特征在于所述正交压控振荡器(1d)中，两个振荡器的交叉耦合管M2、M3、M6、M7共用一个电流镜Mb1，正交耦合管M1、M4、M5、M8共用一个电流镜Mb2，M1和M2的漏极及M3和M8的栅极共接，产生0度相位的输出信号；M3和M4的漏极及M2和M5的栅极共接，产生180度相位的输出信号；M5和M6的漏极及M1和M7的栅极共接，产生90度相位的输出信号；M7和M8的漏极及M4和M6的栅极共接，产生270度相位的输出信号；输出负载采用电感电容谐振电路，其中，电感L1和L2、L3和L4各自串联的共模端接电源，另外一端分别接0度、180度、90度、270度相位的输出端；电容C1和C2、C3和C4各自串联的共模端接地，另外一端分别接0度、180度、90度、270度相位的输出端；C5、Var1、Var2、C6依次串联，C7、Var3、Var4、C8依次串联；Var1和Var2之间及Var3和Var4之间均接压控电压；C5、C6、C7、C8各自的另外一端分别接0度、180度、90度、270度相位的输出端；C5和Var1、C6和Var2、C7和Var3、C8和Var4之间由偏置电压分别经R1、R2、R3、R4提供电压。

3、根据权利要求1所述的边带正交频分复用超宽带系统射频收发机的频率综合器，其特征在于二分频除法器由两个D触发器组成，Mb1和Mb2为电流镜MOS管，分别为两个D触发器提供电流；时钟输入管Mc1、Mc2、Mc3、Mc4的源级接相应的电流镜漏极，其中Mc1、Mc4为时钟输入正端，Mc2、Mc3为输入时钟负端；M1和M2、M5和M6分别为两个触发器的采样管，它们的源极分别与Mc1、Mc3的漏极相连；M3和M4、M7和M8分别为两个触发器的保持管，它们的源极分别与Mc2、Mc4的漏极相连；M1和M3的漏极、M4和M6的栅极、电阻R1的一端形成0度相位的输出信号；M2和M4的漏极、M3和M5的栅极、电阻R2的一端形成180度相位的输出信号；M5和M7的漏极、M8和M1的栅极、电阻R3的一端形成90度相位的输出信号；M6和M8的漏极、M7和M2的栅极、电阻R4的一端形成270度相位的输出信号。