CN109300987A - 一种高压器件的制作方法及mos管器件 - Google Patents

一种高压器件的制作方法及mos管器件 Download PDF

Info

Publication number
CN109300987A
CN109300987A CN201811126707.1A CN201811126707A CN109300987A CN 109300987 A CN109300987 A CN 109300987A CN 201811126707 A CN201811126707 A CN 201811126707A CN 109300987 A CN109300987 A CN 109300987A
Authority
CN
China
Prior art keywords
region
high tension
tension apparatus
low
voltage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811126707.1A
Other languages
English (en)
Inventor
赵东光
占琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811126707.1A priority Critical patent/CN109300987A/zh
Publication of CN109300987A publication Critical patent/CN109300987A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种高压器件的制作方法及MOS管器件，提供一衬底，衬底包括高压器件区域与低压器件区域，于衬底上形成覆盖高压器件区域与低压器件区域的氮化层；包括步骤S1、于氮化层上开设暴露高压器件区域的工艺窗口，以氮化层为掩膜，形成覆盖高压器件区域的栅极氧化层，并使栅极氧化层位于低压器件区域的衬底表面以下，且具有第一预设厚度；步骤S2、去除位于低压器件区域的衬底表面以上的栅极氧化层；步骤S3、去除氮化层，然后进行后续工艺。有益效果：通过去除位于低压期间区域的衬底表面以上的栅极氧化层，以使得高压器件区域与低压器件区域的栅极氧化层的厚度落差减小，提高晶圆光刻的自由度，扩大后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口。

Description

一种高压器件的制作方法及MOS管器件
技术领域
本发明涉及集成电路技术领域，尤其涉及一种高压器件的制作方法及MOS管器件。
背景技术
随着集成电路的发展，高压器件应用于很多集成电路中，比如存储类电路中必需的器件来完成编写程序与擦除功能，并且为了满足高压器件的操作要求，要求高压栅极氧化层的厚度较厚，同时，电路中需要的逻辑器件来满足速度要求，其中，逻辑器件的栅极氧化层很薄。
目前，高压器件的栅极氧化层的生长过程是，首先沉积一层氮化硅层，比如厚度设置为200埃，然后通过干法刻蚀或者湿法刻蚀方式刻蚀位于高压器件区域的氮化硅层，以生长出高压器件的栅极氧化层，比如厚度设置为440埃，而低压器件区域受氮化硅层保护，没有高压器件的栅极氧化层生长。
当前的工艺由于高压器件的栅极氧化层很厚，其中大约有237埃位于衬底表面的上部，大约有202埃位于衬底表面的下部，而低压器件的栅极氧化层很薄，其中大约为36埃，这样导致高压器件的栅极氧化层比低压器件的栅极氧化层的厚度高200埃，使得高压器件的栅极氧化层比低压器件的栅极氧化层的厚度存在较大的差异，使得后续工艺困难，比如降低多晶硅层的光刻自由度，比如影响多晶硅刻蚀的工艺窗口等。
发明内容
针对现有技术中存在的上述问题，现提供一种高压器件的制作方法及MOS管器件。
具体技术方案如下：
一种高压器件的制作方法，其中包括：
提供一衬底，于所述衬底包括一高压器件区域与一低压器件区域，于所述衬底上形成覆盖所述高压器件区域与所述低压器件区域的氮化层；
所述高压器件的制作方法具体包括：
步骤S1、于所述氮化层上开设一暴露所述高压器件区域的工艺窗口，以所述氮化层为掩膜，形成一覆盖所述高压器件区域的栅极氧化层，并使所述栅极氧化层位于所述低压器件区域的所述衬底表面以下，且具有第一预设厚度；
步骤S2、去除位于所述低压器件区域的所述衬底表面以上的所述栅极氧化层；
步骤S3、去除所述氮化层，然后进行后续工艺。
优选的，所述步骤S1包括：
步骤S10、于所述氮化层上形成一光刻胶层，图形化所述光刻胶层以形成一第一窗口；
步骤S11、以所述光刻胶层为掩模刻蚀所述氮化层，以于所述氮化层上形成所述工艺窗口；
步骤S12、以所述氮化层为掩膜形成所述栅极氧化层。
优选的，所述栅极氧化层总的厚度为所述第一预设厚度的2-2.5倍。
优选的，通过一第一清洗液去除位于所述低压器件区域的所述衬底表面以上的所述栅极氧化层。
优选的，通过一第二清洗液去除所述氮化层。
优选的，所述衬底为硅；和/或所述氮化层为氮化硅层。
优选的，所述氮化硅层的厚度大于200A°。
一种MOS管器件，其中包括：
衬底，所述衬底包括一高压器件区域与一低压器件区域，所述高压器件区域与所述低压器件区域通过浅沟槽结构隔开；
所述高压器件区域包括高压器件栅极，及位于所述高压器件栅极与所述衬底之间的高压区域栅极氧化层；
所述低压器件区域包括低压器件栅极，及位于所述低压器件栅极与所述衬底之间的低压区域栅极氧化层；
所述高压器件区域栅极氧化层的上表面与所述低压器件区域栅极氧化层的上表面齐平。
优选的，所述高压器件区域栅极氧化层的厚度大于所述低压器件区域栅极氧化层的厚度。
优选的，所述高压器件区域栅极氧化层的厚度与所述低压器件区域栅极氧化层的厚度之差为250-350A°。
本发明的技术方案有益效果在于：于高压器件区域上形成栅极氧化层，通过去除位于低压器件区域的衬底表面以上的栅极氧化层，以使得高压器件区域与低压器件区域的栅极氧化层的厚度落差减小，提高了晶圆光刻的自由度，同时扩大了后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明的实施例的高压器件的制作方法的流程图；
图2-5为本发明的实施例的高压器件的制作方法的工艺过程示意图；
图6为本发明中的实施例的MOS管器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种高压器件的制作方法，其中包括：
提供一衬底1，于衬底1包括一高压器件区域10与一低压器件区域11，于衬底1上形成覆盖高压器件区域10与低压器件区域11的氮化层2；
高压器件的制作方法具体包括：
步骤S1、于氮化层2上开设一暴露高压器件区域10的工艺窗口，以氮化层2为掩膜，形成一覆盖高压器件区域10的栅极氧化层3，并使栅极氧化层3位于低压器件区域11的衬底1表面以下，且具有第一预设厚度A；
步骤S2、去除位于低压器件区域11的衬底1表面以上的栅极氧化层3；
步骤S3、去除氮化层2，然后进行后续工艺。
通过上述高压器件的制作方法的技术方案，如图1所示，首先提供衬底1，在衬底1中包括高压器件区域10与低压器件区域11，其中高压器件区域10与低压器件区域11通过浅沟槽结构12隔开，并且在衬底1上形成覆盖高压器件区域10与低压器件区域11的氮化层2，其中，衬底1为硅，氮化层2为氮化硅层，在栅极氧化层3生长的过程中，氮化硅层作为阻挡层，用以保护不需要生长栅极氧化层3的区域，其厚度不受限制，可根据工艺进程进行调整，本实施例中，氮化硅层的厚度大于200A°；其中阻挡层还可以包括氮氧化层，氮氧化层本身可以作为阻挡层来使用，是具有可选择性的。
进一步地，于氮化层2上形成一光刻胶层，图形化光刻胶层以形成一第一窗口；以光刻胶层为掩模刻蚀氮化层2，以于氮化层2上开设一暴露高压器件区域10的工艺窗口，以氮化层2为掩膜，形成覆盖高压器件区域10的栅极氧化层3，并使栅极氧化层3位于低压器件区域11的衬底1表面以下，且具有第一预设厚度A，其中，在栅极氧化层3生长的过程中，会消耗掉衬底1中的硅，同时由于硅与氧反应生成二氧化硅，根据生成二氧化硅的大量实验数据得到，生成的二氧化硅中，栅极氧化层3总的厚度为第一预设厚度A的2-2.5倍，即大约有54％位于低压器件区域11的衬底1表面的上面，有46％位于低压器件区域11的衬底1表面的下面，具体倍数根据实验测得，其中与低压器件区域11的衬底1表面相比，位于低压器件区域11的衬底1表面以下，且具有第一预设厚度A，第一预设厚度A满足高压器件区域10所需要的栅极氧化层3的的工艺厚度。
进一步地，通过氢氟酸去除位于低压器件区域11的衬底1表面以上的栅极氧化层3，然后通过热磷酸去除氮化层2，最后进行后续工艺。
进一步地，于高压器件区域10上形成栅极氧化层3，通过去除位于位于低压器件区域11的衬底1表面以上的栅极氧化层3，以使得高压器件区域10与低压器件区域11的栅极氧化层的厚度落差减小，提高了晶圆光刻的自由度，同时扩大了后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口。
需要说明的是，位于低压器件区域11的衬底1表面以上的栅极氧化层3与氮化层2可以通过湿法刻蚀工艺去除，还可以通过干法刻蚀工艺去除或化学机械研磨工艺去除，但是对于干法刻蚀工艺而言，会有输出与输入之间的响应方式的控制参数问题，对于化学机械研磨工艺而言，会对晶圆本身造成污染，同时会被刮伤，进而影响栅极氧化层3的质量及导电性，因此本发明的最优实施例以湿法刻蚀工艺如氢氟酸去除位于低压器件区域11的衬底1表面以上的栅极氧化层3，以湿法刻蚀工艺如热磷酸去除氮化层2。
本发明中一种较优的实施例中，以栅极氧化层3总的厚度为第一预设厚度A的2.2倍为具体实施例来说明本方法，首先提供衬底1，在衬底1中包括高压器件区域10与低压器件区域11，在衬底1上形成覆盖高压器件区域10与低压器件区域11的氮化层2，如图2所示。
进一步地，在氮化层2上开设工艺窗口，于工艺窗口内覆盖高压器件区域10形成栅极氧化层3，如图3所示，栅极氧化层3总的厚度为其中栅极氧化层3位于低压器件区域11的衬底1表面以下，且具有的厚度为即第一预设厚度A满足高压器件区域10所需要的栅极氧化层3的的工艺厚度，位于低压器件区域11的衬底1表面以上的栅极氧化层3的厚度为
进一步地，通过氯化氢去除位于低压器件区域11的衬底1表面以上的的栅极氧化层3，以形成栅极氧化层3，且位于低压器件区域11的衬底1表面以下，如图4所示，与低压器件区域11的栅极氧化层的厚度落差减小，提高了晶圆光刻的自由度，同时扩大了后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口，然后再通过热磷酸去除氮化层2，如图5所示；最后在进行后续工艺，其中后续工艺包括，针对于制作不同器件的工艺，并不局限于特定某种器件，在此不再赘述。
需要说明的是，本发明以高压器件区域10的栅极氧化层的厚度为为实施例，栅极氧化层3的厚度可以根据工艺的需求进行设置，并不局限于栅极氧化层3的厚度为在此不再赘述。
本发明还包括一种MOS管器件，其中包括：
衬底1，衬底1包括一高压器件区域10与一低压器件区域11，高压器件区域10与低压器件区域11通过浅沟槽结构12隔开；
高压器件区域10包括高压器件栅极100，及位于高压器件栅极100与衬底1之间的高压区域栅极氧化层101；
低压器件区域11包括低压器件栅极110，及位于低压器件栅极110与衬底1之间的低压区域栅极氧化层111；
高压器件区域栅极氧化层101的上表面与低压器件区域栅极氧化层111的上表面齐平。
具体地，如图6所示，MOS管高压器件结构包括衬底1、高压器件栅极100及高压区域栅极氧化层101，其中衬底1可以是硅，在衬底1上包括高压P阱区域，在高压P阱区域的沟道区的两侧包括低掺杂区域13，于两侧的低掺杂区域13中分别定义源极制备区130与漏极制备区131以形成源极(在图中未示出)与漏极(在图中未示出)，高压区域栅极氧化层101位于高压P阱区域的沟道区的上方，且高压区域栅极氧化层101的两端覆盖两侧低掺杂区域13的边缘；高压器件栅极100可以是多晶硅，高压器件栅极100的周围设有侧墙102，侧墙102起隔离的作用，侧墙102可以是氧化物、氮化物或者氮化物与氧化物的混合物；同理，MOS管低压器件结构包括衬底1、低压器件栅极110及低压区域栅极氧化层111，其中衬底1可以是硅，在衬底1上包括低压P阱区域，在低压P阱区域的沟道区的两侧包括轻掺杂区域14，于两侧的轻掺杂区域14中分别定义源极制备区140与漏极制备区141以形成源极(在图中未示出)与漏极(在图中未示出)，低压区域栅极氧化层111位于低压P阱区域的沟道区的上方，且低压区域栅极氧化层111的两端覆盖两侧低掺杂区域14的边缘；低压器件栅极110可以是多晶硅，低压器件栅极110的周围设有侧墙112，侧墙112起隔离的作用，侧墙112可以是氧化物、氮化物或者氮化物与氧化物的混合物。
进一步地，设置高压器件区域栅极氧化层101的上表面与低压器件区域栅极氧化层111的上表面齐平，高压器件区域栅极氧化层101的厚度大于低压器件区域栅极氧化层111的厚度，其中，高压器件区域栅极氧化层101的厚度与低压器件区域栅极氧化层111的厚度之差为这样的结构设计，使得高压区域栅极氧化层101与低压区域栅极氧化层111的厚度落差减小，提高了晶圆光刻的自由度，同时扩大了后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口，进而有利于后续的工艺的完成。
需要说明的是，在高压器件区域栅极氧化层101生长的过程中，会消耗掉衬底1中的硅，由于硅与氧反应生成二氧化硅，虽然生成二氧化硅会发生体积膨胀，但是这里的体积膨胀的影响较小，同时由于低压器件区域栅极氧化层111的厚度很薄可以忽略不计，即如图6所示，高压器件区域栅极氧化层101的上表面与低压器件区域栅极氧化层111的上表面齐平。
在一种较优的实施中，如图6所示，衬底1上包括高压P阱区域，在高压P阱区域的沟道区的两侧包括低掺杂区域13，其中低掺杂区域13掺杂N离子，于两侧的低掺杂区域13中分别定义源极制备区130与漏极制备区131以形成源极(在图中未示出)与漏极(在图中未示出)，同理，衬底1上包括低压P阱区域，在低压P阱区域的沟道区的两侧包括轻掺杂区域14，其中低掺杂区域14掺杂N离子，于两侧的轻掺杂区域14中分别定义源极制备区140与漏极制备区141以形成源极(在图中未示出)与漏极(在图中未示出)，于高压P阱区域与低压P阱区域的沟道区的上方分别包括高压器件区域栅极氧化层101与低压器件区域栅极氧化层111，设置高压器件区域栅极氧化层101的上表面与低压器件区域栅极氧化层111的上表面齐平，且高压器件区域栅极氧化层101的厚度大于低压器件区域栅极氧化层111的厚度，具体地，高压器件区域栅极氧化层101的厚度与低压器件区域栅极氧化层111的厚度之差为这样的结构设计，使得高压区域栅极氧化层101与低压区域栅极氧化层111的厚度落差减小，提高了晶圆光刻的自由度，同时扩大了后续蚀刻层次，比如多晶硅层刻蚀的工艺窗口，进而有利于后续的工艺的完成。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种高压器件的制作方法，其特征在于，包括：
提供一衬底，所述衬底包括一高压器件区域与一低压器件区域，于所述衬底上形成覆盖所述高压器件区域与所述低压器件区域的氮化层；
所述高压器件的制作方法具体包括：
步骤S1、于所述氮化层上开设一暴露所述高压器件区域的工艺窗口，以所述氮化层为掩膜，形成一覆盖所述高压器件区域的栅极氧化层，并使所述栅极氧化层位于所述低压器件区域的所述衬底表面以下，且具有第一预设厚度；
步骤S2、去除位于所述低压器件区域的所述衬底表面以上的所述栅极氧化层；
步骤S3、去除所述氮化层，然后进行后续工艺。
2.根据权利要求1所述的高压器件的制作方法，其特征在于，所述步骤S1包括：
步骤S10、于所述氮化层上形成一光刻胶层，图形化所述光刻胶层以形成一第一窗口；
步骤S11、以所述光刻胶层为掩模刻蚀所述氮化层，以于所述氮化层上形成所述工艺窗口；
步骤S12、以所述氮化层为掩膜形成所述栅极氧化层。
3.根据权利要求1所述的高压器件的制作方法，其特征在于，所述栅极氧化层总的厚度为所述第一预设厚度的2-2.5倍。
4.根据权利要求1所述的高压器件的制作方法，其特征在于，通过一第一清洗液去除位于所述低压器件区域的所述衬底表面以上的所述栅极氧化层。
5.根据权利要求1所述的高压器件的制作方法，其特征在于，通过一第二清洗液去除所述氮化层。
6.根据权利要求1所述的高压器件的制作方法，其特征在于，所述衬底为硅；和/或
所述氮化层为氮化硅层。
7.根据权利要求1所述的高压器件的制作方法，其特征在于，所述氮化硅层的厚度大于
8.一种MOS管器件，其特征在于，包括：
衬底，所述衬底包括一高压器件区域与一低压器件区域，所述高压器件区域与所述低压器件区域通过浅沟槽结构隔开；
所述高压器件区域包括高压器件栅极，及位于所述高压器件栅极与所述衬底之间的高压区域栅极氧化层；
所述低压器件区域包括低压器件栅极，及位于所述低压器件栅极与所述衬底之间的低压区域栅极氧化层；
所述高压器件区域栅极氧化层的上表面与所述低压器件区域栅极氧化层的上表面齐平。
9.根据权利要求8所述的MOS管器件，其特征在于，所述高压器件区域栅极氧化层的厚度大于所述低压器件区域栅极氧化层的厚度。
10.根据权利要求9所述的MOS管器件，其特征在于，所述高压器件区域栅极氧化层的厚度与所述低压器件区域栅极氧化层的厚度之差为
CN201811126707.1A 2018-09-26 2018-09-26 一种高压器件的制作方法及mos管器件 Pending CN109300987A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811126707.1A CN109300987A (zh) 2018-09-26 2018-09-26 一种高压器件的制作方法及mos管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811126707.1A CN109300987A (zh) 2018-09-26 2018-09-26 一种高压器件的制作方法及mos管器件

Publications (1)

Publication Number Publication Date
CN109300987A true CN109300987A (zh) 2019-02-01

Family

ID=65164519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811126707.1A Pending CN109300987A (zh) 2018-09-26 2018-09-26 一种高压器件的制作方法及mos管器件

Country Status (1)

Country Link
CN (1) CN109300987A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098149A (zh) * 2019-04-24 2019-08-06 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170047A1 (en) * 2004-12-10 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007073759A (ja) * 2005-09-07 2007-03-22 Seiko Epson Corp 半導体装置の製造方法
CN102543705A (zh) * 2011-07-12 2012-07-04 上海华力微电子有限公司 用于高、低压器件的多晶硅栅电极集成工艺
CN105226024A (zh) * 2014-05-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种nand闪存器件以及制备方法、电子装置
US9871063B1 (en) * 2016-07-15 2018-01-16 Magnachip Semiconductor, Ltd. Display driver semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170047A1 (en) * 2004-12-10 2006-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007073759A (ja) * 2005-09-07 2007-03-22 Seiko Epson Corp 半導体装置の製造方法
CN102543705A (zh) * 2011-07-12 2012-07-04 上海华力微电子有限公司 用于高、低压器件的多晶硅栅电极集成工艺
CN105226024A (zh) * 2014-05-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种nand闪存器件以及制备方法、电子装置
US9871063B1 (en) * 2016-07-15 2018-01-16 Magnachip Semiconductor, Ltd. Display driver semiconductor device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098149A (zh) * 2019-04-24 2019-08-06 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
CN112103347A (zh) * 2020-11-17 2020-12-18 晶芯成(北京)科技有限公司 一种半导体结构的制造方法

Similar Documents

Publication Publication Date Title
TWI390678B (zh) 具有電極之半導體裝置及具有電極之半導體裝置的製造方法
US7385274B2 (en) High-voltage metal-oxide-semiconductor devices and method of making the same
CN103325672B (zh) 双栅介电层及半导体器件的制造方法
TW201511182A (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
CN104795332A (zh) 鳍式场效应晶体管的形成方法
CN109300987A (zh) 一种高压器件的制作方法及mos管器件
US7323404B2 (en) Field effect transistor and method of manufacturing the same
KR101026479B1 (ko) 반도체 소자 및 그의 제조 방법
JP2006313901A (ja) 半導体装置、および半導体装置を製造する方法
US9312378B2 (en) Transistor device
CN105226022B (zh) 半导体结构的形成方法
CN104299910A (zh) 由杂质离子植入调整的通道半导体合金层成长
CN102243995A (zh) 高压工艺中不同厚度栅氧的集成方法
CN104701151A (zh) 栅极的形成方法
TWI249223B (en) Spacer for a split gate flash memory cell and a memory cell employing the same
JP2006013422A (ja) 半導体素子及びその製造方法
CN107785265A (zh) 半导体器件的形成方法
KR20060087875A (ko) 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
CN105448734A (zh) 一种改善器件双峰效应的方法和半导体器件
CN109841521A (zh) 半导体器件及其形成方法
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
KR101044775B1 (ko) 반도체 소자의 제조방법
JPH0878692A (ja) Ｓｏｉ型半導体装置およびその製造方法
CN102194684B (zh) 栅极介质层制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190201

RJ01 Rejection of invention patent application after publication