CN109285878A - 功率器件芯片及其制造方法 - Google Patents

功率器件芯片及其制造方法 Download PDF

Info

Publication number
CN109285878A
CN109285878A CN201811022178.0A CN201811022178A CN109285878A CN 109285878 A CN109285878 A CN 109285878A CN 201811022178 A CN201811022178 A CN 201811022178A CN 109285878 A CN109285878 A CN 109285878A
Authority
CN
China
Prior art keywords
layer
side wall
sub
polysilicon
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811022178.0A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Cheng Lang Technology Co Ltd
Original Assignee
Shenzhen Cheng Lang Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Cheng Lang Technology Co Ltd filed Critical Shenzhen Cheng Lang Technology Co Ltd
Priority to CN201811022178.0A priority Critical patent/CN109285878A/zh
Publication of CN109285878A publication Critical patent/CN109285878A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

本发明公开一种功率器件芯片及其制造方法，所述制造方法包括：提供衬底，所述衬底上表面生长有外延层，所述外延层内形成有沟槽，所述沟槽具有底部和侧壁，所述侧壁包括靠近所述底部的第一子侧壁和与所述第一子侧壁连接的第二子侧壁；在所述第一子侧壁和所述底部的表面生长第一氧化硅层；在所述第二子侧壁的表面生长第一氮氧化硅层；在所述第一氧化硅层及所述第一氮氧化硅层的表面生长第二氮氧化硅层；在所述沟槽内形成多晶硅栅；在所述沟槽两侧的外延层内形成体区，所述体区与所述第二子侧壁相连；在所述体区内形成源区。所述功率器件芯片通过设置复合结构的栅介质层，从而降低沟道漏电，提升器件的可靠性。

Description

功率器件芯片及其制造方法
技术领域
本发明涉及半导体技术领域，尤其是一种功率器件芯片及其制造方法。
背景技术
沟槽型垂直双扩散场效应晶体管的漏源两极分别在器件的两侧，使电流在器件内部垂 直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非 常广泛的功率器件。
目前，沟槽型垂直双扩散场效应晶体管的发展方向是：降低开关速度和开关损耗、减 小芯片面积、降低导通电阻、提高器件耐压。由于相邻的元胞尺寸缩小，意味着可以在相同面积下集成更多的器件，从而意味着所并联的电阻越多，等效的总导通也越小，单个面积减小。相邻的元胞尺寸缩小，既可以起到降低总导通电阻的作用，也可以减小芯片面积，降低器件制造成本。
沟槽型垂直双扩散场效应晶体管需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后 填充导电多晶硅形成栅极。沟槽底部的二氧化硅绝缘层需要承受很高的电压，沟槽底部的 二氧化硅绝缘层耐压能力非常关键。然而，在干法和湿法刻蚀过程中都无法避免对沟槽内 壁和底部造成损伤，形成损伤层，导致在沟槽底部形成的二氧化硅绝缘层通常质量不好， 容易漏电且耐压能力差，极大的限制了沟槽结构在高压功率器件中的应用。
发明内容
本发明要解决的技术问题是提供一种功率器件芯片，该功率器件芯片通过设置复合结 构的栅介质层，从而降低沟道漏电，提升器件的可靠性。
为解决上述技术问题，本发明采用下述技术方案：该功率器件芯片包括：
第一导电类型的衬底；
形成于所述衬底的上表面的第一导电类型的外延层；
开设在所述外延层中的沟槽，所述沟槽具有底部和侧壁，所述侧壁包括靠近所述底部 的第一子侧壁和与所述第一子侧壁连接的第二子侧壁；
位于所述外延层内所述沟槽两侧的第二导电类型的体区，所述体区与所述第二子侧壁 相连；
位于所述体区内的第一导电类型的源区；
填充在所述沟槽内的多晶硅栅；
位于所述多晶硅栅与所述外延层之间的栅介质层；
所述栅介质层包括：
形成于所述第一子侧壁和所述底部的表面的第一氧化硅层；
形成于所述第二子侧壁的表面的第一氮氧化硅层；
形成于所述第一氧化硅层和所述第一氮氧化硅层的表面的第二氮氧化硅层。
另外，本发明还提供所要求保护的功率器件芯片的制造方法，其包括以下步骤：
S1：提供第一导电类型的衬底，所述衬底上表面生长有第一导电类型的外延层，所述外延层内形成有沟槽，所述沟槽具有底部和侧壁，所述侧壁包括靠近所述底部的第一子侧壁和与所述第一子侧壁连接的第二子侧壁；
S2：在所述沟槽的底部和侧壁的表面生长氧化硅层；
S3：在所述氧化硅层的表面生长第一多晶硅层；
S4：回刻蚀所述第一多晶硅层和所述氧化硅层以使所述第二子侧壁暴露，同时形成 位于所述第一子侧壁和所述底部的表面的第一氧化硅层及位于所述第一氧化硅层的表面 的第二多晶硅层；
S5：在所述第二子侧壁的表面和所述第二多晶硅层的表面生长氮氧化硅层，之后回 刻蚀去除位于所述第二多晶硅层上表面的氮氧化硅层及所述第二多晶硅层，并形成位于所 述第二子侧壁的表面的第一氮氧化硅层；
S6：在所述第一氧化硅层及所述第一氮氧化硅层的表面生长第三多晶硅层；
S7：通过在含氮和氧的气氛中进行高温热处理将所述第三多晶硅层转化成第二氮氧 化硅层；
S8：在所述沟槽内形成多晶硅栅；
S9：在所述沟槽两侧的外延层内形成第二导电类型的体区，所述体区与所述第二子 侧壁相连；
S10：在所述体区内形成第一导电类型的源区。
与现有技术相比，本发明具有下述有益效果：(1)本发明所述栅介质层包括位于所述 第二子侧壁的表面的第一氮氧化硅层和部分位于所述第一氮氧化硅层的表面的第二氮氧 化硅层，其中所述体区与所述第二子侧壁相连，在反偏情况下，所述体区与所述第二子侧 壁相连处会形成沟道区，而所述第二子侧壁表面设置有双层氮氧化硅层，即层叠设置的第 一氮氧化硅层和第二氮氧化硅层，所述氮氧化硅的结构与硅接近，其和硅的界面结合好， 界面缺陷、界面态密度低，沟道电阻小，最终制得器件的导通电阻小；另外，氮氧化硅在制备过程中无可避免会存在工艺缺陷，而通过设置双层氮氧化硅层可有效避免所述工艺缺陷位于相同位置从而避免漏电通道的形成，进而减少漏电流，提高器件可靠性。(2)本发 明所述栅介质层还包括位于所述第一子侧壁和所述底部的表面的第一氧化硅层和部分位 于所述第一氧化硅层的表面的第二氮氧化硅层，相较于单一的氧化硅层，层叠设置的所述 第一氧化硅层和第二氮氧化硅层具有更优的耐压能力，可有效提升器件的耐压性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的 附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域 普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的功率器件芯片的剖面结构示意图；
图2是本发明一实施例提供的功率器件芯片的制造方法的流程示意图；
图3至图10B是本发明一实施例提供的功率器件芯片的形成过程的剖面结构示意图。
附图标记说明：
10：衬底；20：外延层；30：沟槽；31：底部；32：侧壁；32a：第一子侧壁；32b： 第二子侧壁；40：体区；50：源区；60：多晶硅栅；70：栅介质层；70a：氧化硅层；70b： 第一多晶硅层；70c：第二多晶硅层；70d：氮氧化硅层；70e：氧离子注入层；70f：第三 多晶硅层；71：第一氧化硅层；72：第一氮氧化硅层；73：第二氮氧化硅层；74：第二氧 化硅层；80：介质层；81：源极接触孔；91：漏极金属层；92：源极金属层。
具体实施方式
本发明主要是针对传统沟槽型垂直双扩散场效应晶体管中二氧化硅绝缘层耐压能力 差、容易产生沟道漏电的问题提供一种解决方案。
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实 施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实 施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域 普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护 的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而 不能理解为指示或暗示相对重要性。
请参阅图1，一种功率器件芯片，其包括：
第一导电类型的衬底10；
形成于所述衬底10的上表面的第一导电类型的外延层20；
开设在所述外延层20中的沟槽30，所述沟槽30具有底部31和侧壁32，所述侧壁 32包括靠近所述底部31的第一子侧壁32a和与所述第一子侧壁32a连接的第二子侧壁 32b；
位于所述外延层20内所述沟槽30两侧的第二导电类型的体区40，所述体区40与所述第二子侧壁32b相连；
位于所述体区40内的第一导电类型的源区50；
填充在所述沟槽30内的多晶硅栅60；
位于所述多晶硅栅60与所述外延层20之间的栅介质层70；
其特征在于，所述栅介质层70包括：
形成于所述底部31和所述第一子侧壁32a的表面的第一氧化硅层71；
形成于所述第二子侧壁32b的表面的第一氮氧化硅层72；
形成于所述第一氧化硅层71及所述第一氮氧化硅层72的表面的第二氮氧化硅层73。
请参阅图2至图10B，一种功率器件芯片的制造方法，其包括如下步骤：
S1：提供第一导电类型的衬底10，所述衬底10的上表面生长有第一导电类型的外延 层20，所述外延层20内形成有沟槽30，所述沟槽30具有底部31和侧壁32，所述侧壁 32包括靠近所述底部31的第一子侧壁32a和与所述第一子侧壁32a连接的第二子侧壁 32b；
S2：在所述沟槽30的底部31和侧壁32的表面生长氧化硅层70a；
S3：在所述氧化硅层70a的表面生长第一多晶硅层70b；
S4：回刻蚀所述第一多晶硅层70b和所述氧化硅层70a以使所述第二子侧壁32b暴露， 同时形成位于所述第一子侧壁32a和所述底部31的表面的第一氧化硅层71及位于所述第 一氧化硅层71的表面的第二多晶硅层70c；
S5：在所述第二子侧壁32b的表面和所述第二多晶硅层70c的表面生长氮氧化硅层70d，之后回刻蚀去除位于所述第二多晶硅层70c上表面的氮氧化硅层70d及所述第二多 晶硅层70c，并形成位于所述第二子侧壁32b的表面的第一氮氧化硅层72；
S6：在所述第一氧化硅层71及所述第一氮氧化硅层72的表面生长第三多晶硅层70f；
S7：通过在含氮和氧的气氛中进行高温热处理将所述第三多晶硅层70f转化成第二氮 氧化硅层73；
S8：在所述沟槽30内形成多晶硅栅60；
S9：在所述沟槽30两侧的外延层20内形成第二导电类型的体区40，所述体区40与所述第二子侧壁32b相连；
S10：在所述体区40内形成第一导电类型的源区50。
本发明所述栅介质层70包括位于所述第二子侧壁32b的表面的第一氮氧化硅层72和部分位于所述第一氮氧化硅层72的表面的第二氮氧化硅层73，其中所述体区40与所 述第二子侧壁32b相连，在反偏情况下，所述体区40与所述第二子侧壁32b的连接处会 形成沟道区，而所述第二子侧壁32b表面层叠设置有所述第一氮氧化硅层72和所述第二 氮氧化硅层73，所述氮氧化硅的结构与硅接近，其和硅的界面结合好，界面缺陷、界面 态密度低，沟道电阻小，最终制得器件的导通电阻小；氮氧化硅在制备过程中无可避免会 存在工艺缺陷，而通过设置双层氮氧化硅层可有效避免所述工艺缺陷位于相同位置从而避 免漏电通道的形成，进而减少漏电流，提高器件可靠性。本发明所述栅介质层70还包括 位于所述第一子侧壁32a和所述底部31的表面的第一氧化硅层71和部分位于所述第一氧 化硅层71的表面的第二氮氧化硅层73，相较于单一的氧化硅层，层叠设置的所述第一氧 化硅层71和所述第二氮氧化硅层73具有更优的耐压能力，可有效提升器件的耐压性能。
下面参照附图，对所述功率器件芯片及其制造方法加以详细阐述。
为方便后面的描述，特在此说明：所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型 为N型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P 型为例进行描述，但并不对此进行限定。
请参阅图3，执行步骤S1：提供衬底10。所述衬底10作为所述功率器件芯片的载体，主要起到支撑的作用。在本实施例中，所述衬底10为硅衬底，硅为最常见、低廉且性能 稳定的半导体材料，其可有效降低成本并提升良率。在其他实施方式中，所述衬底10的 材质还可以为碳化硅、锗或者锗硅等。
详细地，所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为N型，因此所述衬底10为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因 此，所述衬底10即为P型半导体。所述N型衬底10可以通过硅掺杂磷、砷、锑等元素 形成，在此不作限定。
进一步，所述衬底10的上表面生长有外延层20。详细地，所述第一外延层20也为第一导电类型。在本实施例中，所述第一导电类型为N型，因此第一外延层20为N型半 导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述第一外延层20即 为P型半导体。所述N型第一外延层20可以通过硅掺杂磷、砷、锑等元素形成，在此不 作限定。
更进一步，所述外延层20内形成有沟槽30。可以理解，所述沟槽30的深度小于所述外延层20的厚度。详细地，所述沟槽30具有底部31和侧壁32。所述侧壁32包括第 一子侧壁32a和第二子侧壁32b，所述第一子侧壁32a靠近所述底部31设置，第二子侧 壁32b靠近所述沟槽30的开口设置，且所述第二子侧壁32b与所述第一子侧壁32a连接。
请参阅图4，执行步骤S2：生长所述氧化硅层70a。详细地，为方便制造，在本实施例中，在所述沟槽30内及所述沟槽30外均生长所述氧化硅层70a。当所述氧化硅层70a 生长在所述沟槽30内时，所述氧化硅层70a位于所述沟槽30的底部31和侧壁32的表面。 当所述氧化硅层70a生长在所述沟槽30外时，所述氧化硅层70a位于所述外延层20的上 表面。在其他实施例中，通过对所述外延层20的上表面进行遮蔽，也可以仅在所述沟槽 30的底部31和侧壁32的表面生长所述氧化硅层70a。
具体地，在本实施例中，采用高温氧化的方法在所述沟槽30的底部31和侧壁32的表面及所述外延层20的上表面生长所述氧化硅层70a。在其他实施例中，还可以通过沉 积工艺生长所述氧化硅层70a。
请参阅图5，执行步骤S3：在所述氧化硅层70a的表面生长所述第一多晶硅层70b。在本实施例中，由于所述氧化硅层70a形成于所述沟槽30的底部31和侧壁32的表面及 所述外延层20的上表面，在所述氧化硅层70a的表面生长所述第一多晶硅层70b，则所 述第一多晶硅层70b也是一部分形成于所述沟槽30内，另一部分形成于所述沟槽30外。 所述第一多晶硅层70b的厚度优选设置为大于所述沟槽30宽度的一半，其目的在于保证 所述沟槽30被所述第一多晶硅层70b完全填满。
具体地，可以采用化学气相沉积法制备所述第一多晶硅层70b。进一步，所述化学气 相沉积法为低压力化学气相沉积法。采用低压力化学气相沉积法制备得到的多晶硅层质量 高、均匀性好。
请参阅图6A至6C，执行步骤S4：形成所述第一氧化硅层71和所述第二多晶硅层70c。详细地，所述第一氧化硅层71位于所述底部31和所述第一子侧壁32a的表面，所 述第二多晶硅层70c位于所述第一氧化硅层71的表面。
具体地，通过回刻蚀所述第一多晶硅层70b和所述氧化硅层70a来形成所述第一氧化 硅层71和所述第二多晶硅层70c。请参阅图6A至6C，在本实施例中，形成所述第一氧 化硅层71和所述第二多晶硅层70c包括如下步骤：首先，采用刻蚀的方法去除位于所述 沟槽30外的所述第一多晶硅层70b和所述氧化硅层70a。详细地，所述刻蚀的方法包括 干法刻蚀和湿法刻蚀。在本实施例中，优选采用干法刻蚀的方法。所述干法刻蚀的刻蚀剂 是等离子体，利用等离子体与被刻蚀物质反应，形成挥发性物质，或直接轰击被刻蚀物质 使之被腐蚀。干法刻蚀能够实现各向异性刻蚀，因此可以通过设置刻蚀深度来达到同时去 除位于所述沟槽30外的所述第一多晶硅层70b和所述氧化硅层70a，且干法刻蚀易实现 自动化、处理过程未引入污染、清洁度高。在其他实施例中，也可以采用湿法刻蚀的方法， 所述湿法刻蚀是通过化学刻蚀液与被刻蚀物质发生化学反应将被刻蚀物质剥离下来。可以 通过控制刻蚀的时间来去除位于所述沟槽30外的所述第一多晶硅层70b和所述氧化硅层 70a而保留位于所述沟槽30内的所述第一多晶硅层70b和所述氧化硅层70a。进一步，通 过刻蚀的方法去除对应所述第二子侧壁32b的所述第一多晶硅层70b和所述氧化硅层 70a，使得所述第二子侧壁32b暴露，同时形成位于所述第一子侧壁32a和所述底部31 的表面的第一氧化硅层71及位于所述第一氧化硅层71的表面的第二多晶硅层70c。详细 地，先采用干法刻蚀的方法刻蚀所述第一多晶硅层70b以形成所述第二多晶硅层70c，进 一步采用湿法刻蚀的方法刻蚀所述氧化硅层70a以形成所述第一氧化硅层71。在其他实 施例中，也可以采用干法刻蚀的方法，通过控制刻蚀深度以同时刻蚀去除对应所述第二子 侧壁32b的所述第一多晶硅层70b和所述氧化硅层70a。
请参阅图7A和图7B，执行步骤S5：形成所述第一氮氧化硅层72。详细地，所述第 一氮氧化硅层72位于所述第二子侧壁32b的表面。
具体地，形成所述第一氮氧化硅层72的步骤包括：首先，生长一层氮氧化硅层70d，所述氮氧化硅层70d位于所述第二子侧壁32b的表面、所述第二多晶硅层70c的表面和所 述外延层20的表面。在其他实施例中，通过对所述外延层20的表面进行遮蔽，也可以仅 在所述第二子侧壁32b的表面和所述第二多晶硅层70c的表面生长所述氮氧化硅层70d。 详细地，在本实施例中，通过在含氮和氧的气氛中进行高温热处理生长所述氮氧化硅层 70d。所述含氮和氧的气氛为一氧化二氮气氛或者氨气与氧气的混合气氛。在其他实施例 中，还可以通过沉积工艺生长所述氮氧化硅层70d。进一步，对所述氮氧化硅层70d进行 回刻蚀，去除位于所述第二多晶硅层70c的表面和所述外延层20的表面的所述氮氧化硅 层70d，留下位于所述第二子侧壁32b的表面的氮氧化硅层70d构成所述第一氮氧化硅层 72。详细地，采用干法刻蚀的方法对所述氮氧化硅层70d进行回刻蚀。更进一步，去除位 于所述第一氧化硅层71的表面的所述第二多晶硅层70c。详细地，可以采用干法刻蚀去 除所述第二多晶硅层70c，也可以采用湿法刻蚀去除所述第二多晶硅层70c。在本实施例 中，优选采用湿法刻蚀的方法去除所述第二多晶硅层70c。
请参阅图8A和8B，执行步骤S6：生长第三多晶硅层70f。在本实施例中，所述第 三多晶硅层70f位于所述第一氧化硅层71的表面、所述第一氮氧化硅层72的表面及所述 外延层20的表面。在此需要说明，在所述外延层20的表面生长所述第三多晶硅层70f 并非必须，在其他实施例中，可以通过对所述外延层20的表面进行遮蔽而仅在所述第一 氧化硅层71的表面和所述第一氮氧化硅层72的表面生长所述第三多晶硅层70f。
具体地，可以采用化学气相沉积法制备所述第三多晶硅层70f。进一步，所述化学气 相沉积法为低压力化学气相沉积法。采用低压力化学气相沉积法制备得到的多晶硅层质量 高、均匀性好。
此外，在本实施例中，在生长所述第三多晶硅层70f前，还包括在所述沟槽30的底部31的所述外延层20内形成氧离子注入层70e。具体地，通过所述沟槽30的底部31对 所述外延层20进行氧离子注入，从而形成所述氧离子注入层70e。在本实施例中，为了 方便制造，同时在所述外延层20的表层也形成有氧离子注入层70e。
请参阅图9，执行步骤S7：将所述第三多晶硅层70f转化成第二氮氧化硅层73。具体地，通过在含氮和氧的气氛中进行高温热处理将所述第三多晶硅层70f转化成所述第二氮氧化硅层73。所述含氮和氧的气氛为一氧化二氮气氛或者氨气与氧气的混合气氛。
此外，在进行高温热处理的同时，所述氧离子注入层70e同时转化成第二氧化硅层74。所述第二氧化硅层74与所述第一氧化硅层71、第一氮氧化硅层72、所述第二氮氧化 硅层73共同构成栅介质层70。所述沟槽30的底部31是耐受电压较高的位置，所述第二 氧化硅层74的形成增加了位于所述底部31的所述栅介质层70的厚度，增大所述功率器 件芯片的耐压能力。同时，所述第二氧化硅层74是所述氧离子注入层70e高温转化而成， 其能最小化淀积损伤和沟槽底部应力，能降低漏电，提升器件性能。
请参阅图10A和10B，执行步骤S8：形成多晶硅栅60。所述多晶硅栅60填充在所 述沟槽30内。具体地，首先在所述第二氮氧化硅层73的表面生长多晶硅层(图未视)，所 述多晶硅层的厚度优选设置为大于所述沟槽30宽度的一半，其目的在于保证所述沟槽30 被所述多晶硅层完全填满。进一步，对所述多晶硅层进行刻蚀，并形成位于所述沟槽30 内的多晶硅栅60。
另外，在本实施例中，为了方便后续在所述外延层20内形成体区40和源区50，采用刻蚀的方法去除位于所述沟槽30外的所述第二氮化硅层73和所述第二氧化硅层74， 即位于所述外延层20表面的所述第二氮化硅层73和所述第二氧化硅层74。具体地，采 用化学机械抛光的方式对所述第二氮化硅层73和所述第二氧化硅层74进行回刻蚀。化学 机械抛光技术将磨粒的机械研磨作用与氧化剂的化学作用有机地结合起来，可实现超精密 无损伤表面加工，满足特征尺寸在0.35μm以下的全局平坦化要求。在其他具体实施方 式中，也可以采用干法刻蚀的方式对所述第二氮化硅层73和所述第二氧化硅层74进行回 刻蚀。可以理解，在刻蚀除去所述沟槽30外的所述第二氮化硅层73和所述第二氧化硅层 74的同时减薄所述多晶硅栅60。
请参阅图2，执行步骤S9：形成体区40。所述体区40位于所述沟槽30两侧的外延 层20内，且所述体区40与所述第二子侧壁32b相连。所述体区40为第二导电类型。在 本实施例中，所述第二导电类型为P型，因此所述体区40为P型半导体。在其他实施例 中，所述第二导电类型也可以为N型，因此，所述体区40即为N型半导体。所述N型 体区40可以通过对所述外延层20掺杂硼、铟、镓等元素形成，在此不作限定。
具体地，在本实施例中，采用离子注入的方式对所述第一导电类型的外延层20进行 局部掺杂，并使得所述第一导电类型的外延层20局部区域反型成为第二导电类型，即形成P型的所述体区40。在其他实施例中，也可以采用扩散的方式对所述第一导电类型的 外延层20进行局部掺杂，并使得所述第一导电类型的外延层20局部区域反型成为第二导 电类型。
执行步骤S10：形成源区50。所述源区50位于所述体区40内。所述源区50为第一 导电类型，在本实施例中，所述第一导电类型为N型，因此所述源区50为N型半导体。 在其他实施例中，所述第一导电类型也可以为P型，因此，所述源区50即为P型半导体。 所述N型源区50可以通过在所述体区40内掺杂磷、砷、锑等元素形成，在此不作限定。 更详细地，所述源区50为掺杂浓度较高的高掺杂区。
具体地，在本实施例中，采用离子注入的方式对所述第二导电类型的体区40进行局 部掺杂，并使得所述第二导电类型的体区40局部区域反型成为第一导电类型，即形成N型的所述源区50。在其他实施例中，也可以采用扩散的方式对所述第二导电类型的体区 40进行局部掺杂，并使得所述第二导电类型的体区40局部区域反型成为第一导电类型。
执行步骤S11：形成介质层80。所述介质层80位于所述外延层20和所述多晶硅栅60的上表面。所述介质层80可以对外延层20和所述多晶硅栅60进行保护。详细地，所 述介质层80为含硼的磷硅玻璃(BPSG)。在其他实施例中，所述介质层80也可以是不含 硼的磷硅玻璃(PSG)。更详细地，在本实施例中，通过化学气相沉积的方法在所述外延 层20和所述多晶硅栅60的上表面淀积所述介质层80。
进一步，在所述介质层80内刻蚀形成贯穿所述介质层80的接触孔。所述接触孔包括 栅极接触孔(图未视)和源极接触孔81。所述栅极接触孔对应所述多晶硅栅60，所述源极接触孔81对应所述源区50。具体地，在所述介质层80表面覆盖一层光刻胶层(图未示)， 之后采用具有所述栅极接触孔和源极接触孔81图形的掩膜版作为掩膜对所述光刻胶层进 行曝光，再进行显影，在所述光刻胶层上形成与所述栅极接触孔和源极接触孔81图形一 致的窗口(图未示)。通过所述窗口对所述介质层80进行贯穿刻蚀以形成栅极接触孔和源 极接触孔81，这时，所述栅极接触孔的一端开口位于所述介质层80的上表面，所述栅极 接触孔的另一端与所述多晶硅栅60连接，而所述源极接触孔81的一端开口位于所述介质 层80的上表面，所述源极接触孔81的另一端与所述源区50连接。
执行步骤S12：形成漏极金属层91、源极金属层92和栅极金属层(图未视)。
首先，在所述衬底10背面，即所述衬底10相对所述外延层20的一侧表面沉积一层金属层，所述金属层形成漏极金属层91。
进一步，分别在所述栅极接触孔和源极接触孔81内填充金属并形成栅极金属层(图未 视)和源极金属层92，所述栅极金属层与所述多晶硅栅60接触，所述源极金属层92分别 与对应的注入区80接触。具体地，形成所述栅极金属层和源极金属层92的步骤包括：在所述栅极接触孔和源极接触孔内填充满金属，同时还在所述介质层80表面形成一层金属层。在所述金属层表面覆盖一层光刻胶层，对所述光刻胶层进行曝光、显影形成窗口；通 过所述窗口对所述金属层进行刻蚀，并将所属金属层分割成与所述栅极接触孔内填充的金属连接的栅极金属层，和与填充在所述源极接触孔内的金属连接的源极金属层92。
以上所述仅为本发明的一个实施例而已，并不用以限制本发明，凡在本发明的精神和 原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种功率器件芯片，其包括：
第一导电类型的衬底；
形成于所述衬底的上表面的第一导电类型的外延层；
其特征在于，所述功率器件芯片还包括：
开设在所述外延层中的沟槽，所述沟槽具有底部和侧壁，所述侧壁包括靠近所述底部的第一子侧壁和与所述第一子侧壁连接的第二子侧壁；
位于所述外延层内所述沟槽两侧的第二导电类型的体区，所述体区与所述第二子侧壁相连；
位于所述体区内的第一导电类型的源区；
填充在所述沟槽内的多晶硅栅；
位于所述多晶硅栅与所述外延层之间的栅介质层；
所述栅介质层包括：
形成于所述第一子侧壁和所述底部的表面的第一氧化硅层；
形成于所述第二子侧壁的表面的第一氮氧化硅层；
形成于所述第一氧化硅层和所述第一氮氧化硅层的表面的第二氮氧化硅层。
2.根据权利要求1所述的功率器件芯片，其特征在于，所述栅介质层还包括位于所述沟槽底部的所述外延层内的第二氧化硅层。
3.根据权利要求1所述的功率器件芯片，其特征在于，所述外延层及所述多晶硅栅的上表面形成有介质层，所述介质层内设置有多个贯穿所述介质层的接触孔。
4.根据权利要求3所述的功率器件芯片，其特征在于，所述介质层上形成有分别与所述源区连接的源极金属层和与所述多晶硅栅连接的栅极金属层，所述衬底的下表面形成有漏极金属层。
5.一种功率器件芯片的制造方法，其特征在于，其包括如下步骤：
S1：提供第一导电类型的衬底，所述衬底上表面生长有第一导电类型的外延层，所述外延层内形成有沟槽，所述沟槽具有底部和侧壁，所述侧壁包括靠近所述底部的第一子侧壁和与所述第一子侧壁连接的第二子侧壁；
S2：在所述沟槽的底部和侧壁的表面生长氧化硅层；
S3：在所述氧化硅层的表面生长第一多晶硅层；
S4：回刻蚀所述第一多晶硅层和所述氧化硅层以使所述第二子侧壁暴露，同时形成位于所述第一子侧壁和所述底部的表面的第一氧化硅层及位于所述第一氧化硅层的表面的第二多晶硅层；
S5：在所述第二子侧壁的表面和所述第二多晶硅层的表面生长氮氧化硅层，之后回刻蚀去除位于所述第二多晶硅层上表面的氮氧化硅层及所述第二多晶硅层，并形成位于所述第二子侧壁的表面的第一氮氧化硅层；
S6：在所述第一氧化硅层及所述第一氮氧化硅层的表面生长第三多晶硅层；
S7：通过在含氮和氧的气氛中进行高温热处理将所述第三多晶硅层转化成第二氮氧化硅层；
S8：在所述沟槽内形成多晶硅栅；
S9：在所述沟槽两侧的外延层内形成第二导电类型的体区，所述体区与所述第二子侧壁相连；
S10：在所述体区内形成第一导电类型的源区。
6.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，S6还包括在形成所述第三多晶硅层前先通过氧离子注入在所述沟槽底部的所述外延层内形成氧离子注入层，并通过S7中所述高温热处理将所述氧离子注入层转化为第二氧化硅层。
7.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，S5中通过在一氧化二氮气氛或者氨气与氧气的混合气氛中进行高温热处理在所述第二子侧壁的表面和所述第二多晶硅层的表面生长所述氮氧化硅层。
8.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，S7中所述高温热处理是在一氧化二氮气氛或者氨气与氧气的混合气氛中进行。
9.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，还包括S11：在所述外延层及所述多晶硅栅的上表面形成介质层，刻蚀所述介质层并形成多个贯穿所述介质层的接触孔，所述多个接触孔分别对应所述源区和所述多晶硅栅。
10.根据权利要求9所述的功率器件芯片的制造方法，其特征在于，还包括S12：在所述介质层上形成分别与所述源区连接的源极金属层和与所述多晶硅栅连接的栅极金属层，所述衬底的下表面形成漏极金属层。
CN201811022178.0A 2018-09-04 2018-09-04 功率器件芯片及其制造方法 Withdrawn CN109285878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811022178.0A CN109285878A (zh) 2018-09-04 2018-09-04 功率器件芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811022178.0A CN109285878A (zh) 2018-09-04 2018-09-04 功率器件芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN109285878A true CN109285878A (zh) 2019-01-29

Family

ID=65184317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811022178.0A Withdrawn CN109285878A (zh) 2018-09-04 2018-09-04 功率器件芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN109285878A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124992A1 (en) * 2003-12-16 2006-06-15 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
CN101764155A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 沟槽式场效应管及其制备方法
CN102386082A (zh) * 2010-08-31 2012-03-21 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN106549059A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108091702A (zh) * 2018-01-11 2018-05-29 上海华虹宏力半导体制造有限公司 Tmbs器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124992A1 (en) * 2003-12-16 2006-06-15 Micron Technology, Inc. NROM memory cell, memory array, related devices and methods
CN101764155A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 沟槽式场效应管及其制备方法
CN102386082A (zh) * 2010-08-31 2012-03-21 台湾积体电路制造股份有限公司 半导体元件的形成方法
CN106549059A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN108091702A (zh) * 2018-01-11 2018-05-29 上海华虹宏力半导体制造有限公司 Tmbs器件及其制造方法

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US7394144B2 (en) Trench semiconductor device and method of manufacturing it
CN101866923B (zh) 三层光罩沟槽mos器件及制造方法
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN108389800A (zh) 屏蔽栅沟槽场效应晶体管的制造方法
CN114496783B (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
CN114420761A (zh) 一种耐高压碳化硅器件及其制备方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN102916055A (zh) 一种沟槽肖特基势垒二极管及其制造方法
CN109378343A (zh) 超结金属氧化物场效应晶体管及其制作方法
CN103681315A (zh) 埋层的形成方法
CN109461767A (zh) 一种超结结构及其制作方法
CN201725795U (zh) 三层光罩沟槽mos器件
CN109887993A (zh) 金属氧化物半导体场效应管及其制造方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN115394853A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
CN109285878A (zh) 功率器件芯片及其制造方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
CN110459466A (zh) 一种沟槽栅功率器件栅极制作方法
CN109119342A (zh) 一种功率器件及其制备方法
CN114899239A (zh) 一种碳化硅mosfet及其制备方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
CN112635315A (zh) 沟槽氧化层和沟槽栅的制备方法及半导体器件
CN109755295A (zh) 功率器件芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190129

WW01 Invention patent application withdrawn after publication