CN109256388B - 铁电存储器件 - Google Patents

铁电存储器件 Download PDF

Info

Publication number
CN109256388B
CN109256388B CN201810768515.4A CN201810768515A CN109256388B CN 109256388 B CN109256388 B CN 109256388B CN 201810768515 A CN201810768515 A CN 201810768515A CN 109256388 B CN109256388 B CN 109256388B
Authority
CN
China
Prior art keywords
recombination
layer
memory device
ferroelectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810768515.4A
Other languages
English (en)
Other versions
CN109256388A (zh
Inventor
刘香根
金重植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109256388A publication Critical patent/CN109256388A/zh
Application granted granted Critical
Publication of CN109256388B publication Critical patent/CN109256388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种铁电存储器件，包括：衬底、设置在衬底上的界面绝缘层、设置在界面绝缘层上的再结合诱导层、设置在再结合诱导层上的铁电层以及设置在铁电层上的栅电极。再结合诱导层包括包含用作多数载流子的空穴的材料。

Description

铁电存储器件
相关申请的交叉引用
本申请要求2017年7月14日提交的申请号为10-2017-0089923的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本发明总体而言涉及铁电存储器件。
背景技术
一般而言，铁电材料在没有外部电场的情况下可能具有自发极化。此外，即使在施加和去除外部电场之后，铁电材料也可以具有在磁滞回线上彼此相反的稳定剩余极化。因此，对于非易失性存储单元中采用的材料的候选而言，铁电材料是具有吸引力的，所述非易失性存储单元储存对应于逻辑“0”和逻辑“1”的数据。
近年来，人们一直致力于开发包括场效应晶体管(FET)型存储单元的铁电存储器件，在该FET型存储单元中铁电材料被用作栅电介质层。可以通过将预定写入电压施加到FET型存储单元的栅电极以在该单元的栅电介质层中产生剩余极化来执行铁电存储器件中的写入操作。在这种情况下，FET型存储单元的沟道电阻值可以根据在FET型存储单元的栅电介质层中产生的剩余极化的强度和取向而变化。随后，可以通过在FET型存储单元中感测流过沟道区的单元电流来执行铁电存储器件的读取操作，该沟道区具有随着改变剩余极化而变化的电阻。
发明内容
根据一个实施例，提供了一种铁电存储器件。所述铁电存储器件可以包括：衬底、设置在所述衬底上的界面绝缘层、设置在所述界面绝缘层上的再结合诱导层、设置在所述再结合诱导层(recombination induction layer)上的铁电层以及设置在所述铁电层上的栅电极。所述再结合诱导层包括包含用作多数载流子的空穴的材料。
根据另一个实施例，提供了一种铁电存储器件。铁电存储器件可以包括半导体衬底、设置在所述半导体衬底上的再结合诱导层、设置在所述再结合诱导层上的铁电层、设置在所述铁电层上的栅电极以及设置在所述半导体衬底中以彼此间隔开的源极区和漏极区。所述再结合诱导层包含作为多数载流子的空穴。所述再结合诱导层设置在大致在所述源极区和所述漏极区之间的半导体衬底上。
根据又一个实施例，提供了一种铁电存储器件。铁电存储器件可以包括掺杂有P型杂质的硅衬底、设置在所述硅衬底上的氧化硅层、设置在所述氧化硅层上并掺杂有用作掺杂剂的P型杂质的再结合诱导层、设置在所述再结合诱导层上的铁电层、设置在所述铁电层上的栅电极以及设置在所述硅衬底中以彼此间隔开的源极区和漏极区。所述氧化硅层设置在基本在所述源极区和所述漏极区之间的硅衬底上，以及所述再结合诱导层中的空穴与从所述硅衬底注入到所述再结合诱导层中的电子结合。
附图说明
图1是示意性地示出根据本公开的一个实施例的铁电存储器件的截面图。
图2是示意性地示出根据本公开的比较示例的铁电存储器件的截面图。
图3至图5是示意性地示出根据本公开的比较示例的铁电存储器件的操作的截面图。
图6和图7是示意性地示出根据本公开的一个实施例的铁电存储器件的操作的截面图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开的各种实施例。在附图中，为了图示清楚，可能夸大组件(例如，层或区域)的尺寸(例如，宽度或厚度)。应理解的是，当一个元件被称为在另一元件上时，它可以直接在另一元件上，或者也可以存在中间元件。在附图中，相同的参考标记始终指代相同的元件。
如本文中所使用的，除非上下文另外清楚地指出，否则单数的术语“一”、“一个”和“所述”意在也包括复数形式，除非上下文清楚地表明不是这样。应理解的是，术语“包括”、“包括有”、“包含”、“包含有”、“具有”、“拥有”及其变体指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或更多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在和/或添加。此外，在诸如制造方法实施例的方法实施例中，方法的工艺步骤可以以与说明书中所述的顺序不同的次序来执行，除非上下文另外清楚地指出。即，方法的工艺步骤可以以与说明书中所述的相同的次序或与其相反的次序来执行。此外，在一个实施例中依次执行的两个或更多个工艺步骤可以在另一个实施例中同时执行。
图1是示意性地示出根据本公开的一个实施例的铁电存储器件1的截面图。参考图1，铁电存储器件1可以包括依次层叠在衬底101的选中部分上的界面绝缘层110、再结合诱导层120、铁电层130和栅电极140。铁电存储器件1可以是具有沟道电阻值的晶体管型存储单元，该沟道电阻值根据铁电层130中的极化的大小和取向或偏压而变化。另外，源极区102和漏极区103可以设置在衬底101中以彼此间隔开。界面绝缘层110可以设置在源极区102与漏极区103之间的衬底101上。
铁电存储器件1可以经受下文中进一步描述的各种操作。如果特定写入电压被施加到栅电极140，则铁电层130的极化可以被改变为以与写入电压的取向和大小一致的方式来对齐。即使在写入电压被去除之后，与由写入电压驱动的铁电层130中的极化具有相同方向的剩余极化也可以被保留在铁电层130中。在这种情况下，铁电存储器件1可以保留与剩余极化相对应的数据。例如，如果铁电层130中的剩余极化被布置在从栅电极140朝向衬底101的方向上，则铁电存储器件1可以被视为保留与逻辑“低(0)”电平相对应的数据，而如果铁电层130中的剩余极化被布置在从衬底101朝向栅电极140的方向上，则铁电存储器件1可以被视为保留与逻辑“高(1)”电平相对应的数据。
铁电层130中的剩余极化可以诱导(induce)电子或空穴迁移至衬底101的沟道区105中或从衬底101的沟道区105迁移出来，该沟道区位于源极区102与漏极区103之间。沟道区105的沟道电阻值可以根据电荷(包括被诱导至该区域中的电荷)的量而变化。当在读取模式中将读取电压施加至栅电极140时，可以读取储存在铁电存储器件1中的数据，并且可以利用电连接到漏极区103的感测放大器(未示出)测量或确定穿过沟道区105的单元电流和数据。例如，如果衬底101是P型衬底，并且源极区102和漏极区103是N型区域，则铁电存储器件1保留与逻辑“低(0)”电平相对应的数据。电子可以通过铁电层130中的剩余极化来诱导，并且电子可以迁移到沟道区105中，从而有效地减小在源极区102与漏极区103之间的沟道电阻值。因此，在读取模式中，流过沟道区105的单元电流可能相对较大。相反，当铁电存储器件1保留与逻辑“高(1)”电平相对应的数据时，电子可以通过铁电层130中的剩余极化而从沟道区105中被驱除，并且在源极区102与漏极区103之间的沟道电阻值增大。因此，在读取模式中，流过沟道区105的单元电流可能相对较小。
衬底101可以包括半导体衬底。例如，作为非限制性示例，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。在一个实施例中，衬底101可以掺杂有杂质以具有导电性。例如，衬底101可以掺杂有P型杂质以提供P型衬底。在另一个实施例中，衬底101可以包括在衬底101中形成以至少围绕沟道区105的P型阱(未示出)。
如图1所示，源极区102和漏极区103可以设置在沟道区105的任意一侧或端部。在一个实施例中，如果衬底101掺杂有P型杂质，则源极区102和漏极区103可以掺杂有N型杂质。
界面绝缘层110可以设置在衬底101上，并且界面绝缘层110可以具有非晶结构。界面绝缘层110可以设置在衬底101与铁电层130之间，以抑制或阻止在衬底101与铁电层130之间的原子相互扩散。此外，界面绝缘层110可以防止具有不同晶格常数的衬底101和铁电层130之间的直接接触，以将由于晶格应变而在衬底101与铁电层130之间的界面处形成的晶体缺陷最小化。
例如，界面绝缘层110可以包括氧化硅(SiO)材料、氮化硅(SiN)材料、氮氧化硅(SiON)材料、氧化铝(AlO)材料或包含其中至少两种不同材料的组合材料。在一个实施例中，如果衬底101是硅衬底，则界面绝缘层110可以是氧化硅(SiO)层、氮化硅(SiN)层、氮氧化硅(SiON)层或包含SiO、SiN和SiON中的至少两种的组合材料。
再结合诱导层120可以设置在与衬底101相对或在衬底101另一侧的界面绝缘层110上。再结合诱导层120可以包括包含作为多数载流子的空穴的材料。即，再结合诱导层120可以包含作为多数载流子的空穴和作为少数载流子的电子。载流子可以在穿过再结合诱导层120而施加的电场中漂移。
在一个实施例中，再结合诱导层120可以包括具有非化学计量组成(即，其元素相对于价电子不平衡的公式化组成)的金属氧化物材料。例如，再结合诱导层120可以包括氧化镍(NiOx)材料。或者，作为另一个示例，再结合诱导层120可以包括PCMO(PrxCa1-xMnO3)材料。
在另一个实施例中，再结合诱导层120可以包括掺杂有P型杂质的半导体材料。在这种情况下，半导体材料可以包括硅(Si)材料、锗(Ge)材料、氮化镓(GaN)材料、砷化镓(GaAs)材料或包含其中至少两种不同材料的组合材料。例如，如果再结合诱导层120包括硅(Si)材料或锗(Ge)材料，则注入到再结合诱导层120中的P型杂质可以包括硼(B)离子或铝(Al)离子。在另一个示例中，如果再结合诱导层120包括氮化镓(GaN)材料，则注入到再结合诱导层120中的P型杂质可以包括镁(Mg)离子或锌(Zn)离子。在另一个示例中，如果再结合诱导层120包括砷化镓(GaAs)材料，则注入到再结合诱导层120中的P型杂质可以包括硅(Si)离子或锌(Zn)离子。
当铁电存储器件1以写入模式、读取模式或其他模式操作时，再结合诱导层120可以被电浮置。再结合诱导层120中的空穴可以与从衬底101引入再结合诱导层120中的电子结合，降低再结合诱导层120中的电子数量。因此，当铁电存储器件1以写入模式或读取模式操作时，再结合诱导层120可以用作电子阻挡层，并且限制或阻止电子从衬底101注入或隧穿到铁电层130中。再结合诱导层120可以进一步或可选地减少电子的数量或阻止从衬底101隧穿或迁移的电子在俘获位点中被俘获，该俘获位点形成在再结合诱导层120与铁电层130之间的界面处。再结合诱导层120可以具有约一(1)纳米(nm)至约五(5)nm的厚度。
铁电层130可以设置在与界面绝缘层110相对或在界面绝缘层110另一侧上的再结合诱导层120上。铁电层130可以包括能够保留剩余极化的铁电材料。在一个实施例中，当铁电层130中的剩余极化具有从栅电极140朝向衬底101的极化方向时，该剩余极化可以将电子诱导至衬底101的沟道区105中。在这种情况下，当铁电存储器件1以读取模式操作时，在源极区102与漏极区103之间的沟道电阻值取决于由剩余极化诱导而迁移至沟道区105中的电子的浓度。铁电层130可以具有约五(5)nm至约十(10)nm的厚度。
在一个实施例中，铁电层130可以包括具有晶体结构的金属氧化物材料。铁电层130可以包括二元金属氧化物材料。例如，铁电层130可以包括结晶氧化铪(HfO)材料、结晶氧化锆(ZrO)材料或它们的组合。
在一个实施例中，铁电层130可以包括至少一种掺杂剂。可以提供分布在铁电层130中的掺杂剂以稳定铁电层130的铁电性能。如果铁电层130包括二元金属氧化物材料，则铁电层130可以掺杂有化合价为二至四的掺杂剂。例如，铁电层130的掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)和镧(La)中的至少一种。
栅电极140可以设置在与再结合诱导层120相对的铁电层130上。栅电极140可以包括导电材料。例如，栅电极140可以包括钨(W)材料、钛(Ti)材料、铜(Cu)材料、铝(Al)材料、铂(Pt)材料、铱(Ir)材料、钌(Ru)材料、氮化钨(WN)材料、氮化钛(TiN)材料、氮化钽(TaN)材料、氧化铱(IrO)材料、氧化钌(RuO)材料、碳化钨(WC)材料、碳化钛(TiC)材料、硅化钨(WSi)材料、硅化钛(TiSi)材料、硅化钽(TaSI)材料或包含其中至少两种不同材料的组合材料。
如上所述，根据实施例的铁电存储器件1可以包括再结合诱导层120，该再结合诱导层120包含作为多数载流子的空穴，且设置在界面绝缘层110与铁电层130之间。如果在铁电存储器件1以读取模式或写入模式操作的同时将衬底101中的电子注入或隧穿到再结合诱导层120中，则再结合诱导层120中的空穴可以与电子结合以阻止或限制泄漏电流。
因此，由于再结合诱导层120中的多数载流子与从衬底101移动进来的电子结合，所以较少的电子可以在界面缺陷位点中俘获，其中这些界面缺陷位点形成在铁电层130和与铁电层130接触的异质材料层(例如，再结合诱导层120)之间。结果，再结合诱导层120可以抑制或限制流过铁电层130的泄漏电流的产生，该泄漏电流趋向于使铁电层130的疲劳和其它特性劣化。结果改善了铁电存储器件1的可靠性。
图2是示意性地示出根据本公开的比较示例的铁电存储器件2的截面图。参考图2，与图1所示的铁电存储器件1相比，铁电存储器件2缺少再结合诱导层120。因此，界面绝缘层110和铁电层130可以彼此直接接触，并且由晶格应变产生的缺陷形成在界面绝缘层110与铁电层130之间的界面处。即，除了在没有图1所示的再结合诱导层120的情况下界面绝缘层110和铁电层130彼此直接接触之外，铁电存储器件2可以具有与图1所示的铁电存储器件1基本相同的配置。
图3至图5是示意性地示出图2所示的铁电存储器件2的操作的截面图。具体地，图3和图4是分别示意性地示出铁电存储器件2的第一写入操作和第二写入操作的截面图，而图5是示意性地示出铁电存储器件2的读取操作的截面图。
参考图3，可以将具有正极性的第一写入电压+VW施加到栅电极140。在这种情况下，可以将源极电压Vs和漏极电压Vd分别施加到源极区102和漏极区103。此外，衬底电压Vb可以被施加到衬底101。源极电压Vs、漏极电压Vd和衬底电压Vb可以是接地电压。即，源极区102、漏极区103和衬底101可以电接地。
在上述偏压条件下，可以在铁电层130中形成布置在第一方向P1上的第一极化。第一方向P1可以被定向为从栅电极140朝向衬底101。此外，在由第一写入电压+VW和第一极化产生的电场中，衬底101的沟道区105中的电子10被引诱向铁电层130并且穿过界面绝缘层110移动。电子10的一部分可以在界面绝缘层110与铁电层130之间的界面110a处的缺陷位点20中被俘获。作为示例，当第一写入电压+VW被施加到栅电极140时，电子10可以通过隧穿机制(诸如福勒-诺得海姆隧穿)而穿透界面绝缘层110。
如果电子10在界面110a处的缺陷位点20中被俘获，则电子10可以与聚集在与界面110a相邻的铁电层130的表面处的正电荷或其附近的正电荷反应。正电荷迁移并聚集为与由写入电压+VW和极化P1产生的电场一致，以及通过与注入的电子反应，降低铁电层130中正电荷的密度。因此，在第一写入操作期间，可以减小或降低具有第一方向P1的第一极化的强度。在第一写入电压+VW被去除之后，电子10可以保留在缺陷位点20中。可选地，在缺陷位点20中俘获的电子10可以穿过界面绝缘层110返回到衬底101。
参考图4，可以将具有负极性的第二写入电压-Vw施加到栅电极140。在这种情况下，可以将源极电压Vs和漏极电压Vd分别施加到源极区102和漏极区103。此外，衬底电压Vb可以被施加到衬底101。源极电压Vs、漏极电压Vd和衬底电压Vb可以是接地电压。即，源极区102、漏极区103和衬底101可以电接地。
在上述偏压条件下，可以在铁电层130中形成布置在相反的第二方向P2上的第二极化。第二方向P2可以定向为从衬底101朝向栅电极140。此外，先前在界面110a处的缺陷位点20中俘获的电子10可以响应于由第二写入电压-VW和第二极化产生的电场而从缺陷位点20释放。电子10朝向衬底101移动并穿过界面绝缘层110。此时，电子10可以通过隧穿机制穿透界面绝缘层110，使得电子10可以朝向衬底101移动。
如果电子10从界面110a处存在的缺陷位点20释放，则缺陷位点20可以保留为空位并具有正电荷。此时，在与界面110a相邻的铁电层130的内部区域处由第二极化P2诱导的负电荷可以填充保留为空位的缺陷位点20。可选地，被诱导的负电荷可以与作为空位的缺陷位点20电反应。如图4所示，第二极化P2可以诱导铁电层130的在界面110a附近的内部区域处的负电荷以及铁电层130的在铁电层130与栅电极140之间的界面附近的内部区域处的正电荷。结果，在第二写入操作期间，可以减小铁电层130中的负电荷的密度，并且可以减小具有第二方向P2的第二极化的强度。
如果通过在第一写入电压+VW和第二写入电压-VW之间的循环而重复执行的铁电存储器件2的第一写入操作和第二写入操作的次数增加，则在铁电层130中切换的极化的强度或大小会逐渐降低。即，由于重复极化切换，极化切换的再现性可能由于在具有电荷的缺陷位点20与由极化P1和P2诱导的电荷之间的反应而降低。结果，铁电存储器件2的疲劳特性会被劣化。
参考图5，可以将具有正极性的读取电压+Vr施加到栅电极140。可以将具有接地电压的源极电压Vs和具有接地电压的衬底电压Vb分别施加到源极区102和衬底101。即，源极区102和衬底101可以电接地。在读取操作时，施加到漏极区103的漏极电压Vd可以是正电压。
当读取电压+Vr被施加到栅电极140时，沟道区105具有由被铁电层130中的剩余极化诱导进沟道区105中的电子10改变的电阻值。由于在源极区102与漏极区103之间的电压差，电子10可以沿沟道区105朝向漏极区103漂移。在沟道区105中漂移的电子10的一部分可以响应于由读取电压+Vr产生的电场而从沟道区105朝向栅电极140移动。即，电子10可以穿透界面绝缘层110到达界面110a，并且在界面110a处的缺陷位点20中被俘获。在读取电压+Vr被施加到栅电极140时，电子10可以通过隧穿机制而穿透界面绝缘层110。
在缺陷位点20中俘获的电子10可以降低铁电层130中的剩余极化的强度。在读取电压+Vr被去除之后，在缺陷位点20中俘获的电子10可以保留在缺陷位点20中。可选地，电子10被释放，并且可以穿过界面绝缘层110返回到衬底101。
图6和图7是示意性地示出根据本公开的一个实施例的铁电存储器件的操作的截面图。具体地，图6示出了图1所示的铁电存储器件1的写入操作，而图7示出了图1所示的铁电存储器件1的读取操作。
参考图6，可以将具有正极性的写入电压+VW1施加到栅电极140。在这种情况下，可以将具有接地电压的源极电压Vs和漏极电压Vd分别施加到源极区102和漏极区103。此外，可以将具有接地电压的衬底电压Vb施加到衬底101。即，源极区102、漏极区103和衬底101可以电接地。
可以通过写入电压+VW1而在铁电层130中形成布置在第一方向P3上的第一极化。第一方向P3可以被定向为从栅电极140朝向衬底101的方向。当写入电压+VW1被施加到栅电极140时，衬底101的沟道区105中的电子10可以穿过界面绝缘层110注入或隧穿到再结合诱导层120中。再结合诱导层120可以具有作为多数载流子的空穴30。再结合诱导层120中的空穴30可以与注入到再结合诱导层120中的电子10结合，并中断电子10朝向栅电极140的移动。因此，再结合诱导层120可以通过俘获电子10和通过将电子10与再结合诱导层120中的空穴30结合来抑制或限制电子10朝向在再结合诱导层120与铁电层130之间的界面120a的移动。因此，再结合诱导层120阻止电子改变铁电层130中极化的强度或大小。
参考图7，可以将具有正极性的读取电压+Vr1施加到栅电极140。在这种情况下，可以将具有接地电压的源极电压Vs和具有接地电压的衬底电压Vb分别施加到源极区102和衬底101。即，源极区102和衬底101可以电接地。可以将具有正极性的漏极电压Vd施加到漏极区103。
当读取电压+Vr1被施加到栅电极140时，沟道区105具有由被铁电层130中的剩余极化诱导至沟道区105中的电子10改变的电阻值。由于源极区102与漏极区103之间的电压差，电子10可以沿沟道区105朝向漏极区103漂移。在沟道区105中漂移的电子10的一部分可以响应于由读取电压+Vr1产生的电场而从沟道区105朝向栅电极140移动。即，电子10可以穿过界面绝缘层110被注入到再结合诱导层120中，并且与再结合诱导层120中的空穴30结合。结果，再结合诱导层120可以中断该电子10被注入到铁电层130中。可以在再结合诱导层120中执行电子10和空穴30的再结合。因此，再结合诱导层120可以通过俘获电子10并通过将电子10和再结合诱导层120中的空穴30结合来抑制或限制电子10朝向在再结合诱导层120与铁电层130之间的界面120a的移动。因此，再结合诱导层120用作阻挡层，并阻止电子10改变铁电层130中剩余极化的强度或大小。
如上所述，与图2至图5中所示的铁电存储器件2相比，根据一个实施例的铁电存储器件1可以附加地包括设置在界面绝缘层110与铁电层130之间的再结合诱导层120。再结合诱导层120可以包括用作多数载流子的空穴。因此，当铁电存储器件1以写入模式或读取模式操作时，在电子到达在铁电层130和与铁电层130接触的任何异质材料层之间的界面之前，从衬底101朝向铁电层130移动的电子可以与再结合诱导层120中的空穴结合。因此，去除在再结合诱导层120中迁移的电子，这限制或抑制了铁电存储器件1的疲劳特性的劣化，并改善单元的可靠性。
上面出于说明的目的已公开本公开的实施例。本领域的普通技术人员将认识到，在不偏离所附权利要求中所公开的本公开的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (19)

1.一种铁电存储器件，包括：
衬底；
界面绝缘层，其设置在所述衬底上；
再结合诱导层，其设置在所述界面绝缘层上；
铁电层，其设置在所述再结合诱导层上；
栅电极，其设置在所述铁电层上；以及
源极区和漏极区，其设置在所述衬底中彼此间隔开，
其中，所述再结合诱导层包括包含用作多数载流子的空穴的材料，以及
其中，所述再结合诱导层与所述源极区和所述漏极区电隔离。
2.如权利要求1所述的铁电存储器件，其中，所述衬底包括掺杂有P型杂质的半导体材料。
3.如权利要求1所述的铁电存储器件，其中，所述界面绝缘层包括从如下材料中选择的至少一种：氧化硅SiO材料、氮化硅SiN材料、氮氧化硅SiON材料和氧化铝AlO材料。
4.如权利要求1所述的铁电存储器件，还包括在所述再结合诱导层与所述铁电层之间的界面处的缺陷位点。
5.如权利要求4所述的铁电存储器件，其中，所述再结合诱导层包括具有非化学计量组成的金属氧化物材料或PCMO材料，其中PCMO指PrxCa1-xMnO3。
6.如权利要求4所述的铁电存储器件，其中，所述再结合诱导层包括掺杂有P型杂质的半导体材料。
7.如权利要求6所述的铁电存储器件，其中，所述半导体材料包括如下材料中的至少一种：硅Si材料、锗Ge材料、氮化镓GaN材料和砷化镓GaAs材料。
8.如权利要求1所述的铁电存储器件，其中，所述铁电层包括结晶氧化铪材料和结晶氧化锆材料中的至少一种。
9.如权利要求8所述的铁电存储器件，
其中，所述铁电层掺杂有用作掺杂剂的杂质；以及
其中，所述铁电层中的所述掺杂剂包括如下元素中的至少一种：碳C、硅Si、镁Mg、铝Al、钇Y、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr、钆Gd和镧La。
10.如权利要求1所述的铁电存储器件，其中，所述栅电极包括如下材料中的至少一种：钨W材料、钛Ti材料、铜Cu材料、铝Al材料、铂Pt材料、铱Ir材料、钌Ru材料、氮化钨WN材料、氮化钛TiN材料、氮化钽TaN材料、氧化铱IrO材料、氧化钌RuO材料、碳化钨WC材料、碳化钛TiC材料、硅化钨WSi材料、硅化钛TiSi材料和硅化钽TaSi材料。
11.如权利要求1所述的铁电存储器件，其中，所述界面绝缘层设置在所述源极区与所述漏极区之间的衬底上。
12.一种铁电存储器件，包括：
半导体衬底；
再结合诱导层，其设置在所述半导体衬底上，其中，所述再结合诱导层包含作为多数载流子的空穴；
铁电层，其设置在所述再结合诱导层上；
栅电极，其设置在所述铁电层上；以及
源极区和漏极区，其设置在所述半导体衬底中以彼此间隔开，
其中，所述再结合诱导层设置在所述源极区与所述漏极区之间的半导体衬底上，
其中，所述再结合诱导层与所述源极区和所述漏极区电隔离。
13.如权利要求12所述的铁电存储器件，其中，所述再结合诱导层包括具有非化学计量组成的金属氧化物材料或PCMO材料，其中PCMO指PrxCa1-xMnO3。
14.如权利要求12所述的铁电存储器件，其中，所述衬底和所述再结合诱导层包括掺杂有用作掺杂剂的P型杂质的半导体材料。
15.如权利要求14所述的铁电存储器件，其中，所述半导体材料包括如下材料中的至少一种：硅Si材料、锗Ge材料、氮化镓GaN材料和砷化镓GaAs材料。
16.如权利要求12所述的铁电存储器件，其中，所述再结合诱导层被电浮置。
17.一种铁电存储器件，包括：
硅衬底，其掺杂有P型杂质；
氧化硅层，其设置在所述硅衬底上；
再结合诱导层，其设置在所述氧化硅层上并掺杂有用作掺杂剂的P型杂质；
铁电层，其设置在所述再结合诱导层上；
栅电极，其设置在所述铁电层上；以及
源极区和漏极区，其设置在所述硅衬底中以彼此间隔开，
其中，所述氧化硅层设置在所述源极区与所述漏极区之间的硅衬底上，以及
其中，所述再结合诱导层被配置为将由所述掺杂剂产生的空穴与从所述硅衬底注入到所述再结合诱导层中的电子结合，
其中，所述再结合诱导层与所述源极区和所述漏极区电隔离。
18.如权利要求17所述的铁电存储器件，其中，所述再结合诱导层包括如下材料中的至少一种：硅材料、锗材料、氮化镓材料和砷化镓材料。
19.如权利要求17所述的铁电存储器件，其中，所述再结合诱导层被电浮置。
CN201810768515.4A 2017-07-14 2018-07-13 铁电存储器件 Active CN109256388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170089923A KR20190008048A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자
KR10-2017-0089923 2017-07-14

Publications (2)

Publication Number Publication Date
CN109256388A CN109256388A (zh) 2019-01-22
CN109256388B true CN109256388B (zh) 2023-05-30

Family

ID=64999564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768515.4A Active CN109256388B (zh) 2017-07-14 2018-07-13 铁电存储器件

Country Status (3)

Country Link
US (1) US10475814B2 (zh)
KR (1) KR20190008048A (zh)
CN (1) CN109256388B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615176B2 (en) 2017-11-22 2020-04-07 International Business Machine Corporation Ferro-electric complementary FET
US11349008B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance transistor having a multilayer ferroelectric structure or a ferroelectric layer with a gradient doping profile
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11776607B2 (en) * 2019-01-28 2023-10-03 Institute of Microelectronics, Chinese Academy of Sciences Fusion memory
CN109980016A (zh) * 2019-04-11 2019-07-05 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11018239B2 (en) * 2019-04-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20200133842A (ko) 2019-05-13 2020-12-01 삼성전자주식회사 강유전체를 포함하는 강유전성 반도체 소자 및 그 제조 방법
CN110364573B (zh) * 2019-07-17 2022-08-26 湘潭大学 一种存储器件、存储器及制备存储器件的方法
US11508753B2 (en) * 2020-02-24 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded ferroelectric FinFET memory device
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11227933B2 (en) * 2020-03-31 2022-01-18 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor using charge trapping band misalignment and methods of forming the same
KR20210143076A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 강유전층을 구비하는 3차원 구조의 반도체 장치
KR20210143046A (ko) * 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
US20240006507A1 (en) * 2020-08-21 2024-01-04 Rutgers, The State University Of New Jersey Multifunctional MZO-Based Negative Capacitance Thin Film Transistor on Glass or Flexible Substrates
US11411125B2 (en) * 2020-10-06 2022-08-09 Applied Materials, Inc. Ferroelectric-assisted tunneling selector device
CN112490248B (zh) * 2020-12-03 2022-10-21 中国科学院微电子研究所 铁电浮栅存储器单元串及制备方法
US11574927B2 (en) * 2021-04-16 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and method for manufacturing the same
CN116782658B (zh) * 2022-03-07 2024-06-07 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117874A (ja) * 2001-06-28 2009-05-28 Samsung Electronics Co Ltd 浮遊トラップ型不揮発性メモリ素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041271C2 (de) * 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
US6537830B1 (en) * 1992-10-23 2003-03-25 Symetrix Corporation Method of making ferroelectric FET with polycrystalline crystallographically oriented ferroelectric material
US6225655B1 (en) * 1996-10-25 2001-05-01 Texas Instruments Incorporated Ferroelectric transistors using thin film semiconductor gate electrodes
DE19946437A1 (de) * 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
KR100399072B1 (ko) * 2001-05-03 2003-09-26 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US7973348B1 (en) 2004-08-06 2011-07-05 Dalton David I Single transistor charge transfer random access memory
US9299799B2 (en) * 2014-06-10 2016-03-29 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
KR20180134124A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전성 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117874A (ja) * 2001-06-28 2009-05-28 Samsung Electronics Co Ltd 浮遊トラップ型不揮発性メモリ素子

Also Published As

Publication number Publication date
US10475814B2 (en) 2019-11-12
KR20190008048A (ko) 2019-01-23
US20190019800A1 (en) 2019-01-17
CN109256388A (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
CN109256388B (zh) 铁电存储器件
US10374054B2 (en) Ferroelectric memory devices
CN109256387B (zh) 铁电存储器件
US11508846B2 (en) Ferroelectric memory device
US7745286B2 (en) Methods of forming semiconductor devices
CN110634953B (zh) 铁电半导体器件
KR100885910B1 (ko) 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
US10978483B2 (en) Ferroelectric memory device
US20180277647A1 (en) Nonvolatile memory device
CN101589461A (zh) 用于电子装置的电子阻断层
US20220271057A1 (en) Semiconductor memory device and operating method thereof
US20220085040A1 (en) Nonvolatile memory device
US12058871B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
US20040159881A1 (en) Non-volatile memory device with improved data retention and method therefor
EP3210236A1 (en) Improvements relating to electronic memory devices
US8237214B2 (en) Non-volatile memory device including metal-insulator transition material
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
JP2010192734A (ja) 不揮発性半導体記憶装置
KR20240109478A (ko) 수직형 낸드 플래시 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant