CN109256387B - 铁电存储器件 - Google Patents

铁电存储器件 Download PDF

Info

Publication number
CN109256387B
CN109256387B CN201810752564.9A CN201810752564A CN109256387B CN 109256387 B CN109256387 B CN 109256387B CN 201810752564 A CN201810752564 A CN 201810752564A CN 109256387 B CN109256387 B CN 109256387B
Authority
CN
China
Prior art keywords
ferroelectric
layer
memory device
oxygen
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810752564.9A
Other languages
English (en)
Other versions
CN109256387A (zh
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109256387A publication Critical patent/CN109256387A/zh
Application granted granted Critical
Publication of CN109256387B publication Critical patent/CN109256387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据实施例的一种铁电存储器件包括衬底、顺序地堆叠在所述衬底上的铁电层和栅电极层以及至少设置在所述衬底和所述铁电层之间或在所述铁电层和所述栅电极层之间的氧空位阻挡层。所述氧空位阻挡层包括具有满足化学计量比的化学式单元组分的金属氧化物。

Description

铁电存储器件
相关申请的交叉引用
本申请要求于2017年7月14日提交的申请号为10-2017-0089922的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各种实施例总体上涉及一种半导体器件，并且更具体地涉及一种铁电存储器件。
背景技术
通常，铁电材料是指在没有施加外部电场的状态下具有自发极化的材料。另外，可以通过外部施加的电场来控制铁电材料以在铁电滞回曲线上保持两个稳定的剩余极化状态中的一个。这种性质可以用来以非易失性方式储存“0”或“1”的逻辑信息。
近来，研究了以场效应晶体管形式的铁电存储器件，其中，铁电材料用于栅电介质层中。可以通过将预定的写入电压施加到栅电极层并且将不同的剩余极化状态记录在栅电介质层中作为逻辑信息来执行所述存储器件的写入操作。可以通过读取通过场效应晶体管的沟道层的操作电流来执行所述存储器件的读取操作。场效应晶体管的沟道电阻根据记录在栅电介质层中的不同剩余极化状态而变化。
发明内容
公开了根据本公开的一个方面的一种铁电存储器件。所述铁电存储器件包括衬底、顺序地堆叠在所述衬底上的铁电层和栅电极层以及氧空位阻挡层。所述氧空位阻挡层可以至少设置在所述衬底与所述铁电层之间或所述铁电层与所述栅电极层之间。所述氧空位阻挡层包括具有满足化学计量比的化学式单元组分的金属氧化物。
公开了根据本公开的另一方面的一种铁电存储器件。所述铁电存储器件包括衬底、顺序地堆叠在所述衬底上的铁电金属氧化物和栅电极层以及铁电氧空位阻挡层。所述铁电氧空位阻挡层可以至少设置在所述衬底与所述铁电金属氧化物之间或所述铁电金属氧化物与所述栅电极层之间。
附图说明
图1是示意性示出了根据本公开的一个实施例的铁电存储器件的截面图。
图2至图4是示意性示出了根据本公开的一个实施例的铁电存储器件的操作方法的视图。
图5是示意性地示出了根据本公开的另一个实施例的铁电存储器件的截面图。
图6是示意性地示出了根据本公开的另一个实施例的铁电存储器件的截面图。
具体实施方式
现在将参考附图在下文中描述各种实施例。在附图中，为了说明清楚起见，层和区域的尺寸可能被夸大。将关于观察者的视角来描述附图。如果元件被称为位于另一元件上，则可以理解的是，该元件直接位于另一元件上，或者可以将附加元件插入在该元件和另一元件之间。整个说明书中相同的附图标记指代相同的元件。
另外，单词的单数形式的表达应该被理解为包括该单词的复数形式，除非在上下文中另有清楚地使用。将理解的是，术语“包括”或“具有”旨在指定存在特征、数量、步骤、操作、元素、部分或其组合，但不用于排除存在或添加一个或更多个其它特征、数量、步骤、操作、部件、部分或其组合的可能性。此外，在执行方法或制造方法时，构成该方法的每个过程可以与规定的顺序不同地发生，除非在上下文中明确描述了特定的顺序。换言之，每个过程可以以与所述顺序相同的方式执行，可以基本上同时执行，或者可以以相反的顺序执行。
图1是示意性示出了根据本公开的一个实施例的铁电存储器件1的截面图。参考图1，铁电存储器件1可以包括衬底101、第一氧空位阻挡层110、铁电层120、第二氧空位阻挡层130和栅电极层140。铁电存储器件1可以是晶体管型器件，该晶体管型器件取决于储存在铁电层120中的极化取向而具有不同的沟道电阻。
本实施例中描述的铁电存储器件1可以将存储器操作执行如下。关于写入操作，当通过栅电极层140施加预定的或已知的写入电压时，可以在铁电层120中产生具有特定大小和方向的极化取向。在写入电压被去除之后，具有相同取向的剩余极化保留在铁电层120中。保留的剩余极化对应于储存的逻辑信息。作为非限制性示例，具有从栅电极层140朝向衬底101的取向的剩余极化可以储存逻辑信息“0”，而具有从衬底101朝向栅电极层140的取向的剩余极化可以储存逻辑信息“1”。
同时，铁电层120中的剩余极化可以诱导诸如电子或空穴的电荷移入或移出衬底101中的沟道区105。关于读取操作，当将读取电压施加到栅电极层140时，源极区102和漏极区103之间的沟道电阻可以根据沟道区105中的电荷的类型、数量等变化，沟道区105中的电荷包括在铁电层120中的剩余极化的影响下存在的电荷。例如，当储存信息“0”时，通过相应的剩余极化将电子诱导到沟道区105中，使得在读取操作中沟道电阻可以相对减小，并且可以测量到较大的电流。在一个对比的示例中，当储存信息“1”时，由于相应的剩余极化，电子从沟道区105被排出或排斥，使得在读取操作中沟道电阻相对增大，并且测得的电流较低。因此，储存在铁电存储器件1中的逻辑信息也可以通过测量沟道电阻的变化来确定。取决于铁电层120中的剩余极化的强度，可能为不同的沟道电阻。
例如，衬底101可以包括半导体材料。作为非限制性示例，例如，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。在一个实施例中，衬底101可以被掺杂，以具有导电性。作为示例，衬底101可以掺杂有p型掺杂剂。作为另一个示例，衬底101可以在铁电结构10下方具有p型掺杂区。
源极区102和漏极区103可以在衬底101中设置为彼此间隔开。源极区102和漏极区103可以设置在栅电极层140的相对端部处或沟道区105的相对端部处。在一个实施例中，源极区102和漏极区103中的每一个可以是n型掺杂区。
铁电层120可以设置在衬底101上。铁电层120可以包括其中具有剩余极化的铁电材料。在一个实施例中，剩余极化可以将电子吸引到衬底101的沟道区105中。当执行读取操作时，源极区102和漏极区103之间的沟道电阻由沟道区105的包括诱导电子的电子的密度来控制。例如，铁电层120可以具有约5nm至15nm的厚度。
在一个实施例中，铁电层120可以包括结晶金属氧化物。铁电层120可以包括二元金属氧化物。例如，铁电层120可以包括氧化铪、氧化锆或其组合。在另一个实施例中，铁电层可以包括三元或更多元金属氧化物。例如，铁电层120可以包括Pb(Zr,Ti)O3、SrBi2Ta2O9、(Bi,La)4Ti3O12、BiFeO3或其两种或更多种的组合。
在一个实施例中，铁电层120可以包括至少一种掺杂剂。当铁电层120包括二元金属氧化物时，铁电层120可以包括一种掺杂剂(即，具有2至4化合价的掺杂剂)，该种掺杂剂包括具有2至4个价电子的元素。作为实例，铁电层120可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)、镧(La)或其两种或更多种的组合。
分布在铁电层120中的掺杂剂可以稳定铁电层120的铁电性。在一些实施例中，当铁电层120包括金属氧化物时，掺杂剂可以将应变或应力诱导向金属氧化物的晶体结构中，使得掺杂剂可以帮助金属氧化物在铁电层120中具有铁电晶体结构。然而，掺杂剂可以与金属氧化物中的氧反应，并且在掺杂剂和氧之间形成不完整的键。该反应导致形成具有总体正电荷的氧空位。作为示例，掺杂剂可以具有与金属氧化物中的金属的化合价不同的化合价，导致非化学计量的金属氧化物和氧空位。具有正电荷的氧空位可以在铁电层120中流动，与由施加到栅电极层140的电压形成的电场一致。
在所产生的电场的影响下，取决于外部施加的电压的性质，氧空位可以朝向铁电层120与衬底101之间的界面移动，或者朝向铁电层120与栅电极层140之间的界面移动。迁移到与衬底101或与栅电极层140的界面的氧空位充当缺陷，例如用于电荷的陷阱位点等。因此，氧空位可以增强从衬底101或栅电极层140进入铁电层120的泄漏电流。泄漏电流在数据保持稳定性的减损中促使剩余极化的恶化。另外，当在多个写入和复位周期中重复地向铁电存储器件1施加具有相反极性或偏置并且大小变化的外部电压时，衬底101和栅电极层140之间的铁电层120中的氧空位迁移可以通过疲劳而降低铁电存储器件的工作寿命。因此，在铁电层120中产生氧空位可以导致铁电存储器件1的操作可靠性减弱。
栅电极层140可以设置在铁电层120上。栅电极层140可以包括导电材料。例如，栅电极层140可以包括钨(W)、钛(Ti)、铜(Cu)、铝(Al)、铂(Pt)、铱(Ir)、钌(Ru)、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽或其两种或更多种的组合。
再次参考图1，第一氧空位阻挡层110可以设置在衬底101和铁电层120之间。第一氧空位阻挡层110可以包括具有满足化学计量比的化学式单元的结晶金属氧化物(即，化学式组成以整数表示的中性化合物)。因此，与包括非化学计量金属氧化物的层相比，降低或有效地消除了第一氧空位阻挡层110内部的晶体缺陷的产生。作为示例，第一氧空位阻挡层110中的氧空位浓度可以低于铁电层120中的氧空位浓度。
如上所述，第一氧空位阻挡层110充当铁电层120中的氧空位与衬底101之间的迁移阻挡，而不管在铁电存储器件1的操作期间由于施加到栅电极层140的电压而在铁电层120中的氧空位的任意迁移。氧空位可以沿着材料层中的不完整缺陷位置移动，并且因为第一氧空位阻挡层110由于使用了满足化学计量比的金属氧化物而具有更少的缺陷，所以氧空位不会继续迁移穿过阻挡层110。因此，第一氧空位阻挡层110倾向于阻止氧空位在与衬底101的界面处聚集并且阻止氧空位增大可能使数据保持恶化的任意泄漏电流。此外，通过防止氧空位的重复周期迁移，当在多个周期中重复施加具有不同极性的外部电压时，利用第一氧空位阻挡层110减少了铁电存储器件1的磨损。
在一个实施例中，第一氧空位阻挡层110可以包括二元金属氧化物。例如，第一氧空位阻挡层110可以包括氧化铪、氧化锆、氧化钛或其两种或更多种的组合。
在一个实施例中，第一氧空位阻挡层110可以具有未掺杂的状态，其中，掺杂剂未被有意地注入层中。结果，因为第一氧空位阻挡层110没有掺杂剂，避免了第一氧空位阻挡层110内的任意掺杂剂与氧之间的不完整化学键合。即，可以在第一氧空位阻挡层110中抑制由掺杂剂产生的氧空位。第一氧空位阻挡层110可以具有大约1nm至2nm的厚度。
在另一个实施例中，第一氧空位阻挡层110包括掺杂剂，该掺杂剂具有与二元金属氧化物中所含金属的化合价相同的化合价。例如，当第一氧空位阻挡层110包括诸如氧化铪、氧化锆、氧化钛等的四价金属氧化物时，第一氧空位阻挡层110可以包括掺杂到金属氧化物中的四价掺杂剂。作为示例，第一氧空位阻挡层110可以包括硅(Si)、锆(Zr)、锗(Ge)、锡(Sn)、铅(Pb)、钛(Ti)或其两种或更多种的组合作为掺杂剂。掺杂剂可以位于二元金属氧化物中的金属位置处或附近。因为掺杂剂和金属氧化物的金属具有相同的化合价，所以相对于具有不同化合价的掺杂剂和金属的材料层，抑制或降低金属氧化物中金属与氧之间的不完整化学键。
在一个实施例中，第一氧空位阻挡层110和铁电层120可以包括相同的金属氧化物，该相同的金属氧化物具有相同金属-氧键。作为示例，第一氧空位阻挡层110和铁电层120可以包括相同的化学组成。作为另一个示例，第一氧空位阻挡层110和铁电层120可以包括具有相同化学计量比的相同化学组成。当第一氧空位阻挡层110包括与在铁电层120中使用的金属氧化物相同的金属氧化物时，与使用不同金属氧化物的层之间的界面处的去极化电场相比，在铁电层120与第一氧空位阻挡层110之间的界面处产生的任意去极化电场的大小可以被减小。去极化电场是在具有铁电性质的铁电层120与具有不同介电性质(例如，非铁电性质)的层之间的界面处的电场，其取消或反向铁电层120中的极化。因此，选择在铁电存储器件1的层中所使用的金属氧化物通过控制或减少铁电层120中的去极化的可能性来支持其中的数据保持的可靠性。
另外，当第一氧空位阻挡层110由与铁电层120具有相同金属-氧键的相同材料形成时，可以使在铁电层120和第一氧空位阻挡层110之间的界面处产生的结晶氧化物缺陷的浓度或数量适中或减少。较少的缺陷倾向于减少或阻止使铁电层120中剩余极化不稳定的泄漏电流。
在一个实施例中，第一氧空位阻挡层110可以具有铁电性。此时，第一氧空位阻挡层110可以在其中具有掺杂剂或者可以不具有掺杂剂。作为示例，第一氧空位阻挡层110可以具有有助于层的铁电性质的二元金属氧化物。当第一氧空位阻挡层110具有铁电性时，它也可以具有高介电常数。高介电常数可以指的是高于氧化硅层的介电常数的介电常数，氧化硅层通常用作衬底和铁电层之间的界面绝缘层。当第一氧空位阻挡层110具有高介电常数时，在衬底101与第一氧空位阻挡层110之间的界面处形成更少的电荷陷阱，这减少了泄漏电流的产生或大小。
再次参考图1，第二氧空位阻挡层130可以设置在铁电层120和栅电极层140之间。第二氧空位阻挡层130可以包括具有满足化学计量比的分子单元的结晶金属氧化物(即，化学组成以整数表示的中性化学式单元)。因此，与包括非化学计量的金属氧化物的层相比，降低或有效地消除了第二氧空位阻挡层130中的晶体缺陷的产生。
第二氧空位阻挡层130充当铁电层120中的氧空位与栅电极层140之间的迁移阻挡，而不管在铁电存储器件1的操作期间由施加到栅电极层140的电压引起的铁电层120中的氧空位的任意迁移。因此，可以防止氧空位在与栅电极层140的界面处或其附近聚集，并且防止氧空位有助于使数据保持或储存恶化的泄漏电流。另外，当在多个周期中重复施加具有不同极性的外部电压时，通过抑制氧空位的重复周期迁移也限制了由于(因界面处的氧空位引起的)铁电存储器件1削弱的耐久性而造成的工作寿命的减少。
第二氧空位阻挡层130的配置可以与第一氧空位阻挡层110的配置基本相同。即，第二氧空位阻挡层130可以包括二元金属氧化物。在一个实施例中，第二氧空位阻挡层130可以具有未掺杂状态。在另一个实施例中，第二氧空位阻挡层130可以具有掺杂剂，该掺杂剂具有与二元金属氧化物中的金属的化合价相同的化合价值。
如上所述，根据本公开的一个实施例的铁电存储器件1包括氧空位阻挡层110和氧空位阻挡层130，因而可以在数据保持、操作和工作寿命方面提高器件的可靠性。
图2至图4是示意性示出了根据本公开的一个实施例的铁电存储器件1的操作方法的视图。图2至图4所示的铁电存储器件1的操作方法可以使用上面且参考图1描述的铁电存储器件1来执行。为了便于描述，在图2至图4中省略了图1的衬底101中的源极区102和漏极区103。
参考图2，在制造铁电存储器件1之后的初始状态下，氧空位10可以以预定的或指定的浓度或分布分布在铁电层120中。如上所述，氧空位10可以由不满足金属和氧之间的化学计量比的分子单元内的不完整键产生，这可以在铁电层120中产生完美的晶格结构。当铁电层120掺杂有掺杂剂时，掺杂剂可以通过与金属氧化物中的氧键合而进一步增加氧空位10的浓度。氧空位10可以具有正电荷，并且可以沿着由施加到栅电极层140的电压产生的电场在铁电层120中流动。
参考图3，具有正极性的第一写入电压+V可以被施加到栅电极层140。此时，衬底101可以电接地或连接到具有相对负偏置的电源。
当将第一写入电压+V施加到栅电极层140时，可以在铁电层120中形成以从栅电极层140朝向衬底101的方向取向的极化取向P1。可以通过极化取向P1在衬底101中的沟道区105中诱导电子。
同时，响应于由第一写入电压+V形成的电场，具有正电荷的氧空位10可以迁移到与第一氧阻挡层110的界面。然而，可以禁止或阻挡氧空位10通过具有低晶体缺陷浓度的第一氧空位阻挡层110。因此，例如通过设置用于电子迁移到铁电层120中的缺陷驱动路径，可以禁止氧空位10与在沟道区105中诱导的电子反应。结果，可以防止或减少泄漏电流的发生，并且防止或减少在铁电存储器件1的工作期间数据保持的随后恶化。也可以通过限制铁电层120中氧空位的周期迁移而提高铁电存储器件1的工作寿命。
参考图4，具有负极性的第二写入电压-V可以被施加到栅电极层140。此时，衬底101可以被电接地或者被连接到具有相对正偏置的电源。
当将第二写入电压-V施加到栅电极层140时，可以在铁电层120中形成以从衬底101朝向栅电极层140的方向取向的极化取向P2。可以通过极化取向P2将电子从衬底101的沟道区105排出和/或将空穴诱导到沟道区105中。
同时，在由第二写入电压-V产生的电场的影响下，具有正极性或正电荷的氧空位10可以朝向与第二氧阻挡层130的界面移动。然而，禁止或阻挡氧空位10穿过具有低晶体缺陷浓度的第二氧空位阻挡层130。因此，氧空位10不能到达与栅电极层140的界面。结果，可以防止或减少泄漏电流的产生，并且抑制或消除由于在铁电存储器件1的操作期间氧空位迁移而导致的数据保持或储存的恶化。也可以通过限制铁电层120中的氧空位的周期迁移来提高铁电存储器件1的工作寿命。
图5是示意性地示出了根据本公开的另一个实施例的铁电存储器件2的截面图。在图5的铁电存储器件2中，与上面且参考图1描述的铁电存储器件1相比，省略了图1的第一氧空位阻挡层110。
参考图5，铁电存储器件2可以包括顺序地堆叠在衬底101上的界面绝缘层115、铁电层120、氧空位阻挡层135和栅电极层140。
界面绝缘层115可以包括非晶绝缘材料。作为示例，界面绝缘层115可以包括氧化硅、氮化硅和氮氧化硅。在该实施例中，在铁电存储器件2的操作期间，界面绝缘层115可以用于抑制或限制从衬底101到铁电层120的电子传导或隧穿。另外，界面绝缘层115可以防止或减少当衬底101和铁电层120彼此直接接触时可能出现的界面缺陷。这种界面缺陷可能会促进泄漏电流。
此外，当具有负偏置的电压施加到栅电极层140时，氧空位阻挡层135可以抑制或阻止氧空位从铁电层120内部移动到栅电极层140。具体地，氧空位阻挡层135可以防止铁电层120中的氧空位到达铁电层120与栅电极层140之间的界面。因此，可以防止聚集在铁电层120和栅电极层140之间的界面处的氧空位使铁电存储器件2中的泄漏电流便于数据保持或储存的减损。也可以通过限制铁电层120中氧空位的重复的重新分布来提高铁电存储器件2的工作寿命。
图6是示意性地示出了根据本公开的另一个实施例的铁电存储器件3的截面图。在图6的铁电存储器件3中，与上面参考图1描述的铁电存储器件1相比，省略了图1的第二氧空位阻挡层130。
参考图6，铁电存储器件3可以包括顺序地堆叠在衬底101上的氧空位阻挡层111、铁电层120和栅电极层140。
如上所述，氧空位阻挡层111可以响应于施加的电压而阻止或减少铁电层120中的氧空位移动到与衬底101的界面。尽管如此，通过邻近于衬底定位的氧空位，例如通过设置用于电子迁移到铁电层120的缺陷驱动路径，可以阻止或限制泄漏电流增加或者使其成为可能。因此，可以避免或最小化数据保持特征的恶化。
如上所述，本公开的一个实施例公开了具有铁电层的铁电存储器件。在铁电存储器件中，通过管理铁电层中的掺杂剂可以实现不同大小的矫顽电场Ecoercive或剩余极化Pr。然而，作为一种晶体缺陷的氧空位可以通过掺杂反应来产生，并且当施加外部电场时，氧空位可以移动到铁电层和与铁电层交界的材料层之间的界面。此时，材料层在组成上与铁电层不同。
在本公开的一个实施例中，铁电存储器件具有至少一个氧空位阻挡层，使得在铁电存储器件的操作期间可以阻止铁电层中的氧空位移动至与衬底的界面或与栅电极层的界面。因此，可以防止由分布在界面处或界面附近的氧空位产生的泄漏电流的增加，并且防止信息保留或储存的质量的下降。此外，可以限制分布在这种界面处的氧空位对铁电存储器件的工作寿命的影响。结果，可以提高铁电存储器件的操作可靠性。
为了说明的目的，上面已经公开了本发明构思的实施例。本领域技术人员将认识到的是，在不脱离所附权利要求所公开的发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (20)

1.一种铁电存储器件，其包括：
衬底；
顺序地堆叠在所述衬底上的铁电层和栅电极层；以及
至少设置在所述衬底和所述铁电层之间或者所述铁电层和所述栅电极层之间的氧空位阻挡层，
其中，所述氧空位阻挡层包括具有满足化学计量比的化学式单元组分的金属氧化物，
其中，每个所述铁电层和氧空位阻挡层都包括氧空位，并且
氧空位阻挡层中的氧空位浓度低于铁电层中的氧空位浓度。
2.根据权利要求1所述的铁电存储器件，其中，所述铁电层包括结晶金属氧化物。
3.根据权利要求2所述的铁电存储器件，其中，所述结晶金属氧化物包括氧化铪或氧化锆。
4.根据权利要求3所述的铁电存储器件，其中，所述铁电层包括具有2至4化合价的掺杂剂。
5.根据权利要求3所述的铁电存储器件，其中，所述铁电层包括从由碳C、硅Si、镁Mg、铝Al、钇Y、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr、钆Gd和镧La组成的组中选择的至少一种掺杂剂。
6.根据权利要求2所述的铁电存储器件，其中，所述氧空位阻挡层和所述铁电层包括相同的金属氧化物。
7.根据权利要求1所述的铁电存储器件，其中，所述氧空位阻挡层是铁电的。
8.根据权利要求1所述的铁电存储器件，其中，所述氧空位阻挡层包括氧化铪、氧化锆和氧化钛中的至少一种。
9.根据权利要求8所述的铁电存储器件，其中，所述氧空位阻挡层包括分布在所述金属氧化物中的具有4化合价的掺杂剂。
10.根据权利要求8所述的铁电存储器件，其中，所述氧空位阻挡层包括硅Si、锆Zr、锗Ge、锡Sn、铅Pb和钛Ti中的至少一种作为掺杂剂。
11.根据权利要求1所述的铁电存储器件，其中，所述栅电极层包括从由钨W、钛Ti、铜Cu、铝Al、铂Pt、铱Ir、钌Ru、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽组成的组中选择的至少一种。
12.根据权利要求1所述的铁电存储器件，其中，所述氧空位阻挡层包括设置在所述衬底和所述铁电层之间的第一氧空位阻挡层和设置在所述铁电层和所述栅电极层之间的第二氧空位阻挡层。
13.一种铁电存储器件，包括：
衬底；
设置在所述衬底上的铁电金属氧化物；
设置在所述铁电金属氧化物上的栅电极层；以及
至少设置在所述衬底和所述铁电金属氧化物之间或者所述铁电金属氧化物和所述栅电极层之间的铁电氧空位阻挡层，
其中，所述铁电金属氧化物和所述铁电氧空位阻挡层包括相同的金属氧化物，
其中，每个所述铁电金属氧化物和铁电氧空位阻挡层都包括氧空位，并且
铁电氧空位阻挡层中的氧空位浓度低于铁电金属氧化物中的氧空位浓度。
14.根据权利要求13所述的铁电存储器件，其中，所述铁电金属氧化物包括氧化铪或氧化锆。
15.根据权利要求14所述的铁电存储器件，其中，所述铁电金属氧化物包括具有2至4化合价的掺杂剂。
16.根据权利要求13所述的铁电存储器件，其中，所述铁电氧空位阻挡层包括满足化学计量比的结晶金属氧化物，所述结晶金属氧化物包括氧化铪、氧化锆和氧化钛中的至少一种。
17.根据权利要求16所述的铁电存储器件，其中，所述铁电氧空位阻挡层包括分布在所述结晶金属氧化物中的具有4化合价的掺杂剂。
18.根据权利要求13所述的铁电存储器件，其中，所述铁电金属氧化物和所述铁电氧空位阻挡层各自包括掺杂剂，并且所述铁电金属氧化物中的所述掺杂剂的化合价不同于所述铁电氧空位阻挡层中的所述掺杂剂的化合价。
19.根据权利要求13所述的铁电存储器件，其中，所述栅电极层包括从由钨W、钛Ti、铜Cu、铝Al、铂Pt、铱Ir、钌Ru、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽组成的组中选择的至少一种。
20.根据权利要求13所述的铁电存储器件，还包括在所述栅电极层的相对端部处设置在所述衬底中的源极区和漏极区。
CN201810752564.9A 2017-07-14 2018-07-10 铁电存储器件 Active CN109256387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170089922A KR20190008047A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자
KR10-2017-0089922 2017-07-14

Publications (2)

Publication Number Publication Date
CN109256387A CN109256387A (zh) 2019-01-22
CN109256387B true CN109256387B (zh) 2023-04-28

Family

ID=65000187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810752564.9A Active CN109256387B (zh) 2017-07-14 2018-07-10 铁电存储器件

Country Status (3)

Country Link
US (1) US11056508B2 (zh)
KR (1) KR20190008047A (zh)
CN (1) CN109256387B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066511A1 (en) * 2018-08-27 2020-02-27 Intel Corporation Fabrication of undoped hfo2 ferroelectric layer using pvd
US10651300B2 (en) * 2018-09-26 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Charge storage and sensing devices and methods
US20220115052A1 (en) * 2019-01-28 2022-04-14 Institute of Microelectronics, Chinese Academy of Sciences Writing method and erasing method of fusion memory
CN110034190B (zh) * 2019-04-11 2023-02-28 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
US11018239B2 (en) * 2019-04-13 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210015148A (ko) * 2019-07-31 2021-02-10 에스케이하이닉스 주식회사 음의 캐패시턴스를 구비하는 강유전층을 포함하는 비휘발성 메모리 장치
US11839087B2 (en) * 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same
US11581335B2 (en) * 2020-06-23 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction devices with metal-FE interface layer and methods for forming the same
US11769815B2 (en) * 2021-03-05 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier barrier layer for tuning a threshold voltage of a ferroelectric memory device
KR102591190B1 (ko) * 2022-02-23 2023-10-20 한국과학기술원 산소 포집을 이용한 강유전체 전자 소자 및 그의 제조 방법
CN116981258A (zh) * 2022-04-15 2023-10-31 华为技术有限公司 一种铁电存储单元、存储器及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436597A (zh) * 2008-12-10 2009-05-20 华中科技大学 一种用于铁电存储器的铁电薄膜电容及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2178091A1 (en) 1994-10-04 1996-04-11 Robertus Adrianus Maria Wolters Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier
US6133051A (en) * 1998-06-30 2000-10-17 Advanced Technology Materials, Inc. Amorphously deposited metal oxide ceramic films
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
US6512256B1 (en) * 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100476375B1 (ko) * 2002-12-27 2005-03-17 주식회사 하이닉스반도체 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
KR100960013B1 (ko) * 2008-07-24 2010-05-28 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
CN101752237B (zh) * 2008-12-16 2012-08-08 国际商业机器公司 在半导体器件中形成高k栅极叠层的方法
JP2014053568A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 強誘電体メモリ及びその製造方法
US10193065B2 (en) * 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US10033383B1 (en) * 2017-03-20 2018-07-24 Globalfoundries Inc. Programmable logic elements and methods of operating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436597A (zh) * 2008-12-10 2009-05-20 华中科技大学 一种用于铁电存储器的铁电薄膜电容及其制备方法

Also Published As

Publication number Publication date
KR20190008047A (ko) 2019-01-23
US11056508B2 (en) 2021-07-06
CN109256387A (zh) 2019-01-22
US20190019802A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
CN109256387B (zh) 铁电存储器件
CN109256388B (zh) 铁电存储器件
US11508846B2 (en) Ferroelectric memory device
US10374054B2 (en) Ferroelectric memory devices
US10388786B2 (en) Nonvolatile memory device
US7745286B2 (en) Methods of forming semiconductor devices
CN110634953B (zh) 铁电半导体器件
US10923501B2 (en) Ferroelectric memory device and method of manufacturing the same
US10978483B2 (en) Ferroelectric memory device
US20140070157A1 (en) Nonvolatile semiconductor memory device
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
KR20040093606A (ko) 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
JP2008205191A (ja) 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
US9865809B2 (en) Nonvolatile resistance change element
US8559216B2 (en) Nonvolatile semiconductor memory device
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
KR20050038658A (ko) 강유전 반도체를 이용한 비휘발성 메모리

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant