CN109219928B - 数据处理装置、数据处理方法及计算机可读取的存储介质 - Google Patents

数据处理装置、数据处理方法及计算机可读取的存储介质 Download PDF

Info

Publication number
CN109219928B
CN109219928B CN201680086352.0A CN201680086352A CN109219928B CN 109219928 B CN109219928 B CN 109219928B CN 201680086352 A CN201680086352 A CN 201680086352A CN 109219928 B CN109219928 B CN 109219928B
Authority
CN
China
Prior art keywords
crc
region
bit string
frame
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680086352.0A
Other languages
English (en)
Other versions
CN109219928A (zh
Inventor
宫崎清人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109219928A publication Critical patent/CN109219928A/zh
Application granted granted Critical
Publication of CN109219928B publication Critical patent/CN109219928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Abstract

区域指定部(1002)对第1区域、第2区域、第3区域进行指定，提取第2区域的位串和规定位串之间的差量，该第1区域是在发送帧内出现定型位串的区域，该第2区域是出现与规定位串类似的位串的区域，该第3区域是出现非定型位串的区域。第一CRC取得部(1003)从CRC表格取得与定型位串对应的第一CRC。第二CRC取得部(1004)从CRC表格取得与规定位串对应的第二CRC。差量CRC取得部(1005)从CRC表格取得与提取出的差量对应的差量CRC。第三CRC生成部(1006)生成与第3区域的位串对应的第三CRC。帧CRC生成部(1007)使用第一CRC、第二CRC、差量CRC和第三CRC，生成发送帧的CRC。

Description

数据处理装置、数据处理方法及计算机可读取的存储介质
技术领域
本发明涉及数据处理装置、数据处理方法及数据处理程序。
背景技术
在专利文献1中公开了通过简易的运算生成CRC(Cyclic Redundancy Check)的方法。下面，对专利文献1的CRC计算的原理进行说明。
作为发送对象的第2数据相对于第1数据仅特定的位的值不同。第1数据的CRC是已计算出的。
在专利文献1中，预先求出仅与所述特定的位对应的位的值为1，其它全部位的值为0的第3数据的CRC，将第3数据的CRC保存于表格。而且，在专利文献1中，通过进行第1数据的CRC和第3数据的CRC的异或运算，从而求出第2数据的CRC。
专利文献1：日本专利第4896931号
发明内容
在功能安全通信等要求可靠性的领域中，如果没有在规定时间内完成处理则会导致障碍，因此就CRC运算时间而言，必须考虑最差执行时间。因此，在这样的领域中想要缩短CRC运算时间的情况下，必须缩短最差执行时间。
在专利文献1的方法中，在第1数据和第2数据之间的差小的情况下能够缩短CRC运算时间。但是，在第1数据和第2数据之间的差不小的情况下不能够缩短CRC运算时间。具体而言，在1位1位地求出第1数据和第2数据的差而求出第2数据的CRC的情况下，虽然保存CRC的表格的大小相对小，但表格的参照次数变多。因此，CRC运算时间变长。
另外，作为代替方法，想到将与第1数据和第2数据的差对应的全部的CRC保存于表格。在该情况下，表格参照次数变少，但表格的大小变得庞大，为了储存表格会需要大量存储区域。
本发明的主要目的在于，在抑制表格的大小的同时，缩短CRC运算时间。
本发明涉及的数据处理装置具有：
区域指定部，其对第1区域、第2区域、第3区域进行指定，提取所述第2区域的位串和规定位串之间的差量，该第1区域是在发送帧内出现定型位串的区域，该第2区域是在所述发送帧内出现与所述规定位串类似的位串的区域，该第3区域是在所述发送帧内出现非定型位串的区域；
第一CRC取得部，其针对所述第1区域，从储存有多个CRC的CRC表格取得与所述定型位串对应的CRC即第一CRC，其中，CRC为循环冗余校验；
第二CRC取得部，其针对所述第2区域，从所述CRC表格取得与所述规定位串对应的CRC即第二CRC；
差量CRC取得部，其从所述CRC表格取得与通过所述区域指定部提取出的所述差量对应的CRC即差量CRC；
第三CRC生成部，其生成与所述第3区域的位串对应的CRC即第三CRC；以及
帧CRC生成部，其使用所述第一CRC、所述第二CRC、所述差量CRC和所述第三CRC，生成所述发送帧的CRC。
发明的效果
根据本发明，仅将与定型位串对应的第一CRC、与规定位串对应的第二CRC、与规定位串和第2区域的位串之间的差量对应的差量CRC保存于表格即可。另外，能够从表格取得第一CRC、第二CRC和差量CRC，基于第三CRC和取得的第一CRC、第二CRC、差量CRC，生成发送帧的CRC。这样，根据本发明，能够在抑制表格的大小的同时，缩短CRC运算时间。
附图说明
图1是表示实施方式1涉及的控制装置的硬件结构例的图。
图2是表示实施方式1涉及的控制装置的功能结构例的图。
图3是表示实施方式1涉及的控制装置的动作例的流程图。
图4是表示实施方式1涉及的帧和CRC的关系的图。
图5是表示对实施方式1涉及的基准字段及差量位的关系进行决定的流程的流程图。
图6是表示对实施方式1涉及的基准字段及差量位的关系进行决定的流程的流程图。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。在下面的实施方式的说明及附图中，标注相同标号的表示相同部分或相当的部分。
实施方式1.
在本实施方式中，对能够在抑制表格的大小的同时，缩短CRC运算时间的控制装置10进行说明。
本实施方式涉及的控制装置10具有图1所示的硬件结构，另外，具有图2所示的功能结构。后面对图1及图2的详细内容进行叙述。
本实施方式涉及的控制装置10按照将所发送的发送帧作为对象的通信协议，将发送帧在逻辑上分割为多个区域，针对各个区域求出CRC。除了一部分区域，控制装置10从CRC表格取得各区域的CRC。在CRC表格中储存有多个CRC。而且，控制装置10进行所得到的各区域的CRC的异或运算，生成发送帧的CRC。
控制装置10将发送帧的区域如下述那样进行分割。
(1)出现定型位串(regular bit string)的第1区域
(2)出现与规定位串类似的位串的第2区域
(3)出现非定型位串的第3区域
针对各个通信协议，出现固定位串即定型位串的区域、出现半固定的位串的区域、出现随机的非定型位串的区域是已决定下来的。
本实施方式涉及的控制装置10基于发送帧所依据的通信协议，对第1区域、第2区域、第3区域进行指定，该第1区域是在发送帧内出现定型位串的区域，该第2区域是出现与规定位串类似的位串(半固定的位串)的区域，该第3区域是出现非定型位串的区域。
就在第2区域出现的位串而言，希望与规定位串以例如大于或等于70％的程度一致，但作为第2区域，能够任意地决定以何种程度要求与规定位串的一致率。即，能够任意地决定第2区域的位串与规定位串以何种程度“类似”。
在CRC表格中，针对各个通信协议，预先储存有与定型位串对应的CRC、与规定位串对应的CRC。此外，与第3区域的位串对应的CRC没有储存于CRC表格。
此外，发送帧的第2区域的位串有可能与规定位串不一致。因此，控制装置10对发送帧的第2区域的位串和规定位串的差量进行提取。此外，在CRC表格中，针对各个差量的位位置，预先储存有所对应的CRC。
控制装置10从CRC表格取得与定型位串对应的CRC(相当于第一CRC)、与规定位串对应的CRC(相当于第二CRC)以及与差量对应的CRC(相当于差量CRC)。另外，控制装置10对与第3区域的位串对应的CRC(相当于第三CRC)进行计算。
而且，控制装置10进行这些CRC的异或运算，生成发送帧的CRC。
在现有方法中存在为了缩短最差执行时间，所需要的表格的模式(pattern)数量变得庞大的问题，但在本实施方式中通过由划分了层级的表格条目的组合来表现数据的全部模式，能够在抑制表格大小的增加的同时还缩短最差执行时间。
***结构的说明***
图1表示本实施方式涉及的控制装置10的硬件结构例。另外，图2表示控制装置10的功能结构例。控制装置10相当于数据处理装置。另外，由控制装置10进行的动作相当于数据处理方法。
如图1所示，控制装置10为利用总线105将输入输出接口101、通信接口102、处理器103及存储装置104连接的计算机。
输入输出接口101用于信号的输入输出。具体而言，输入输出接口101用于来自与控制装置10连接的传感器、开关等的信号输入。另外，输入输出接口101用于向与控制装置10连接的致动器、灯等的信号输出。
通信接口102进行通信，该通信用于与其它控制装置之间进行控制数据的互相通讯。具体而言，作为控制数据，通信接口102对附加了CRC的发送帧进行发送。
处理器103执行程序。具体而言，处理器103执行实现图2所示的帧生成部1001、帧结构决定部1002、基准帧CRC取得部1003、基准字段CRC取得部1004、差量位CRC取得部1005、可变字段CRC生成部1006、运算部1007及帧连结部1008的功能的程序。实现帧生成部1001、帧结构决定部1002、基准帧CRC取得部1003、基准字段CRC取得部1004、差量位CRC取得部1005、可变字段CRC生成部1006、运算部1007及帧连结部1008的功能的程序相当于数据处理程序。
存储装置104对由处理器103执行的上述程序进行存储。另外，存储装置104对CRC表格进行存储。
此外，为了提高控制装置10的可用性，也可以将处理器103及存储装置104冗余化。
在图2中，帧生成部1001依据通信协议的规格，生成应发送的发送帧的帧头及有效载荷部。如上所述，根据发送帧所依据的通信协议，发送帧的结构得以确定。因此，帧生成部1001将发送帧和通信协议的信息输出至帧结构决定部1002。
帧结构决定部1002基于从帧生成部1001输出的通信协议的信息，针对由帧生成部1001生成的发送帧而对第1区域、第2区域和第3区域进行指定。另外，帧结构决定部1002提取第2区域的位串和规定位串之间的差量。
帧结构决定部1002相当于区域指定部。另外，由帧结构决定部1002进行的处理相当于区域指定处理。
基准帧CRC取得部1003从CRC表格取得针对第1区域的CRC。
基准帧CRC取得部1003相当于第一CRC取得部。另外，由基准帧CRC取得部1003进行的处理相当于第一CRC取得处理。
基准字段CRC取得部1004从CRC表格取得针对第2区域的CRC。
基准字段CRC取得部1004相当于第二CRC取得部。另外，由基准字段CRC取得部1004进行的处理相当于第二CRC取得处理。
差量位CRC取得部1005从CRC表格取得针对差量位的CRC。
差量位CRC取得部1005相当于差量CRC取得部。另外，由差量位CRC取得部1005进行的处理相当于差量CRC取得处理。
可变字段CRC生成部1006生成第3区域的CRC。可变字段CRC生成部1006应用例如能够与任意的字段值相适配的、通过从高位起的逐次异或运算进行的现有方法。
可变字段CRC生成部1006相当于第三CRC生成部。另外，由可变字段CRC生成部1006进行的处理相当于第三CRC生成处理。
运算部1007进行全部CRC的异或，生成发送帧的CRC。
运算部1007相当于帧CRC生成部。另外，由运算部1007进行的处理相当于帧CRC生成处理。
帧连结部1008在由帧生成部1001生成的发送帧的末尾，结合由运算部1007生成的CRC。其结果，输出附加了CRC的发送帧。
***动作的说明***
下面，参照图3及图4，对本实施方式涉及的控制装置10中的CRC生成的流程进行说明。
图3是表示控制装置10的动作例的流程图。图4示出帧和CRC的关系。在图4中示出生成向发送帧201附加的CRC 210的过程。
在步骤S01中，帧生成部1001生成发送帧201。此处，帧生成部1001基于通信协议α，生成图4的发送帧201。
在图4的发送帧201中，区域201a及区域201c相当于第1区域，区域201b相当于第2区域，区域201d相当于第3区域。即，在区域201a及区域201c中包含定型位串。在区域201b中包含与规定位类似的位串。在区域201d中包含非定型位串。
帧生成部1001将对发送帧201和通信协议α进行通知的信息输出至帧结构决定部1002。
接着，在步骤S02中，帧结构决定部1002基于发送帧201所依据的通信协议α，对发送帧201的第1区域、第2区域、第3区域进行指定。其结果，帧结构决定部1002将区域201a及区域201c指定为第1区域，将区域201b指定为第2区域，将区域201d指定为第3区域。另外，帧结构决定部1002求出包含于区域201b的位串和规定位串之间的差量位。
另外，帧结构决定部1002针对第1区域201a、201c，将与通信协议α的定型位串对应的CRC的标识符通知给基准帧CRC取得部1003。
另外，帧结构决定部1002针对第2区域201b，将与通信协议α的规定位串对应的CRC的标识符通知给基准字段CRC取得部1004。
另外，帧结构决定部1002将包含于第3区域201d的位串输出至可变字段CRC生成部1006。
另外，帧结构决定部1002将与差量位对应的CRC的标识符通知给差量位CRC取得部1005。
在步骤S03中，基准帧CRC取得部1003基于来自帧结构决定部1002的所通知的标识符，针对第1区域201a、201c，从CRC表格取得与通信协议α的定型位串对应的CRC。
更具体而言，基准帧CRC取得部1003从CRC表格取得图4所示的基准帧202的CRC211。基准帧202为与发送帧201相同帧长的帧。在基准帧202中，与发送帧201的区域201a对应的区域202a由与区域201a相同的定型位串构成，与发送帧201的区域201c对应的区域202c由与区域201c相同的定型位串构成。另一方面，区域202a及区域202c之外的区域的位值为0。
在步骤S04中，基准字段CRC取得部1004基于来自帧结构决定部1002的所通知的标识符，针对第2区域201b，从CRC表格取得与通信协议α的规定位串对应的CRC。
更具体而言，基准字段CRC取得部1004从CRC表格取得图4所示的帧203的CRC 212。帧203为与发送帧201相同帧长的帧。在帧203中，与发送帧201的区域201b对应的区域203b由规定位串构成。另一方面，区域203b之外的区域的位值为0。此外，储存有规定位串的区域203b也称为基准字段。
在步骤S05中为存在差量位的情况下，即在从帧结构决定部1002通知了与差量位对应的CRC的标识符的情况下，差量位CRC取得部1005在步骤S06中，基于从帧结构决定部1002通知的标识符，从CRC表格取得与差量位对应的CRC。
更具体而言，差量位CRC取得部1005从CRC表格取得图4所示的帧204的CRC 213。帧204为与发送帧201相同帧长的帧。在帧204中，与区域201b的位串和区域203b的规定位串之间的差量位对应的位置204n的位值为1。另一方面，位置204n之外的区域的位值为0。
在步骤S07中，可变字段CRC生成部1006生成针对从帧结构决定部1002输出的第3区域201d的位串的CRC 214。此外，第3区域201d也称为可变字段。
在步骤S08中，运算部1007进行CRC 211、CRC 212、CRC 213、CRC 214的异或运算，生成发送帧201的CRC 210。
最后，在步骤S09中，帧连结部1008将CRC 210连结于发送帧201的末尾。
此外，在图3中示出了以步骤S03、步骤S04、步骤S05及步骤S06、步骤S07的顺序进行处理的例子，但也可以并行地进行上述步骤S03、步骤S04、步骤S05及步骤S06、步骤S07。
***其它***
根据本实施方式，需要保证全部模式的发送帧都能够由基准帧、基准字段、差量位及可变字段的组合构成，并且能够由小于或等于规定值的表格参照次数生成。
下面，对发送帧的构成方法及将表格参照次数抑制为小于或等于规定值的基准字段及差量位的构成方法进行说明。
1.发送帧的构成方法
根据通信协议，有时根据定周期通信、非定周期通信等通信类别，发送出现定型位串的区域大不相同的多种发送帧。在这样的情况下，需要按照发送帧的各个种类，准备不同的基准帧。
如上所述，出现任意位串且难以预测所出现的位串的字段为可变字段。可变字段为例如发送帧的有效载荷部。
从发送帧将基准帧内的出现定型位串的字段及可变字段除去后的字段成为基准字段。在发送帧中基准字段存在大于或等于1个。即，也可以在发送帧内存在多个基准字段。既可以将在发送帧内被分割开的多个基准字段分别作为独立的基准字段进行处理，也可以将多个基准字段作为1个基准字段进行处理。
2.基准字段及差量位的构成方法
在CRC的生成时，必须以图4的帧203的基准字段203b的规定位串和发送帧201的基准字段201b的位串之间的汉明距离的最大值，即差量位的个数的数量求出CRC。此时，需要以差量位的个数的次数对表格进行参照的运算。因此，差量位的个数影响CRC运算时间。
另一方面，为了抑制表格参照次数，想到将基准字段203b的规定位串的种类增加。例如，在图4的例子中，如果除“1101”之外，像“0000”、“1000”、“1100”、“1110”、“1111”那样使基准字段203b的规定位串的种类增加，则能够减少差量位的合计次数，能够减少表格参照次数。但是，在该情况下，由于与基准字段对应的CRC的个数增加，因此CRC表格的表格大小增大。
为了获得运算时间和表格大小的平衡，系统管理者针对差量位的数量和表格大小各自设定目标值，通过图5及图6所示的方法求出满足这两者的目标值的基准字段及差量位的结构。
在步骤S101中，系统管理者求出能够发送的字段的全部模式。
在步骤S102中，如果字段中存在位值不变的区域，则系统管理者将针对该区域使位值固定、使位值变化的区域的位值为0的帧，设定为临时的基准帧。
在步骤S103中，系统管理者针对字段的全部模式，对与临时的基准帧的汉明距离进行计算。另外，按照汉明距离对字段的全部模式进行分类。
在步骤S104中，系统管理者在汉明距离最大的字段的集合和汉明距离为(最大-1)的字段的集合之间，提取出值共通的位。
在步骤S105中，系统管理者对步骤S104中提取出的共通位的值是否为1进行判定。
如果共通位的值为1，则系统管理者进行步骤S106，如果共通位的值为0，则系统管理者进行步骤S107。
在步骤S106中，系统管理者将与共通位对应的临时的基准帧的位的值设为1。
在步骤S107中，系统管理者针对字段的全部模式，对与临时的基准帧的汉明距离进行计算。
在步骤S108中，系统管理者对步骤S107中计算出的汉明距离的最大值是否小于或等于目标值进行判定。
如果步骤S107中计算出的汉明距离的最大值小于或等于目标值，则系统管理者进行步骤S111，如果不小于或等于目标值则进行步骤S109。
在步骤S109中，针对与临时的基准帧的汉明距离最大的字段的集合，系统管理者选择取0和1这两个值的位。即，系统管理者除了该位为0的临时的基准帧之外，得到该位为1的临时的基准帧。
此外，系统管理者将各字段的模式是根据哪个字段计算的记录下来。
在步骤S110中，系统管理者对步骤S109中追加了临时的基准帧后的表格数是否小于或等于目标值进行判定。如果表格数小于或等于目标值，则系统管理者进行步骤S107。如果不小于或等于目标值，则系统管理者视作不能够实现作为目标的表格参照次数及表格大小这两者，将图5及图6所示的流程结束。
在步骤S111中，将至此计算出的临时的基准字段全部决定为最终的基准字段，将图5及图6所示的流程结束。
***实施方式的效果的说明***
在本实施方式中，仅将与定型位串对应的第一CRC、与规定位串对应的第二CRC、与规定位串和第2区域的位串之间的差量对应的差量CRC保存于CRC表格即可。另外，能够从CRC表格取得第一CRC、第二CRC和差量CRC，基于取得的第一CRC、第二CRC、差量CRC和第三CRC，生成发送帧的CRC。这样，根据本实施方式，能够在抑制表格的大小的同时，缩短CRC运算时间。
***硬件结构的说明***
最后，进行控制装置10的硬件结构的补充说明。
图1所示的处理器103为进行处理的IC(Integrated Circuit)。
处理器103为CPU(Central Processing Unit)、DSP(Digital Signal Processor)等。
图1所示的存储装置104为RAM(Random Access Memory)、ROM(Read OnlyMemory)、闪存、HDD(Hard Disk Drive)等。
图1所示的通信接口102包含接收数据的接收器及发送数据的发送器。
通信接口102为例如通信芯片或NIC(Network Interface Card)。
图1所示的输入输出接口101为例如鼠标、键盘、显示器等。
另外，在存储装置104中还存储有OS(Operating System)。
而且，OS的至少一部分是由处理器103执行的。
处理器103一边执行OS的至少一部分，一边执行程序，该程序实现帧生成部1001、帧结构决定部1002、基准帧CRC取得部1003、基准字段CRC取得部1004、差量位CRC取得部1005、可变字段CRC生成部1006、运算部1007及帧连结部1008(下面，也将它们总称为“部”)的功能。
处理器103通过执行OS，从而进行任务管理、存储器管理、文件管理、以及通信控制等。
另外，将表示“部”的处理结果的信息、数据、信号值、变量值存储于存储装置104、处理器103内的寄存器及缓存器中的至少任意一个。
另外，实现“部”的功能的程序也可以存储于磁盘、软盘、光盘、高密度盘、蓝光(注册商标)盘、DVD等便携式存储介质。
另外，也可以将“部”改称为“电路”或“工序”或“流程”或“处理”。
另外，控制装置10也可以由逻辑IC(Integrated Circuit)、GA(Gate Array)、ASIC(Application Specific Integrated Circuit)、FPGA(Field-Programmable Gate Array)等电子电路实现。
在该情况下，“部”被分别作为电子电路的一部分而实现。
此外，也将处理器及上述电子电路总称为处理电路。
标号的说明
10控制装置，101输入输出接口，102通信接口，103处理器，104存储装置，105总线，1001帧生成部，1002帧结构决定部，1003基准帧CRC取得部，1004基准字段CRC取得部，1005差量位CRC取得部，1006可变字段CRC生成部，1007运算部，1008帧连结部。

Claims (5)

1.一种数据处理装置，其具有：
区域指定部，其对第1区域、第2区域、第3区域进行指定，提取所述第2区域的位串和规定位串之间的差量，该第1区域是在发送帧内出现定型位串的区域，该第2区域是在所述发送帧内出现与大于或等于1个所述规定位串的任意者类似的位串的区域，该第3区域是在所述发送帧内出现非定型位串的区域；
第一CRC取得部，其针对所述第1区域，从储存有多个CRC的CRC表格取得与所述定型位串对应的CRC即第一CRC，其中，CRC为循环冗余校验；
第二CRC取得部，其针对所述第2区域，从所述CRC表格取得与类似于所述第2区域的位串的规定位串对应的CRC即第二CRC；
差量CRC取得部，其从所述CRC表格取得与通过所述区域指定部提取出的所述差量对应的CRC即差量CRC；
第三CRC生成部，其生成与所述第3区域的位串对应的CRC即第三CRC；以及
帧CRC生成部，其使用所述第一CRC、所述第二CRC、所述差量CRC和所述第三CRC，生成所述发送帧的CRC，
所述区域指定部将出现满足下述条件的位串的区域指定为所述第2区域，即，与以使得所述差量的数量和所述CRC表格的表格大小小于或等于各自的目标值的方式决定了个数和位模式的大于或等于1个规定位串的任意者类似。
2.根据权利要求1所述的数据处理装置，其中，
所述第一CRC取得部从所述CRC表格取得满足下述条件的帧的CRC作为所述第一CRC，即，帧长与所述发送帧相同，与所述第1区域对应的区域由所述定型位串构成，与所述第1区域对应的区域之外的区域的位值为0，
所述第二CRC取得部从所述CRC表格取得满足下述条件的帧的CRC作为所述第二CRC，即，帧长与所述发送帧相同，与所述第2区域对应的区域由与所述第2区域的位串类似的规定位串构成，与所述第2区域对应的区域之外的区域的位值为0，
所述差量CRC取得部从所述CRC表格取得满足下述条件的帧的CRC作为所述差量CRC，即，帧长与所述发送帧相同，与所述差量对应的位置的位值为1，与所述差量对应的位置之外的区域的位值为0，
所述帧CRC生成部进行所述第一CRC、所述第二CRC、所述差量CRC和所述第三CRC的异或运算而生成所述发送帧的CRC。
3.根据权利要求1所述的数据处理装置，其中，
所述区域指定部基于所述发送帧所依据的通信协议，对所述第1区域、所述第2区域、所述第3区域进行指定。
4.一种数据处理方法，具有：
区域指定处理，计算机对第1区域、第2区域、第3区域进行指定，提取所述第2区域的位串和规定位串之间的差量，该第1区域是在发送帧内出现定型位串的区域，该第2区域是在所述发送帧内出现与大于或等于1个所述规定位串的任意者类似的位串的区域，该第3区域是在所述发送帧内出现非定型位串的区域；
第一CRC取得处理，所述计算机针对所述第1区域，从储存有多个CRC的CRC表格取得与所述定型位串对应的CRC即第一CRC，其中，CRC为循环冗余校验；
第二CRC取得处理，所述计算机针对所述第2区域，从所述CRC表格取得与类似于所述第2区域的位串的规定位串对应的CRC即第二CRC；
差量CRC取得处理，所述计算机从所述CRC表格取得与提取出的所述差量对应的CRC即差量CRC；
第三CRC生成处理，所述计算机生成与所述第3区域的位串对应的CRC即第三CRC；以及
帧CRC生成处理，所述计算机使用所述第一CRC、所述第二CRC、所述差量CRC和所述第三CRC，生成所述发送帧的CRC，在所述区域指定处理中，所述计算机将出现满足下述条件的位串的区域指定为所述第2区域，即，与以使得所述差量的数量和所述CRC表格的表格大小小于或等于各自的目标值的方式决定了个数和位模式的大于或等于1个规定位串的任意者类似。
5.一种存储有数据处理程序的计算机可读取的存储介质，该数据处理程序使计算机执行如下处理：
区域指定处理，对第1区域、第2区域、第3区域进行指定，提取所述第2区域的位串和规定位串之间的差量，该第1区域是在发送帧内出现定型位串的区域，该第2区域是在所述发送帧内出现与大于或等于1个所述规定位串的任意者类似的位串的区域，该第3区域是在所述发送帧内出现非定型位串的区域；
第一CRC取得处理，针对所述第1区域，从储存有多个CRC的CRC表格取得与所述定型位串对应的CRC即第一CRC，其中，CRC为循环冗余校验；
第二CRC取得处理，针对所述第2区域，从所述CRC表格取得与类似于所述第2区域的位串的规定位串对应的CRC即第二CRC；
差量CRC取得处理，从所述CRC表格取得与通过所述区域指定处理提取出的所述差量对应的CRC即差量CRC；
第三CRC生成处理，生成与所述第3区域的位串对应的CRC即第三CRC；以及
帧CRC生成处理，使用所述第一CRC、所述第二CRC、所述差量CRC和所述第三CRC，生成所述发送帧的CRC，
在所述区域指定处理中，使所述计算机将出现满足下述条件的位串的区域指定为所述第2区域，即，与以使得所述差量的数量和所述CRC表格的表格大小小于或等于各自的目标值的方式决定了个数和位模式的大于或等于1个规定位串的任意者类似。
CN201680086352.0A 2016-06-07 2016-06-07 数据处理装置、数据处理方法及计算机可读取的存储介质 Active CN109219928B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/066927 WO2017212547A1 (ja) 2016-06-07 2016-06-07 データ処理装置、データ処理方法及びデータ処理プログラム

Publications (2)

Publication Number Publication Date
CN109219928A CN109219928A (zh) 2019-01-15
CN109219928B true CN109219928B (zh) 2022-06-28

Family

ID=57937632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680086352.0A Active CN109219928B (zh) 2016-06-07 2016-06-07 数据处理装置、数据处理方法及计算机可读取的存储介质

Country Status (6)

Country Link
US (1) US10771095B2 (zh)
JP (1) JP6073006B1 (zh)
CN (1) CN109219928B (zh)
DE (1) DE112016006791B4 (zh)
TW (1) TW201743208A (zh)
WO (1) WO2017212547A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005508B (zh) * 2018-04-25 2023-02-17 三菱电机株式会社 信息处理装置、信息处理方法及计算机可读取的记录介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2006185090A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd Ｃｒｃ演算装置及びｃｒｃ演算方法
CN102498745A (zh) * 2009-07-03 2012-06-13 岩星比德科有限公司 用于向无线站的组用信令发送活跃指派的装置和方法
CN104079387A (zh) * 2013-03-26 2014-10-01 华为技术有限公司 数据重传方法及装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4896931A (zh) 1972-03-27 1973-12-11
DE69320321T2 (de) 1993-02-05 1998-12-24 Hewlett Packard Co Verfahren und Gerät zum Nachprüfen von CRC-Koden, wobei CRC Teilkode kombiniert werden
JPH06311049A (ja) 1993-04-20 1994-11-04 Nippon Denki Musen Denshi Kk Ｃｒｃ符号算出回路
JP3257298B2 (ja) 1994-11-16 2002-02-18 松下電器産業株式会社 Ｃｒｃ符号生成方法
US6560742B1 (en) * 1999-12-09 2003-05-06 International Business Machines Corporation Parallel system and method for cyclic redundancy checking (CRC) generation
DE60236896D1 (de) * 2002-04-22 2010-08-12 Fujitsu Ltd Fehlerdetektionscodierer und -decodierer
JP3880934B2 (ja) 2003-01-28 2007-02-14 Ｎｅｃエレクトロニクス株式会社 Ｃｒｃ符号生成方法
JP4896931B2 (ja) 2008-06-24 2012-03-14 株式会社東芝 検査符号生成方法
US8261175B2 (en) * 2008-11-14 2012-09-04 Intel Mobile Communications GmbH Method and apparatus for performing a CRC check
JP2012169926A (ja) 2011-02-15 2012-09-06 Fujitsu Ltd Ｃｒｃ演算回路
JP5724601B2 (ja) 2011-05-10 2015-05-27 富士通株式会社 Ｃｒｃ演算回路及びプロセッサ
US8607129B2 (en) * 2011-07-01 2013-12-10 Intel Corporation Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic
US8726124B2 (en) * 2012-07-19 2014-05-13 Nvidia Corporation Cyclic redundancy check generation via distributed time multiplexed linear feedback shift registers
FR3038188B1 (fr) * 2015-06-29 2017-08-11 Stmicroelectronics (Grenoble 2) Sas Systeme de verification de l’integrite d’une communication entre deux circuits
US9823960B2 (en) * 2015-09-10 2017-11-21 Cavium, Inc. Apparatus and method for parallel CRC units for variably-sized data frames
US10248498B2 (en) * 2016-11-21 2019-04-02 Futurewei Technologies, Inc. Cyclic redundancy check calculation for multiple blocks of a message

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181807A (ja) * 1998-12-16 2000-06-30 Murata Mach Ltd 記録媒体のデータ検査方法及び装置
JP2006185090A (ja) * 2004-12-27 2006-07-13 Matsushita Electric Ind Co Ltd Ｃｒｃ演算装置及びｃｒｃ演算方法
CN102498745A (zh) * 2009-07-03 2012-06-13 岩星比德科有限公司 用于向无线站的组用信令发送活跃指派的装置和方法
CN104079387A (zh) * 2013-03-26 2014-10-01 华为技术有限公司 数据重传方法及装置

Also Published As

Publication number Publication date
US10771095B2 (en) 2020-09-08
US20190109605A1 (en) 2019-04-11
JP6073006B1 (ja) 2017-02-01
WO2017212547A1 (ja) 2017-12-14
TW201743208A (zh) 2017-12-16
CN109219928A (zh) 2019-01-15
JPWO2017212547A1 (ja) 2018-06-14
DE112016006791T5 (de) 2019-01-17
DE112016006791B4 (de) 2020-02-06

Similar Documents

Publication Publication Date Title
KR102272117B1 (ko) 블록체인 기반 데이터 프로세싱 방법 및 디바이스
EP2081170A1 (en) Information security apparatus
KR20180019597A (ko) 하이브리드 데이터 압축 및 압축해제를 위한 방법, 장치 및 시스템
US20110022617A1 (en) Finite automaton generation system for string matching for multi-byte processing
WO2012167034A2 (en) Method and apparatus to perform functional compression
CN106919764B (zh) 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法
CN105531964A (zh) 链接伙伴之间的备用巷道的协调
CN107016223B (zh) 一种抗硬件木马芯片设计方法及系统
CN107239620B (zh) 一种抗硬件木马集成电路设计方法及系统
US8868584B2 (en) Compression pattern matching
JP5724626B2 (ja) プロセス配置装置、プロセス配置方法及びプロセス配置プログラム
CN109219928B (zh) 数据处理装置、数据处理方法及计算机可读取的存储介质
US10324963B2 (en) Index creating device, index creating method, search device, search method, and computer-readable recording medium
CN111737534B (zh) 文件处理方法、装置及设备
WO2016177088A1 (zh) 一种检测信号的方法和装置
US10956599B2 (en) Non-transitory computer readable recording medium, alteration detection method, and alteration detection apparatus
US8803714B2 (en) Transmitting device and receiving device
WO2014007583A1 (ko) Ｆｐｇａ 기반된 진정한 난수 생성기의 성능 향상을 위한 장치 및 방법
KR101909500B1 (ko) 로그 데이터 관리 디바이스 및 로그 관리 시스템
CN110785967B (zh) 管理装置、通信系统、管理方法及存储介质
US20130091393A1 (en) Transmission test device and transmission test method
US10846085B2 (en) Multi-lane data processing circuit and system
CN113760221B (zh) 基于物理不可复制功能的真随机数产生器以及相关方法
US20230153186A1 (en) Security ic and operating method thereof
Millwood et al. A Generic Obfuscation Framework for Preventing ML-Attacks on Strong-PUFs through Exploitation of DRAM-PUFs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant