JPWO2017212547A1 - データ処理装置、データ処理方法及びデータ処理プログラム - Google Patents
データ処理装置、データ処理方法及びデータ処理プログラム Download PDFInfo
- Publication number
- JPWO2017212547A1 JPWO2017212547A1 JP2016564341A JP2016564341A JPWO2017212547A1 JP WO2017212547 A1 JPWO2017212547 A1 JP WO2017212547A1 JP 2016564341 A JP2016564341 A JP 2016564341A JP 2016564341 A JP2016564341 A JP 2016564341A JP WO2017212547 A1 JPWO2017212547 A1 JP WO2017212547A1
- Authority
- JP
- Japan
- Prior art keywords
- crc
- area
- bit string
- frame
- transmission frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 230000005540 biological transmission Effects 0.000 claims abstract description 69
- 239000000284 extract Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 33
- 238000004891 communication Methods 0.000 claims description 30
- 206010009944 Colon cancer Diseases 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
領域指定部（１００２）は、送信フレーム内で定型ビット列が出現する第１の領域と、規定ビット列に類似するビット列が出現する第２の領域と、非定型ビット列が出現する第３の領域とを指定し、第２の領域のビット列と規定ビット列との差分を抽出する。第１のＣＲＣ取得部（１００３）は、定型ビット列に対応する第１のＣＲＣをＣＲＣテーブルから取得する。第２のＣＲＣ取得部（１００４）は、規定ビット列に対応する第２のＣＲＣをＣＲＣテーブルから取得する。差分ＣＲＣ取得部（１００５）は、抽出された差分に対応する差分ＣＲＣをＣＲＣテーブルから取得する。第３のＣＲＣ生成部（１００６）は、第３の領域のビット列に対応する第３のＣＲＣを生成する。フレームＣＲＣ生成部（１００７）は、第１のＣＲＣと第２のＣＲＣと差分ＣＲＣと第３のＣＲＣとを用いて、送信フレームのＣＲＣを生成する。
Description
本発明は、データ処理装置、データ処理方法及びデータ処理プログラムに関する。
特許文献１には、簡易な演算によりＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）を生成する方法が開示されている。以下に、特許文献１のＣＲＣ算出の原理を説明する。
送信対象の第２のデータは第１のデータに対して特定のビットの値のみが異なっている。第１のデータのＣＲＣは算出済みである。
特許文献１では、前記特定のビットに対応するビットのみ値が１であり、他の全てのビットの値が０である第３のデータのＣＲＣをあらかじめ求め、第３のデータのＣＲＣをテーブルに保持しておく。そして、特許文献１では、第１のデータのＣＲＣと、第３のデータのＣＲＣとの排他的論理和演算を行うことにより、第２のデータのＣＲＣを求める。
送信対象の第２のデータは第１のデータに対して特定のビットの値のみが異なっている。第１のデータのＣＲＣは算出済みである。
特許文献１では、前記特定のビットに対応するビットのみ値が１であり、他の全てのビットの値が０である第３のデータのＣＲＣをあらかじめ求め、第３のデータのＣＲＣをテーブルに保持しておく。そして、特許文献１では、第１のデータのＣＲＣと、第３のデータのＣＲＣとの排他的論理和演算を行うことにより、第２のデータのＣＲＣを求める。
機能安全通信など信頼性の要求される分野では、規定時間内に処理が完了しなければ障害に繋がってしまうため、ＣＲＣ演算時間は最悪実行時間を考慮しなければならない。従って、こうした分野でＣＲＣ演算時間を短縮したい場合は、最悪実行時間を短縮することが必須となる。
特許文献１の方法では、第１のデータと第２のデータとの間の差が小さい場合にＣＲＣ演算時間を短縮できる。しかし、第１のデータと第２のデータとの間の差が小さくない場合はＣＲＣ演算時間を短縮することはできない。具体的には、第１のデータと第２のデータとの差を１ビットずつ求めて第２のデータのＣＲＣを求める場合は、ＣＲＣを保持するテーブルのサイズは相対的に小さいものの、テーブルの参照回数が多くなる。このため、ＣＲＣ演算時間が長くなる。
また、代替方法として、第１のデータと第２のデータとの差に対応する全てのＣＲＣをテーブルに保持しておくことが考えられる。この場合は、テーブル参照回数は少なくなるが、テーブルのサイズが膨大になり、テーブルを格納するために多くの記憶領域が必要になってしまう。
特許文献１の方法では、第１のデータと第２のデータとの間の差が小さい場合にＣＲＣ演算時間を短縮できる。しかし、第１のデータと第２のデータとの間の差が小さくない場合はＣＲＣ演算時間を短縮することはできない。具体的には、第１のデータと第２のデータとの差を１ビットずつ求めて第２のデータのＣＲＣを求める場合は、ＣＲＣを保持するテーブルのサイズは相対的に小さいものの、テーブルの参照回数が多くなる。このため、ＣＲＣ演算時間が長くなる。
また、代替方法として、第１のデータと第２のデータとの差に対応する全てのＣＲＣをテーブルに保持しておくことが考えられる。この場合は、テーブル参照回数は少なくなるが、テーブルのサイズが膨大になり、テーブルを格納するために多くの記憶領域が必要になってしまう。
本発明は、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することを主な目的とする。
本発明に係るデータ処理装置は、
送信フレーム内で定型ビット列が出現する第１の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第２の領域と、前記送信フレーム内で非定型ビット列が出現する第３の領域とを指定し、前記第２の領域のビット列と前記規定ビット列との差分を抽出する領域指定部と、
前記第１の領域に対して、前記定型ビット列に対応するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である第１のＣＲＣを、複数のＣＲＣが格納されているＣＲＣテーブルから取得する第１のＣＲＣ取得部と、
前記第２の領域に対して、前記規定ビット列に対応するＣＲＣである第２のＣＲＣを、前記ＣＲＣテーブルから取得する第２のＣＲＣ取得部と、
前記領域指定部により抽出された前記差分に対応するＣＲＣである差分ＣＲＣを、前記ＣＲＣテーブルから取得する差分ＣＲＣ取得部と、
前記第３の領域のビット列に対応するＣＲＣである第３のＣＲＣを生成する第３のＣＲＣ生成部と、
前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣとを用いて、前記送信フレームのＣＲＣを生成するフレームＣＲＣ生成部とを有する。
送信フレーム内で定型ビット列が出現する第１の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第２の領域と、前記送信フレーム内で非定型ビット列が出現する第３の領域とを指定し、前記第２の領域のビット列と前記規定ビット列との差分を抽出する領域指定部と、
前記第１の領域に対して、前記定型ビット列に対応するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である第１のＣＲＣを、複数のＣＲＣが格納されているＣＲＣテーブルから取得する第１のＣＲＣ取得部と、
前記第２の領域に対して、前記規定ビット列に対応するＣＲＣである第２のＣＲＣを、前記ＣＲＣテーブルから取得する第２のＣＲＣ取得部と、
前記領域指定部により抽出された前記差分に対応するＣＲＣである差分ＣＲＣを、前記ＣＲＣテーブルから取得する差分ＣＲＣ取得部と、
前記第３の領域のビット列に対応するＣＲＣである第３のＣＲＣを生成する第３のＣＲＣ生成部と、
前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣとを用いて、前記送信フレームのＣＲＣを生成するフレームＣＲＣ生成部とを有する。
本発明によれば、定型ビット列に対応する第１のＣＲＣと、規定ビット列に対応する第２のＣＲＣと、規定ビット列と第２の領域のビット列との差分に対応する差分ＣＲＣのみをテーブルに保持すればよい。また、テーブルから第１のＣＲＣと第２のＣＲＣと差分ＣＲＣを取得し、取得した第１のＣＲＣと第２のＣＲＣと差分ＣＲＣと、第３のＣＲＣとに基づいて、送信フレームのＣＲＣを生成することができる。このように、本発明によれば、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することができる。
以下、本発明の実施の形態について、図を用いて説明する。以下の実施の形態の説明及び図面において、同一の符号を付したものは、同一の部分または相当する部分を示す。
実施の形態１．
本実施の形態では、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することが可能な制御装置１０を説明する。
本実施の形態に係る制御装置１０は、図１に示すハードウェア構成を有し、また、図２に示す機能構成を有する。図１及び図２については、詳細は後述する。
本実施の形態では、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することが可能な制御装置１０を説明する。
本実施の形態に係る制御装置１０は、図１に示すハードウェア構成を有し、また、図２に示す機能構成を有する。図１及び図２については、詳細は後述する。
本実施の形態に係る制御装置１０は、送信する送信フレームが対象とする通信プロトコルに従って、送信フレームを論理的に複数の領域に分割し、領域ごとにＣＲＣを求める。制御装置１０は、一部の領域を除いて各領域のＣＲＣを、ＣＲＣテーブルから取得する。ＣＲＣテーブルには、複数のＣＲＣが格納されている。そして、制御装置１０は、得られた各領域のＣＲＣの排他的論理和演算を行い、送信フレームのＣＲＣを生成する。
制御装置１０は、送信フレームの領域を、以下のように分割する。
（１）定型ビット列が出現する第１の領域、
（２）規定ビット列に類似するビット列が出現する第２の領域
（３）非定型ビット列が出現する第３の領域
通信プロトコルごとに、固定ビット列である定型ビット列が出現する領域、半固定的なビット列が出現する領域、ランダムな非定型ビット列が出現する領域は決まっている。
本実施の形態に係る制御装置１０は、送信フレームが準拠する通信プロトコルに基づいて、送信フレーム内で定型ビット列が出現する第１の領域と、規定ビット列に類似するビット列（半固定的なビット列）が出現する第２の領域と、非定型ビット列が出現する第３の領域とを指定する。
第２の領域に出現するビット列は、規定ビット列と、例えば７０％以上で一致することが望ましいが、第２の領域として、規定ビット列との一致率をどの程度要求するかは任意に決定することができる。つまり、第２の領域のビット列が規定ビット列とどの程度「類似」するかは、任意に決定することができる。
ＣＲＣテーブルには、通信プロトコルごとに、定型ビット列に対応するＣＲＣ、規定ビット列に対応するＣＲＣが予め格納されている。なお、第３の領域のビット列に対応するＣＲＣはＣＲＣテーブルに格納されていない。
なお、送信フレームの第２の領域のビット列は規定ビット列に一致しない可能性がある。このため、制御装置１０は、送信フレームの第２の領域のビット列と規定ビット列との差分を抽出する。なお、ＣＲＣテーブルには、差分のビット位置ごとに、対応するＣＲＣが予め格納されている。
（１）定型ビット列が出現する第１の領域、
（２）規定ビット列に類似するビット列が出現する第２の領域
（３）非定型ビット列が出現する第３の領域
通信プロトコルごとに、固定ビット列である定型ビット列が出現する領域、半固定的なビット列が出現する領域、ランダムな非定型ビット列が出現する領域は決まっている。
本実施の形態に係る制御装置１０は、送信フレームが準拠する通信プロトコルに基づいて、送信フレーム内で定型ビット列が出現する第１の領域と、規定ビット列に類似するビット列（半固定的なビット列）が出現する第２の領域と、非定型ビット列が出現する第３の領域とを指定する。
第２の領域に出現するビット列は、規定ビット列と、例えば７０％以上で一致することが望ましいが、第２の領域として、規定ビット列との一致率をどの程度要求するかは任意に決定することができる。つまり、第２の領域のビット列が規定ビット列とどの程度「類似」するかは、任意に決定することができる。
ＣＲＣテーブルには、通信プロトコルごとに、定型ビット列に対応するＣＲＣ、規定ビット列に対応するＣＲＣが予め格納されている。なお、第３の領域のビット列に対応するＣＲＣはＣＲＣテーブルに格納されていない。
なお、送信フレームの第２の領域のビット列は規定ビット列に一致しない可能性がある。このため、制御装置１０は、送信フレームの第２の領域のビット列と規定ビット列との差分を抽出する。なお、ＣＲＣテーブルには、差分のビット位置ごとに、対応するＣＲＣが予め格納されている。
制御装置１０は、定型ビット列に対応するＣＲＣ（第１のＣＲＣに相当）と規定ビット列に対応するＣＲＣ（第２のＣＲＣに相当）と差分に対応するＣＲＣ（差分ＣＲＣに相当）をＣＲＣテーブルから取得する。また、制御装置１０は、第３の領域のビット列に対応するＣＲＣ（第３のＣＲＣに相当）を算出する。
そして、制御装置１０は、これらＣＲＣの排他的論理演算を行って、送信フレームのＣＲＣを生成する。
そして、制御装置１０は、これらＣＲＣの排他的論理演算を行って、送信フレームのＣＲＣを生成する。
従来手法では最悪実行時間を短縮するために、必要なテーブルのパターン数が膨大になるという問題があったが、本実施の形態では階層分けしたテーブルエントリの組み合わせによってデータの全パターンを表現することで、テーブルサイズの増加を抑えながら最悪実行時間も短縮可能となる。
＊＊＊構成の説明＊＊＊
図１は、本実施の形態に係る制御装置１０のハードウェア構成例を示す。また、図２は、制御装置１０の機能構成例を示す。制御装置１０は、データ処理装置に相当する。また、制御装置１０により行われる動作は、データ処理方法に相当する。
図１は、本実施の形態に係る制御装置１０のハードウェア構成例を示す。また、図２は、制御装置１０の機能構成例を示す。制御装置１０は、データ処理装置に相当する。また、制御装置１０により行われる動作は、データ処理方法に相当する。
図１に示すように、制御装置１０は、入出力インタフェース１０１、通信インタフェース１０２、プロセッサ１０３及び記憶装置１０４が、バス１０５で接続されているコンピュータである。
入出力インタフェース１０１は、信号の入出力に用いられる。具体的には、入出力インタフェース１０１は、制御装置１０に接続しているセンサやスイッチなどからの信号入力に用いられる。また、入出力インタフェース１０１は、制御装置１０に接続しているアクチュエータやランプなどへの信号出力に用いられる。
通信インタフェース１０２は、他の制御装置との間で制御データを交信するための通信を行う。具体的には、通信インタフェース１０２は、制御データとして、ＣＲＣが付加された送信フレームを送信する。
プロセッサ１０３は、プログラムを実行する。具体的には、プロセッサ１０３は、図２に示すフレーム生成部１００１、フレーム構成決定部１００２、基準フレームＣＲＣ取得部１００３、基準フィールドＣＲＣ取得部１００４、差分ビットＣＲＣ取得部１００５、可変フィールドＣＲＣ生成部１００６、演算部１００７及びフレーム連結部１００８の機能を実現するプログラムを実行する。フレーム生成部１００１、フレーム構成決定部１００２、基準フレームＣＲＣ取得部１００３、基準フィールドＣＲＣ取得部１００４、差分ビットＣＲＣ取得部１００５、可変フィールドＣＲＣ生成部１００６、演算部１００７及びフレーム連結部１００８の機能を実現するプログラムは、データ処理プログラムに相当する。
記憶装置１０４は、プロセッサ１０３が実行する前述のプログラムを記憶する。また、記憶装置１０４は、ＣＲＣテーブルを記憶する。
なお、制御装置１０の可用性を高めるため、プロセッサ１０３及び記憶装置１０４は冗長化されていてもよい。
図２において、フレーム生成部１００１は、通信プロトコルの仕様に準拠して、送信すべき送信フレームのヘッダ及びペイロードを生成する。前述したように、送信フレームが準拠する通信プロトコルによって、送信フレームの構成が定まる。このため、フレーム生成部１００１は、送信フレームと通信プロトコルの情報をフレーム構成決定部１００２に出力する。
フレーム構成決定部１００２は、フレーム生成部１００１から出力された通信プロトコルの情報をもとに、フレーム生成部１００１により生成された送信フレームに対して第１の領域と第２の領域と第３の領域とを指定する。また、フレーム構成決定部１００２は、第２の領域のビット列と規定ビット列との差分を抽出する。
フレーム構成決定部１００２は、領域指定部に相当する。また、フレーム構成決定部１００２により行われる処理は領域指定処理に相当する。
フレーム構成決定部１００２は、領域指定部に相当する。また、フレーム構成決定部１００２により行われる処理は領域指定処理に相当する。
基準フレームＣＲＣ取得部１００３は、第１の領域に対するＣＲＣをＣＲＣテーブルから取得する。
基準フレームＣＲＣ取得部１００３は、第１のＣＲＣ取得部に相当する。また、基準フレームＣＲＣ取得部１００３により行われる処理は第１のＣＲＣ取得処理に相当する。
基準フレームＣＲＣ取得部１００３は、第１のＣＲＣ取得部に相当する。また、基準フレームＣＲＣ取得部１００３により行われる処理は第１のＣＲＣ取得処理に相当する。
基準フィールドＣＲＣ取得部１００４は、第２の領域に対するＣＲＣをＣＲＣテーブルから取得する。
基準フィールドＣＲＣ取得部１００４は、第２のＣＲＣ取得部に相当する。また、基準フィールドＣＲＣ取得部１００４により行われる処理は第２のＣＲＣ取得処理に相当する。
基準フィールドＣＲＣ取得部１００４は、第２のＣＲＣ取得部に相当する。また、基準フィールドＣＲＣ取得部１００４により行われる処理は第２のＣＲＣ取得処理に相当する。
差分ビットＣＲＣ取得部１００５は、差分ビットに対するＣＲＣをＣＲＣテーブルから取得する。
差分ビットＣＲＣ取得部１００５は、差分ＣＲＣ取得部に相当する。また、差分ビットＣＲＣ取得部１００５により行われる処理は差分ＣＲＣ取得処理に相当する。
差分ビットＣＲＣ取得部１００５は、差分ＣＲＣ取得部に相当する。また、差分ビットＣＲＣ取得部１００５により行われる処理は差分ＣＲＣ取得処理に相当する。
可変フィールドＣＲＣ生成部１００６は、第３の領域のＣＲＣを生成する。可変フィールドＣＲＣ生成部１００６は、例えば、任意のフィールド値に対応可能な、上位ビットからの逐次的な排他的論理和演算による既存手法を適用する。
可変フィールドＣＲＣ生成部１００６は、第３のＣＲＣ生成部に相当する。また、可変フィールドＣＲＣ生成部１００６により行われる処理は第３のＣＲＣ生成処理に相当する。
可変フィールドＣＲＣ生成部１００６は、第３のＣＲＣ生成部に相当する。また、可変フィールドＣＲＣ生成部１００６により行われる処理は第３のＣＲＣ生成処理に相当する。
演算部１００７は、全てのＣＲＣの排他的論理和を行って、送信フレームのＣＲＣを生成する。
演算部１００７は、フレームＣＲＣ生成部に相当する。また、演算部１００７により行われる処理はフレームＣＲＣ生成処理に相当する。
演算部１００７は、フレームＣＲＣ生成部に相当する。また、演算部１００７により行われる処理はフレームＣＲＣ生成処理に相当する。
フレーム連結部１００８は、フレーム生成部１００１が生成した送信フレームの末尾に、演算部１００７が生成したＣＲＣを結合する。この結果、ＣＲＣが付加された送信フレームが出力される。
＊＊＊動作の説明＊＊＊
以下、図３及び図４を参照して、本実施の形態に係る制御装置１０でのＣＲＣ生成の流れを説明する。
図３は、制御装置１０の動作例を示すフローチャートである。図４は、フレームとＣＲＣとの関係を示す。図４では、送信フレーム２０１に付加するＣＲＣ２１０を生成する過程が示される。
以下、図３及び図４を参照して、本実施の形態に係る制御装置１０でのＣＲＣ生成の流れを説明する。
図３は、制御装置１０の動作例を示すフローチャートである。図４は、フレームとＣＲＣとの関係を示す。図４では、送信フレーム２０１に付加するＣＲＣ２１０を生成する過程が示される。
ステップＳ０１では、フレーム生成部１００１が、送信フレーム２０１を生成する。ここでは、フレーム生成部１００１は、通信プロトコルαに基づき、図４の送信フレーム２０１を生成するものとする。
図４の送信フレーム２０１では、領域２０１ａ及び領域２０１ｃが第１の領域に相当し、領域２０１ｂが第２の領域に相当し、領域２０１ｄが第３の領域に相当する。つまり、領域２０１ａ及び領域２０１ｃには定型ビット列が含まれている。領域２０１ｂには、規定ビットに類似するビット列が含まれている。領域２０１ｄには、非定型ビット列が含まれている。
フレーム生成部１００１は、送信フレーム２０１と通信プロトコルαを通知する情報をフレーム構成決定部１００２に出力する。
図４の送信フレーム２０１では、領域２０１ａ及び領域２０１ｃが第１の領域に相当し、領域２０１ｂが第２の領域に相当し、領域２０１ｄが第３の領域に相当する。つまり、領域２０１ａ及び領域２０１ｃには定型ビット列が含まれている。領域２０１ｂには、規定ビットに類似するビット列が含まれている。領域２０１ｄには、非定型ビット列が含まれている。
フレーム生成部１００１は、送信フレーム２０１と通信プロトコルαを通知する情報をフレーム構成決定部１００２に出力する。
次に、ステップＳ０２では、フレーム構成決定部１００２が、送信フレーム２０１が準拠している通信プロトコルαに基づき、送信フレーム２０１の第１の領域、第２の領域、第３の領域を指定する。フレーム構成決定部１００２は、この結果、領域２０１ａ及び領域２０１ｃを第１の領域に指定し、領域２０１ｂを第２の領域に指定し、領域２０１ｄを第３の領域に指定する。また、フレーム構成決定部１００２は、領域２０１ｂに含まれるビット列と規定ビット列との差分ビットを求める。
また、フレーム構成決定部１００２は、第１の領域２０１ａ、２０１ｃについて、基準フレームＣＲＣ取得部１００３に、通信プロトコルαの定型ビット列に対応するＣＲＣの識別子を通知する。
また、フレーム構成決定部１００２は、第２の領域２０１ｂについて、基準フィールドＣＲＣ取得部１００４に、通信プロトコルαの規定ビット列に対応するＣＲＣの識別子を通知する。
また、フレーム構成決定部１００２は、第３の領域２０１ｄに含まれるビット列を可変フィールドＣＲＣ生成部１００６に出力する。
また、フレーム構成決定部１００２は、差分ビットに対応するＣＲＣの識別子を差分ビットＣＲＣ取得部１００５に通知する。
また、フレーム構成決定部１００２は、第１の領域２０１ａ、２０１ｃについて、基準フレームＣＲＣ取得部１００３に、通信プロトコルαの定型ビット列に対応するＣＲＣの識別子を通知する。
また、フレーム構成決定部１００２は、第２の領域２０１ｂについて、基準フィールドＣＲＣ取得部１００４に、通信プロトコルαの規定ビット列に対応するＣＲＣの識別子を通知する。
また、フレーム構成決定部１００２は、第３の領域２０１ｄに含まれるビット列を可変フィールドＣＲＣ生成部１００６に出力する。
また、フレーム構成決定部１００２は、差分ビットに対応するＣＲＣの識別子を差分ビットＣＲＣ取得部１００５に通知する。
ステップＳ０３では、基準フレームＣＲＣ取得部１００３が、フレーム構成決定部１００２からの通知された識別子に基づいて、第１の領域２０１ａ、２０１ｃに対して、通信プロトコルαの定型ビット列に対応するＣＲＣを、ＣＲＣテーブルから取得する。
より具体的には、基準フレームＣＲＣ取得部１００３は、ＣＲＣテーブルから、図４に示す基準フレーム２０２のＣＲＣ２１１を取得する。基準フレーム２０２は、送信フレーム２０１と同じフレーム長のフレームである。基準フレーム２０２では、送信フレーム２０１の領域２０１ａに対応する領域２０２ａが領域２０１ａと同じ定型ビット列で構成され、送信フレーム２０１の領域２０１ｃに対応する領域２０２ｃが領域２０１ｃと同じ定型ビット列で構成される。一方、領域２０２ａ及び領域２０２ｃ以外の領域のビット値は０である。
より具体的には、基準フレームＣＲＣ取得部１００３は、ＣＲＣテーブルから、図４に示す基準フレーム２０２のＣＲＣ２１１を取得する。基準フレーム２０２は、送信フレーム２０１と同じフレーム長のフレームである。基準フレーム２０２では、送信フレーム２０１の領域２０１ａに対応する領域２０２ａが領域２０１ａと同じ定型ビット列で構成され、送信フレーム２０１の領域２０１ｃに対応する領域２０２ｃが領域２０１ｃと同じ定型ビット列で構成される。一方、領域２０２ａ及び領域２０２ｃ以外の領域のビット値は０である。
ステップＳ０４では、基準フィールドＣＲＣ取得部１００４が、フレーム構成決定部１００２からの通知された識別子に基づいて、第２の領域２０１ｂに対して、通信プロトコルαの規定ビット列に対応するＣＲＣを、ＣＲＣテーブルから取得する。
より具体的には、基準フィールドＣＲＣ取得部１００４は、ＣＲＣテーブルから、図４に示すフレーム２０３のＣＲＣ２１２を取得する。フレーム２０３は、送信フレーム２０１と同じフレーム長のフレームである。フレーム２０３では、送信フレーム２０１の領域２０１ｂに対応する領域２０２ｂが規定ビット列で構成される。一方、領域２０３ｂ以外の領域のビット値は０である。なお、規定ビット列が格納されている領域２０３ｂを基準フィールドともいう。
より具体的には、基準フィールドＣＲＣ取得部１００４は、ＣＲＣテーブルから、図４に示すフレーム２０３のＣＲＣ２１２を取得する。フレーム２０３は、送信フレーム２０１と同じフレーム長のフレームである。フレーム２０３では、送信フレーム２０１の領域２０１ｂに対応する領域２０２ｂが規定ビット列で構成される。一方、領域２０３ｂ以外の領域のビット値は０である。なお、規定ビット列が格納されている領域２０３ｂを基準フィールドともいう。
ステップＳ０５において差分ビットが存在する場合、すなわち、フレーム構成決定部１００２から差分ビットに対応するＣＲＣの識別子が通知されている場合は、差分ビットＣＲＣ取得部１００５は、フレーム構成決定部１００２から通知された識別子に基づいて、差分ビットに対応するＣＲＣを、ＣＲＣテーブルから取得する。
より具体的には、差分ビットＣＲＣ取得部１００５は、ＣＲＣテーブルから、図４に示すフレーム２０４のＣＲＣ２１３を取得する。フレーム２０４は、送信フレーム２０１と同じフレーム長のフレームである。フレーム２０４では、領域２０１ｂのビット列と領域２０３ｂの規定ビット列との差分ビットに対応する位置２０４ｎのビット値が１である。一方、位置２０４ｎ以外の領域のビット値は０である。
より具体的には、差分ビットＣＲＣ取得部１００５は、ＣＲＣテーブルから、図４に示すフレーム２０４のＣＲＣ２１３を取得する。フレーム２０４は、送信フレーム２０１と同じフレーム長のフレームである。フレーム２０４では、領域２０１ｂのビット列と領域２０３ｂの規定ビット列との差分ビットに対応する位置２０４ｎのビット値が１である。一方、位置２０４ｎ以外の領域のビット値は０である。
ステップＳ０７では、可変フィールドＣＲＣ生成部１００６が、フレーム構成決定部１００２から出力された第３の領域２０１ｄのビット列に対するＣＲＣ２１４を生成する。なお、第３の領域２０１ｄを可変フィールドともいう。
ステップＳ０８では、演算部１００７が、ＣＲＣ２１１、ＣＲＣ２１２、ＣＲＣ２１３、ＣＲＣ２１４の排他的論理和演算を行い、送信フレーム２０１のＣＲＣ２１０を生成する。
最後に、ステップＳ０９において、フレーム連結部１００８が、送信フレーム２０１の末尾にＣＲＣ２１０を連結する。
なお、図３では、ステップＳ０３、ステップＳ０４、ステップＳ０５及びステップＳ０６、ステップＳ０７の順に処理が行われる例が示されているが、これらステップＳ０３、ステップＳ０４、ステップＳ０５及びステップＳ０６、ステップＳ０７が並行して行われてもよい。
＊＊＊その他＊＊＊＊
本実施の形態によれば、すべてのパターンの送信フレームが基準フレーム、基準フィールド、差分ビット及び可変フィールドの組み合わせで構成でき、かつ規定値以下のテーブル参照回数により生成できることを保証する必要がある。
以下では、送信フレームの構成方法及び、テーブル参照回数を規定値以下に抑えるための基準フィールド及び差分ビットの構成方法を説明する。
本実施の形態によれば、すべてのパターンの送信フレームが基準フレーム、基準フィールド、差分ビット及び可変フィールドの組み合わせで構成でき、かつ規定値以下のテーブル参照回数により生成できることを保証する必要がある。
以下では、送信フレームの構成方法及び、テーブル参照回数を規定値以下に抑えるための基準フィールド及び差分ビットの構成方法を説明する。
１．送信フレームの構成方法
通信プロトコルによっては、定周期通信や非定周期通信などの通信種別によって、定型ビット列が出現する領域が大きく異なる複数種の送信フレームが送信される場合がある。このような場合には、送信フレームの種類ごとに、異なる基準フレームを用意する必要がある。
前述したように、任意のビット列が出現し、かつ、出現するビット列の予測が困難なフィールドが、可変フィールドとなる。可変フィールドは、例えば、送信フレームのペイロードである。
送信フレームから、基準フレーム内の定型ビット列が出現するフィールド及び可変フィールドを除いたフィールドが基準フィールドとなる。基準フィールドは送信フレーム中に１つ以上存在する。つまり、送信フレーム内に複数の基準フィールドが存在していてもよい。送信フレーム内で分断されている複数の基準フィールドを、それぞれ、別個の基準フィールドとして扱ってもよいし、複数の基準フィールドを１つの基準フィールドとして扱ってもよい。
通信プロトコルによっては、定周期通信や非定周期通信などの通信種別によって、定型ビット列が出現する領域が大きく異なる複数種の送信フレームが送信される場合がある。このような場合には、送信フレームの種類ごとに、異なる基準フレームを用意する必要がある。
前述したように、任意のビット列が出現し、かつ、出現するビット列の予測が困難なフィールドが、可変フィールドとなる。可変フィールドは、例えば、送信フレームのペイロードである。
送信フレームから、基準フレーム内の定型ビット列が出現するフィールド及び可変フィールドを除いたフィールドが基準フィールドとなる。基準フィールドは送信フレーム中に１つ以上存在する。つまり、送信フレーム内に複数の基準フィールドが存在していてもよい。送信フレーム内で分断されている複数の基準フィールドを、それぞれ、別個の基準フィールドとして扱ってもよいし、複数の基準フィールドを１つの基準フィールドとして扱ってもよい。
２．基準フィールド及び差分ビットの構成方法
ＣＲＣの生成時は、図４のフレーム２０３の基準フィールド２０３ｂの規定ビット列と、送信フレーム２０１の基準フィールド２０１ｂのビット列とのハミング距離の最大値分、すなわち差分ビットの個数分、ＣＲＣを求めなければならない。このとき、差分ビットの個数だけテーブルを参照する演算が必要になる。このため、差分ビットの個数がＣＲＣ演算時間に影響する。
一方で、テーブル参照回数を抑制するためには、基準フィールド２０３ｂの規定ビット列の種類を増やすことが考えられる。例えば、図４の例において、「１１０１」の他に、「００００」、「１０００」、「１１００」、「１１１０」、「１１１１」というように基準フィールド２０３ｂの規定ビット列の種類を増やせば、差分ビットの合計回数を減らすことができ、テーブル参照回数を減らすことができる。しかし、この場合は、基準フィールドに対応するＣＲＣの個数が増加するため、ＣＲＣテーブルのテーブルサイズが増大する。
演算時間とテーブルサイズとのバランスを取るために、システム管理者は、差分ビットの数とテーブルサイズのそれぞれに目標値を設定し、これら両方の目標値を満たすような基準フィールド及び差分ビットの構成を図５及び図６に示す方法で求める。
ＣＲＣの生成時は、図４のフレーム２０３の基準フィールド２０３ｂの規定ビット列と、送信フレーム２０１の基準フィールド２０１ｂのビット列とのハミング距離の最大値分、すなわち差分ビットの個数分、ＣＲＣを求めなければならない。このとき、差分ビットの個数だけテーブルを参照する演算が必要になる。このため、差分ビットの個数がＣＲＣ演算時間に影響する。
一方で、テーブル参照回数を抑制するためには、基準フィールド２０３ｂの規定ビット列の種類を増やすことが考えられる。例えば、図４の例において、「１１０１」の他に、「００００」、「１０００」、「１１００」、「１１１０」、「１１１１」というように基準フィールド２０３ｂの規定ビット列の種類を増やせば、差分ビットの合計回数を減らすことができ、テーブル参照回数を減らすことができる。しかし、この場合は、基準フィールドに対応するＣＲＣの個数が増加するため、ＣＲＣテーブルのテーブルサイズが増大する。
演算時間とテーブルサイズとのバランスを取るために、システム管理者は、差分ビットの数とテーブルサイズのそれぞれに目標値を設定し、これら両方の目標値を満たすような基準フィールド及び差分ビットの構成を図５及び図６に示す方法で求める。
ステップＳ１０１では、システム管理者は、送信しうるフィールドの全パターンを求める。
ステップＳ１０２では、フィールドの中でビット値が変化しない領域があれば、システム管理者は、当該領域についてはビット値を固定し、ビット値が変化する領域のビット値を０とするフレームを、仮の基準フレームに設定する。
ステップＳ１０３では、システム管理者は、フィールドの全パターンに対して、仮の基準フレームとのハミング距離を算出する。また、フィールドの全パターンを、ハミング距離ごとに分類する。
ステップＳ１０４では、システム管理者は、ハミング距離が最大のフィールドの集合と、ハミング距離が（最大−１）であるフィールドの集合で、値が共通しているビットを抽出する。
ステップＳ１０５では、システム管理者は、ステップＳ１０４で抽出された共通ビットの値が１であるか否かを判定する。
共通ビットの値が１であれば、システム管理者はステップＳ１０６を行い、共通ビットの値が０であれば、システム管理者はステップＳ１０７を行う。
共通ビットの値が１であれば、システム管理者はステップＳ１０６を行い、共通ビットの値が０であれば、システム管理者はステップＳ１０７を行う。
ステップＳ１０６では、システム管理者は、共通ビットに対応する、仮の基準フレームのビットの値を１とする。
ステップＳ１０７では、システム管理者は、フィールドの全パターンに対して、仮の基準フレームとのハミング距離を算出する。
ステップＳ１０８では、システム管理者は、ステップＳ１０７で算出したハミング距離の最大値が目標値以下であるか否かを判定する。
ステップＳ１０７で算出したハミング距離の最大値が目標値以下であれば、システム管理者は、ステップＳ１１１を行い、そうでなければステップＳ１０９を行う。
ステップＳ１０７で算出したハミング距離の最大値が目標値以下であれば、システム管理者は、ステップＳ１１１を行い、そうでなければステップＳ１０９を行う。
ステップＳ１０９では、仮の基準フレームからのハミング距離が最大となるフィールドの集合に対して、システム管理者は、０と１の両方の値を取っているビットを選ぶ。つまり、システム管理者は、当該ビットが０である仮の基準フレームに加えて、当該ビットが１である仮の基準フレームを得る。
なお、システム管理者は、各フィールドのパターンを、どのフィールドから算出するかを記録しておく。
なお、システム管理者は、各フィールドのパターンを、どのフィールドから算出するかを記録しておく。
ステップＳ１１０では、システム管理者は、ステップＳ１０９で仮の基準フレームを追加した後のテーブル数が、目標値以下であるか否かを判定する。テーブル数が目標値以下であれば、システム管理者は、ステップＳ１０７を行う。そうでなければ、システム管理者は、目標とするテーブル参照回数及びテーブルサイズの両方を実現することは不可能として、図５及び図６に示すフローを終了する。
ステップＳ１１１では、これまでに算出した仮の基準フィールドすべてを、最終的な基準フィールドとして決定し、図５及び図６に示すフローを終了する。
＊＊＊実施の形態の効果の説明＊＊＊
本実施の形態では、定型ビット列に対応する第１のＣＲＣと、規定ビット列に対応する第２のＣＲＣと、規定ビット列と第２の領域のビット列との差分に対応する差分ＣＲＣのみをＣＲＣテーブルに保持すればよい。また、ＣＲＣテーブルから第１のＣＲＣと第２のＣＲＣと差分ＣＲＣを取得し、取得した第１のＣＲＣと第２のＣＲＣと差分ＣＲＣと、第３のＣＲＣとに基づいて、送信フレームのＣＲＣを生成することができる。このように、本実施の形態によれば、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することができる。
本実施の形態では、定型ビット列に対応する第１のＣＲＣと、規定ビット列に対応する第２のＣＲＣと、規定ビット列と第２の領域のビット列との差分に対応する差分ＣＲＣのみをＣＲＣテーブルに保持すればよい。また、ＣＲＣテーブルから第１のＣＲＣと第２のＣＲＣと差分ＣＲＣを取得し、取得した第１のＣＲＣと第２のＣＲＣと差分ＣＲＣと、第３のＣＲＣとに基づいて、送信フレームのＣＲＣを生成することができる。このように、本実施の形態によれば、テーブルのサイズを抑えながら、ＣＲＣ演算時間を短縮することができる。
＊＊＊ハードウェア構成の説明＊＊＊
最後に、制御装置１０のハードウェア構成の補足説明を行う。
図１に示すプロセッサ１０３は、プロセッシングを行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。
プロセッサ１０３は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等である。
図１に示す記憶装置１０４は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等である。
図１に示す通信インタフェース１０２は、データを受信するレシーバー及びデータを送信するトランスミッターを含む。
通信インタフェース１０２は、例えば、通信チップ又はＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）である。
図１に示す入出力インタフェース１０１は、例えば、マウス、キーボード、ディスプレイ等である。
最後に、制御装置１０のハードウェア構成の補足説明を行う。
図１に示すプロセッサ１０３は、プロセッシングを行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。
プロセッサ１０３は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等である。
図１に示す記憶装置１０４は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等である。
図１に示す通信インタフェース１０２は、データを受信するレシーバー及びデータを送信するトランスミッターを含む。
通信インタフェース１０２は、例えば、通信チップ又はＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）である。
図１に示す入出力インタフェース１０１は、例えば、マウス、キーボード、ディスプレイ等である。
また、記憶装置１０４には、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）も記憶されている。
そして、ＯＳの少なくとも一部がプロセッサ１０３により実行される。
プロセッサ１０３はＯＳの少なくとも一部を実行しながら、フレーム生成部１００１、フレーム構成決定部１００２、基準フレームＣＲＣ取得部１００３、基準フィールドＣＲＣ取得部１００４、差分ビットＣＲＣ取得部１００５、可変フィールドＣＲＣ生成部１００６、演算部１００７及びフレーム連結部１００８（以下、これらをまとめて「部」という）の機能を実現するプログラムを実行する。
プロセッサ１０３がＯＳを実行することで、タスク管理、メモリ管理、ファイル管理、通信制御等が行われる。
また、「部」の処理の結果を示す情報やデータや信号値や変数値が、記憶装置１０４、プロセッサ１０３内のレジスタ及びキャッシュメモリの少なくともいずれかに記憶される。
また、「部」の機能を実現するプログラムは、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ（登録商標）ディスク、ＤＶＤ等の可搬記憶媒体に記憶されてもよい。
そして、ＯＳの少なくとも一部がプロセッサ１０３により実行される。
プロセッサ１０３はＯＳの少なくとも一部を実行しながら、フレーム生成部１００１、フレーム構成決定部１００２、基準フレームＣＲＣ取得部１００３、基準フィールドＣＲＣ取得部１００４、差分ビットＣＲＣ取得部１００５、可変フィールドＣＲＣ生成部１００６、演算部１００７及びフレーム連結部１００８（以下、これらをまとめて「部」という）の機能を実現するプログラムを実行する。
プロセッサ１０３がＯＳを実行することで、タスク管理、メモリ管理、ファイル管理、通信制御等が行われる。
また、「部」の処理の結果を示す情報やデータや信号値や変数値が、記憶装置１０４、プロセッサ１０３内のレジスタ及びキャッシュメモリの少なくともいずれかに記憶される。
また、「部」の機能を実現するプログラムは、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ブルーレイ（登録商標）ディスク、ＤＶＤ等の可搬記憶媒体に記憶されてもよい。
また、「部」を、「回路」又は「工程」又は「手順」又は「処理」に読み替えてもよい。
また、制御装置１０は、ロジックＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＧＡ（Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）といった電子回路により実現されてもよい。
この場合は、「部」は、それぞれ電子回路の一部として実現される。
なお、プロセッサ及び上記の電子回路を総称してプロセッシングサーキットリーともいう。
また、制御装置１０は、ロジックＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＧＡ（Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）といった電子回路により実現されてもよい。
この場合は、「部」は、それぞれ電子回路の一部として実現される。
なお、プロセッサ及び上記の電子回路を総称してプロセッシングサーキットリーともいう。
１０ 制御装置、１０１ 入出力インタフェース、１０２ 通信インタフェース、１０３ プロセッサ、１０４ 記憶装置、１０５ バス、１００１ フレーム生成部、１００２ フレーム構成決定部、１００３ 基準フレームＣＲＣ取得部、１００４ 基準フィールドＣＲＣ取得部、１００５ 差分ビットＣＲＣ取得部、１００６ 可変フィールドＣＲＣ生成部、１００７ 演算部、１００８ フレーム連結部。
Claims (5)
- 送信フレーム内で定型ビット列が出現する第１の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第２の領域と、前記送信フレーム内で非定型ビット列が出現する第３の領域とを指定し、前記第２の領域のビット列と前記規定ビット列との差分を抽出する領域指定部と、
前記第１の領域に対して、前記定型ビット列に対応するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である第１のＣＲＣを、複数のＣＲＣが格納されているＣＲＣテーブルから取得する第１のＣＲＣ取得部と、
前記第２の領域に対して、前記規定ビット列に対応するＣＲＣである第２のＣＲＣを、前記ＣＲＣテーブルから取得する第２のＣＲＣ取得部と、
前記領域指定部により抽出された前記差分に対応するＣＲＣである差分ＣＲＣを、前記ＣＲＣテーブルから取得する差分ＣＲＣ取得部と、
前記第３の領域のビット列に対応するＣＲＣである第３のＣＲＣを生成する第３のＣＲＣ生成部と、
前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣとを用いて、前記送信フレームのＣＲＣを生成するフレームＣＲＣ生成部とを有するデータ処理装置。 - 前記第１のＣＲＣ取得部は、
前記送信フレームと同じフレーム長であり、前記第１の領域に対応する領域が前記定型ビット列で構成され、前記第１の領域に対応する領域以外の領域のビット値が０であるフレームのＣＲＣを、前記第１のＣＲＣとして、前記ＣＲＣテーブルから取得し、
前記第２のＣＲＣ取得部は、
前記送信フレームと同じフレーム長であり、前記第２の領域に対応する領域が前記規定ビット列で構成され、前記第２の領域に対応する領域以外の領域のビット値が０であるフレームのＣＲＣを、前記第２のＣＲＣとして、前記ＣＲＣテーブルから取得し、
前記差分ＣＲＣ取得部は、
前記送信フレームと同じフレーム長であり、前記差分に対応する位置のビット値が１であり、前記差分に対応する位置以外の領域のビット値が０であるフレームのＣＲＣを、前記差分ＣＲＣとして、前記ＣＲＣテーブルから取得し、
前記フレームＣＲＣ生成部は、
前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣの排他的論理和演算を行って前記送信フレームのＣＲＣを生成する請求項１に記載のデータ処理装置。 - 前記領域指定部は、
前記送信フレームが準拠している通信プロトコルに基づき、前記第１の領域と、前記第２の領域と、前記第３の領域とを指定する請求項１に記載のデータ処理装置。 - コンピュータが、送信フレーム内で定型ビット列が出現する第１の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第２の領域と、前記送信フレーム内で非定型ビット列が出現する第３の領域とを指定し、前記第２の領域のビット列と前記規定ビット列との差分を抽出し、
前記コンピュータが、前記第１の領域に対して、前記定型ビット列に対応するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である第１のＣＲＣを、複数のＣＲＣが格納されているＣＲＣテーブルから取得し、
前記コンピュータが、前記第２の領域に対して、前記規定ビット列に対応するＣＲＣである第２のＣＲＣを、前記ＣＲＣテーブルから取得し、
前記コンピュータが、抽出された前記差分に対応するＣＲＣである差分ＣＲＣを、前記ＣＲＣテーブルから取得し、
前記コンピュータが、前記第３の領域のビット列に対応するＣＲＣである第３のＣＲＣを生成し、
前記コンピュータが、前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣとを用いて、前記送信フレームのＣＲＣを生成するデータ処理方法。 - 送信フレーム内で定型ビット列が出現する第１の領域と、前記送信フレーム内で規定ビット列に類似するビット列が出現する第２の領域と、前記送信フレーム内で非定型ビット列が出現する第３の領域とを指定し、前記第２の領域のビット列と前記規定ビット列との差分を抽出する領域指定処理と、
前記第１の領域に対して、前記定型ビット列に対応するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である第１のＣＲＣを、複数のＣＲＣが格納されているＣＲＣテーブルから取得する第１のＣＲＣ取得処理と、
前記第２の領域に対して、前記規定ビット列に対応するＣＲＣである第２のＣＲＣを、前記ＣＲＣテーブルから取得する第２のＣＲＣ取得処理と、
前記領域指定処理により抽出された前記差分に対応するＣＲＣである差分ＣＲＣを、前記ＣＲＣテーブルから取得する差分ＣＲＣ取得処理と、
前記第３の領域のビット列に対応するＣＲＣである第３のＣＲＣを生成する第３のＣＲＣ生成処理と、
前記第１のＣＲＣと前記第２のＣＲＣと前記差分ＣＲＣと前記第３のＣＲＣとを用いて、前記送信フレームのＣＲＣを生成するフレームＣＲＣ生成処理とをコンピュータに実行させるデータ処理プログラム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2016/066927 WO2017212547A1 (ja) | 2016-06-07 | 2016-06-07 | データ処理装置、データ処理方法及びデータ処理プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP6073006B1 JP6073006B1 (ja) | 2017-02-01 |
| JPWO2017212547A1 true JPWO2017212547A1 (ja) | 2018-06-14 |
Family
ID=57937632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016564341A Active JP6073006B1 (ja) | 2016-06-07 | 2016-06-07 | データ処理装置、データ処理方法及びデータ処理プログラム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10771095B2 (ja) |
| JP (1) | JP6073006B1 (ja) |
| CN (1) | CN109219928B (ja) |
| DE (1) | DE112016006791B4 (ja) |
| TW (1) | TW201743208A (ja) |
| WO (1) | WO2017212547A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112018007296B4 (de) | 2018-04-25 | 2022-01-27 | Mitsubishi Electric Corporation | Informationsverarbeitungseinrichtung, Informationsverarbeitungsverfahren und Informationsverarbeitungsprogramm |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896931A (ja) | 1972-03-27 | 1973-12-11 | ||
| DE69320321T2 (de) | 1993-02-05 | 1998-12-24 | Hewlett Packard Co | Verfahren und Gerät zum Nachprüfen von CRC-Koden, wobei CRC Teilkode kombiniert werden |
| JPH06311049A (ja) | 1993-04-20 | 1994-11-04 | Nippon Denki Musen Denshi Kk | Ｃｒｃ符号算出回路 |
| JP3257298B2 (ja) | 1994-11-16 | 2002-02-18 | 松下電器産業株式会社 | Ｃｒｃ符号生成方法 |
| JP2000181807A (ja) * | 1998-12-16 | 2000-06-30 | Murata Mach Ltd | 記録媒体のデータ検査方法及び装置 |
| US6560742B1 (en) * | 1999-12-09 | 2003-05-06 | International Business Machines Corporation | Parallel system and method for cyclic redundancy checking (CRC) generation |
| DE60236896D1 (de) * | 2002-04-22 | 2010-08-12 | Fujitsu Ltd | Fehlerdetektionscodierer und -decodierer |
| JP3880934B2 (ja) | 2003-01-28 | 2007-02-14 | Ｎｅｃエレクトロニクス株式会社 | Ｃｒｃ符号生成方法 |
| JP2006185090A (ja) * | 2004-12-27 | 2006-07-13 | Matsushita Electric Ind Co Ltd | Ｃｒｃ演算装置及びｃｒｃ演算方法 |
| JP4896931B2 (ja) | 2008-06-24 | 2012-03-14 | 株式会社東芝 | 検査符号生成方法 |
| US8261175B2 (en) * | 2008-11-14 | 2012-09-04 | Intel Mobile Communications GmbH | Method and apparatus for performing a CRC check |
| KR20120065319A (ko) * | 2009-07-03 | 2012-06-20 | 록스타 비드코, 엘피 | 액티브 배정을 무선국의 그룹에 시그널링하는 장치 및 방법 |
| JP2012169926A (ja) | 2011-02-15 | 2012-09-06 | Fujitsu Ltd | Ｃｒｃ演算回路 |
| JP5724601B2 (ja) | 2011-05-10 | 2015-05-27 | 富士通株式会社 | Ｃｒｃ演算回路及びプロセッサ |
| US8607129B2 (en) * | 2011-07-01 | 2013-12-10 | Intel Corporation | Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic |
| US8726124B2 (en) * | 2012-07-19 | 2014-05-13 | Nvidia Corporation | Cyclic redundancy check generation via distributed time multiplexed linear feedback shift registers |
| CN104079387B (zh) * | 2013-03-26 | 2017-10-17 | 华为技术有限公司 | 数据重传方法及装置 |
| FR3038188B1 (fr) * | 2015-06-29 | 2017-08-11 | Stmicroelectronics (Grenoble 2) Sas | Systeme de verification de l’integrite d’une communication entre deux circuits |
| US9823960B2 (en) * | 2015-09-10 | 2017-11-21 | Cavium, Inc. | Apparatus and method for parallel CRC units for variably-sized data frames |
| US10248498B2 (en) * | 2016-11-21 | 2019-04-02 | Futurewei Technologies, Inc. | Cyclic redundancy check calculation for multiple blocks of a message |
-
2016
- 2016-06-07 CN CN201680086352.0A patent/CN109219928B/zh active Active
- 2016-06-07 DE DE112016006791.7T patent/DE112016006791B4/de active Active
- 2016-06-07 WO PCT/JP2016/066927 patent/WO2017212547A1/ja active Application Filing
- 2016-06-07 JP JP2016564341A patent/JP6073006B1/ja active Active
- 2016-06-07 US US16/093,949 patent/US10771095B2/en active Active
- 2016-07-27 TW TW105123706A patent/TW201743208A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE112016006791B4 (de) | 2020-02-06 |
| US20190109605A1 (en) | 2019-04-11 |
| US10771095B2 (en) | 2020-09-08 |
| WO2017212547A1 (ja) | 2017-12-14 |
| CN109219928B (zh) | 2022-06-28 |
| DE112016006791T5 (de) | 2019-01-17 |
| CN109219928A (zh) | 2019-01-15 |
| TW201743208A (zh) | 2017-12-16 |
| JP6073006B1 (ja) | 2017-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102272117B1 (ko) | 블록체인 기반 데이터 프로세싱 방법 및 디바이스 | |
| US9537653B2 (en) | Encryption key generating apparatus and computer program product | |
| US10164772B2 (en) | Permutation composition based hash function | |
| US20200210410A1 (en) | Service identifier-based data indexing | |
| US20130173908A1 (en) | Hash Table Organization | |
| JP2017194762A (ja) | インデックス生成プログラム、インデックス生成装置、インデックス生成方法、検索プログラム、検索装置および検索方法 | |
| US10521414B2 (en) | Computer-readable recording medium, encoding method, encoding device, retrieval method, and retrieval device | |
| KR20160056944A (ko) | 캐싱된 플로우들에 기초한 가속 | |
| US20100293424A1 (en) | Semiconductor integrated circuit, information processing apparatus and method, and program | |
| JP6073006B1 (ja) | データ処理装置、データ処理方法及びデータ処理プログラム | |
| JP5724626B2 (ja) | プロセス配置装置、プロセス配置方法及びプロセス配置プログラム | |
| US10324963B2 (en) | Index creating device, index creating method, search device, search method, and computer-readable recording medium | |
| US9716625B2 (en) | Identifying compatible system configurations | |
| TWI643061B (zh) | 用於熵編碼之系統層級測試之電腦實施方法、系統及電腦程式產品 | |
| KR101962720B1 (ko) | Fpga 비트스트림에서의 lut 정보 역공학 방법 및 장치 | |
| US20170270417A1 (en) | Information processing apparatus, information processing system, computer-readable recording medium, and information processing method | |
| US20200177390A1 (en) | Providing data verification in a blockchain ledger | |
| KR102058495B1 (ko) | 오류 검출 회로 및 이를 이용하는 반도체 집적회로 | |
| KR102251241B1 (ko) | 재구성 가능 프로세서의 레지스터를 제어하는 방법 및 장치와 재구성 가능 프로세서의 레지스터를 제어하는 명령어를 생성하는 방법 및 장치 | |
| JP5079671B2 (ja) | ハッシュ値生成装置、検証装置、ハッシュ値生成方法、検証方法、プログラム、および記録媒体 | |
| CN112307010B (zh) | 一种数据存储方法、装置及设备 | |
| CN112005508B (zh) | 信息处理装置、信息处理方法及计算机可读取的记录介质 | |
| US20150019672A1 (en) | Method and System for Record Access in a Distributed System | |
| US10606571B2 (en) | Dependence relationship extraction apparatus and computer readable medium | |
| Millwood et al. | A Generic Obfuscation Framework for Preventing ML-Attacks on Strong-PUFs through Exploitation of DRAM-PUFs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161025 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161025 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6073006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |