CN109219880B - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN109219880B
CN109219880B CN201780034425.6A CN201780034425A CN109219880B CN 109219880 B CN109219880 B CN 109219880B CN 201780034425 A CN201780034425 A CN 201780034425A CN 109219880 B CN109219880 B CN 109219880B
Authority
CN
China
Prior art keywords
protrusions
wiring layer
metal wiring
semiconductor chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780034425.6A
Other languages
English (en)
Other versions
CN109219880A (zh
Inventor
北村明夫
安达新一郎
新井伸英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109219880A publication Critical patent/CN109219880A/zh
Application granted granted Critical
Publication of CN109219880B publication Critical patent/CN109219880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在将半导体芯片与使从该半导体芯片产生的热冷却的冷却部进行电绝缘的基础上，高效地对半导体芯片进行冷却。提供一种半导体模块，具备：半导体芯片；冷却部，内部具有供制冷剂通过的制冷剂通过部；层叠基板，具有比冷却部更靠近半导体芯片的第一金属布线层、比半导体芯片更靠近冷却部的第二金属布线层和设置于第一金属布线层与第二金属布线层之间的绝缘体，冷却部具有：顶板，靠近层叠基板而设置；底板，与顶板对置而设置；多个突起部，设置在底板的与制冷剂通过部接触的面上，在制冷剂的从上游朝向下游的流动方向上相互分开，并在制冷剂通过部的与流动方向正交的宽度方向上各自连续地设置，多个突起部至少设置在与第二金属布线层的在流动方向上的一端重叠的位置和与半导体芯片重叠的位置。

Description

半导体模块
技术领域
本发明涉及半导体模块。
背景技术
以往，已知具有突出部的冷却结构(例如，参照专利文献1和2)。此外，以往，已知将多个具有多个狭缝的板层叠而构成的散热器(例如，参照专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开2008-172014号公报
专利文献2：日本特开2002-141164号公报
专利文献3：日本特开2014-33063号公报
发明内容
技术问题
在将半导体芯片与使从该半导体芯片产生的热冷却的冷却部进行电绝缘的基础上，高效地对半导体芯片进行冷却。
技术方案
在本发明的第一形态中，提供一种半导体模块。半导体模块可以具备半导体芯片、冷却部和层叠基板。冷却部可以在内部具有制冷剂通过部。制冷剂可以通过制冷剂通过部。层叠基板可以具有第一金属布线层、第二金属布线层和绝缘体。第一金属布线层可以比冷却部更靠近半导体芯片。第二金属布线层可以比半导体芯片更靠近冷却部。绝缘体可以设置于第一金属布线层与第二金属布线层之间。冷却部可以具有顶板、底板和多个突起部。顶板可以靠近层叠基板而设置。底板可以与顶板相对而设置。多个突起部可以设置在底板的与制冷剂通过部接触的面上。多个突起部可以在制冷剂的从上游朝向下游的流动方向上相互分开。多个突起部可以在制冷剂通过部的与流动方向正交的宽度方向上各自连续地设置。多个突起部可以至少设置在与第二金属布线层的在流动方向上的一端重叠的位置和与半导体芯片重叠的位置。
第二金属布线层可以设置在顶板上。绝缘体可以设置在第二金属布线层的上方。第一金属布线层可以设置在绝缘体的上方。半导体芯片可以设置在第一金属布线层上。
在多个突起部中的两个突起部中，设置在靠近下游的位置的突起部的高度可以比设置在靠近上游的位置的突起部的高度高。
多个突起部中的设置在靠近下游的位置的相邻的两个突起部的间隔可以比多个突起部中的设置在靠近上游的位置的相邻的两个突起部的间隔窄。
多个突起部可以分别具有前表面。前表面可以面向来自上游的制冷剂的流体。在多个突起部中的两个突起部中，设置在靠近下游的位置的突起部的倾斜角度可以比设置在靠近上游的位置的突起部的倾斜角度大。倾斜角度可以是前表面的相对于底板的角度。
冷却部可以具有上方制冷剂通过部和下方制冷剂通过部。上方制冷剂通过部和下方制冷剂通过部可以分别具有多个突起部。上方制冷剂通过部可以在从底板朝向顶板的高度方向上设置在相对地靠近第二金属布线层的位置。下方制冷剂通过部可以在高度方向上与上方制冷剂通过部重叠地设置在上方制冷剂通过部的下方。
上方制冷剂通过部中的多个突起部与下方制冷剂通过部中的多个突起部可以在高度方向上不重叠。
上方制冷剂通过部中的多个突起部与下方制冷剂通过部中的多个突起部可以在高度方向上分别重叠。
上方制冷剂通过部可以与层叠基板进行热交换。上方制冷剂通过部可以与下方制冷剂通过部进行热交换。
在上方制冷剂通过部的多个突起部中，可以满足下述的(a)、(b)和(c)中的任意一个以上。(a)在上方制冷剂通过部中的多个突起部中的两个突起部中，设置在靠近下游的位置的突起部的高度比设置在靠近上游的位置的突起部的高度高。(b)上方制冷剂通过部中的多个突起部中的设置在靠近下游的位置的相邻的两个突起部的间隔比上方制冷剂通过部中的多个突起部中的设置在靠近上游的位置的相邻的两个突起部的间隔窄。(c)多个突起部分别具有与来自上游的制冷剂的流体面对的前表面，在上方制冷剂通过部中的多个突起部中的两个突起部中，设置在靠近下游的位置的突起部的前表面的相对于底板的倾斜角度比设置在靠近上游的位置的突起部的前表面的相对于底板的倾斜角度大。
半导体芯片可以是RC-IGBT半导体芯片。RC-IGBT半导体芯片可以具有IGBT区和FWD区。IGBT区和FWD区可以设置成条纹状。多个突起部在宽度方向上的延伸方向可以与IGBT区和FWD区的长边方向平行。
半导体模块可以在流动方向上与半导体芯片不同的位置还具有追加的半导体芯片。多个突起部的至少一个可以还设置在半导体芯片与追加的半导体芯片之间。
在冷却部，顶板和底板可以通过在从底板朝向顶板的高度方向上设置在顶板与底板之间的侧板而进行一体化。
第一金属布线层和第二金属布线层的厚度分别为0.6mm以上。
应予说明，上述发明内容并未列举本发明的全部必要特征。此外，这些特征组的子组合也可构成本发明。
附图说明
图1是示出本发明的实施方式的半导体模块100的概要的立体图。
图2的(A)是第一实施方式中的A-A’截面图。图2的(B)是制冷剂通过部20的俯视图。图2的(C)是半导体芯片50的俯视图。
图3是具有多个半导体模块100的逆变器电路的电路图。
图4A是示出突起部22的高度H23在流动方向27上变化的例子的图。
图4B是示出突起部22的间隔L24在流动方向27上变化的例子的图。
图4C是示出突起部22的前表面25的倾斜角度θ在流动方向27上变化的例子的图。
图5的(A)是比较例中的冷却部10的鳍结构的截面图。图5的(B)是比较例中的冷却部10的鳍结构的俯视图。
图6是将本例和比较例的热阻值进行比较而得到的实验结果。
图7A是第二实施方式中的A-A’截面图。
图7B是第二实施方式的变形例中的A-A’截面图。
图8是第三实施方式中的制冷剂通过部20的俯视图。
图9是第四实施方式中的制冷剂通过部20的俯视图。
图10A是第五实施方式中的A-A’截面图。
图10B是第五实施方式的第一变形例中的A-A’截面图。
图10C是第五实施方式的第二变形例中的A-A’截面图。
符号说明
10：冷却部，12：顶板，14：底板，16：侧板，18：制冷剂，20：制冷剂通过部，21：侧部，22：突起部，23：高度H，24：间隔L，25：前表面，26：开口部，27：流动方向，28：宽度方向，29：高度方向，30：层叠基板，32：第一金属布线层，34：绝缘体，36：第二金属布线层，38：热干扰区，42：上方制冷剂通过部，44：下方制冷剂通过部，50：半导体芯片，52：IGBT区，54：FWD区，56：边缘终止区，58：控制电极焊盘，100：半导体模块，120：带开口的板
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求所涉及的发明。此外，在实施方式中所说明的特征的全部组合未必是发明的技术方案所必需的。
图1是示出本发明的实施方式的半导体模块100的概要的立体图。本例的半导体模块100具备：冷却部10，层叠基板30，多个半导体芯片50-1、50-2、50-3，多个半导体芯片50-4、50-5、50-6。应予说明，虽然在图1中省略，但是半导体模块100根据需要也可以包括引线、端子、外壳和固定件等其他部件。
冷却部10具有使来自半导体芯片50的热冷却的功能。本例的冷却部10的一部分具有长方体形状。在本例中，通过将相互对置的顶板12和底板14与设置在顶板12和底板14之间的两个侧板16一体化，从而构成冷却部10的长方体形状。
对此，考虑比较例的虽然顶板12与鳍结构被一体化，但顶板12与底板14未进行一体化的冷却部10。在该比较例的冷却部10中，鳍结构位于制冷剂通过部20。在该比较例的情况下，为了确保冷却部10的刚性，需要将顶板12的厚度设为4mm以上。进一步地，需要将底板14的厚度也设为5mm以上且10mm以下。对于比较例的冷却部10，还参见后述的图5。
对此，本例的冷却部10能够通过将顶板12、底板14以及侧板16进行一体化来确保冷却部10的机械强度。因此，本例的冷却部10与上述比较例的冷却部10相比能够将顶板12减薄。在本例中，可以将顶板12的厚度(即，Z方向的长度)设为2mm以下，也可以设为1mm。这样，本例由于与比较例相比能够使冷却部10小型化，所以能够使半导体模块100小型化。
冷却部10的顶板12、底板14以及侧板16可以通过热传导率比较高的金属来形成。本例的顶板12、底板14以及侧板16由铜(Cu)或铝(Al)形成。通过由热传导率比较高的金属来形成冷却部10，从而与由热传导率比较低的绝缘体等来形成冷却部10的情况相比，能够促进制冷剂18与冷却部10之间的热交换。
本例的冷却部10在内部具有制冷剂通过部20。本例的制冷剂通过部20是供制冷剂18通过的空腔部。制冷剂18在制冷剂通过部20从上游朝向下游流动。在本例中，X轴的负向是制冷剂18的上游，X轴的正向是制冷剂18的下游。在图1中，制冷剂18流动的流动方向27与X轴方向平行。应予说明，流动方向27是制冷剂通过部20中的制冷剂18的整体流动的方向，不是局部流动的方向。
此外，本例中的制冷剂通过部20的宽度方向28是与Y轴方向平行的方向。该宽度方向28与流动方向27正交。宽度方向28也是从位于Y轴的负向的侧板16-2朝向位于Y轴正向的侧板16-1的方向。进一步地，在本例中，从底板14朝向顶板12的高度方向29是与Z轴方向平行的方向。
本例的Z轴是与X轴和Y轴正交的轴。本例的X轴、Y轴和Z轴构成右手坐标系。X轴、Y轴和Z轴用于表示半导体模块100的相对的方向。Z轴方向可以不一定与重力方向平行。本说明书中的“上”、“下”、“上方”和“下方”的用语也不限定为重力方向中的上下方向。这些用语仅是指与Z轴相对而言的方向。
本例的层叠基板30以靠近冷却部10的顶板12的方式设置在顶板12上。本例的层叠基板30具有第一金属布线层32、绝缘体34、第二金属布线层。本例的第一金属布线层32和第二金属布线层与绝缘体34相比，X轴和Y轴方向的长度较小。因此，在图1中，第二金属布线层被绝缘体34遮挡，未图示。第二金属布线层设置于绝缘体34与冷却部10的顶板12之间。
在第一金属布线层32上可以设置多个半导体芯片50。第一金属布线层32可以包括将多个半导体芯片50间电连接的布线。第一金属布线层32可以包括被电绝缘的多个布线或区域。第一金属布线层32可以是由铜(Cu)或铝(Al)形成的布线层。第一金属布线层32的厚度可以是0.6mm以上。通过设为0.6mm以上的厚度，从而能够提高从半导体芯片50的散热性能。本例的第一金属布线层32是具有0.8mm的厚度的铜布线层。
绝缘体34可以是设置于第一金属布线层32与第二金属布线层之间的绝缘基板。绝缘体34可以是氮化硅(SiNx)、氮化铝(AlNx)或氧化铝(Al2O3)的烧结体。
绝缘体34可以具有确保流通大电流的半导体芯片50与金属制的冷却部10之间的电绝缘的功能。由此，即使将整个冷却部10用金属来形成，也能确保半导体芯片50与冷却部10之间的电绝缘。与将冷却部10的一部分或整体用绝缘体来形成的情况相比，如果将整个冷却部10用金属来形成，则能够在顶板12与制冷剂18的热交换以及冷却部10的制造工序和制造费用等方面获得优势。
图2的(A)是第一实施方式中的A-A’截面图。图2的(B)是制冷剂通过部20的俯视图。图2的(C)是半导体芯片50的俯视图。
层叠基板30的第二金属布线层36可以通过焊料部固定在顶板12上。第二金属布线层36也可以是由铜(Cu)或铝(Al)形成的布线层。第二金属布线层36和第一金属布线层32可以具有相同体积。由此，能够抑制因第一金属布线层32和第二金属布线层36的热变形所引起的翘曲量的不同而在绝缘体34施加应力，并在绝缘体34上产生裂缝的情况。由此，能够确保绝缘体34的绝缘可靠性。
第二金属布线层36与第一金属布线层32相比，层内的布线可以设置得更密集。因此，第二金属布线层36的厚度可以比第一金属布线层32薄。第二金属布线层36的厚度也可以是0.6mm以上。通过设为0.6mm以上的厚度，能够提高从半导体芯片50散热的散热性。本例的第二金属布线层36是具有0.75mm的厚度的铜布线层。
本例的半导体芯片50可以由碳化硅(SiC)形成，也可以由硅(Si)形成。半导体芯片50在动作时(例如，处于导通状态时)放热。半导体芯片50的热从比冷却部10更靠近半导体芯片的第一金属布线层32经由绝缘体34而向比半导体芯片50更靠近冷却部10的第二金属布线层36传递。利用虚线示出从半导体芯片50向层叠基板30传递的热的扩散。
本例的冷却部10具有多个突起部22。多个突起部22可以设置在底板14的与制冷剂通过部20接触的面上。多个突起部22可以在流动方向27上相互分开。在本例中，多个突起部22在流动方向27上以2.4mm间隔设置。
多个突起部22可以与顶板12分开地设置。本例的多个突起部22从底板14起算在高度方向29上具有1mm的高度。此外，在本例中，多个突起部22的上端与顶板12之间的间隔为1mm。
通过使在制冷剂通过部20通过的制冷剂18的一部分与突起部22的前表面25碰撞，从而使制冷剂18的一部分在突起部22上朝向顶板12流动。在突起部22上的制冷剂18的流体可以具有相对于流动方向27以预定角度朝向高度方向29的矢量成分。在图2的(A)中，利用箭头符号示出该向上的矢量成分。具有向上的矢量成分的制冷剂18的流体通过与顶板12接触来与顶板12进行热交换。由此，制冷剂18能够使层叠基板30和半导体芯片50冷却。本例的制冷剂18与整体平行于流动方向27而流动的情况相比，能够更高效地使层叠基板30和半导体芯片50冷却。
在从Z轴方向的上方观察时，突起部22之一可以设置于与第二金属布线层36的在流动方向27上的一端重叠的位置。通过进一步对第二金属布线层36的端部的正下方进行冷却，能够抑制在热循环中焊料层劣化的情况。由此，与不在第二金属布线层36的端部的正下方设置突起部22的情况相比，能够增长半导体模块100的寿命。应予说明，第二金属布线层36的一端可以与Y轴(宽度方向28)平行。
此外，突起部22可以至少设置在与半导体芯片50重叠的位置。在本例中，两个以上的突起部22设置在半导体芯片50的下方。由此，能够根据层叠基板30的热扩散分布来高效地使半导体芯片50冷却。
多个半导体芯片50可以在流动方向27上设置在不同的位置。在图2的(A)中，半导体芯片50-4和半导体芯片50-5在流动方向27上设置在不同的位置。从半导体芯片50发出的热随着向层叠基板30的下方传递而向X轴和Y轴方向扩散。由此，形成来自相邻的两个半导体芯片50的热进行干扰的热干扰区38。在图2的(A)中，在半导体芯片50-4和50-5之间形成热干扰区38。热干扰区38的温度比层叠基板30的其他区域的温度高。
为了使热干扰区38冷却，可以在流动方向27上相邻的两个半导体芯片50之间设置至少一个突起部22。在本例中，在半导体芯片50-4和50-5之间的正下方设置一个以上的突起部22。由此，与不在半导体芯片50-4和50-5之间设置突起部22的情况相比，能够更高效地使热干扰区38冷却。
如图2的(B)所示，本例的多个突起部22是带开口的板120的一部分。带开口的板120可以具有多个突起部22和多个侧部21。本例的带开口的板120具有在Y轴方向两端部的一组侧部21和多个突起部22。本例的突起部22在宽度方向28上延伸。与此相对，本例的侧部21与流动方向27平行地延伸。
如图2的(B)所示，多个突起部22在宽度方向28上各自连续。即，突起部22在宽度方向28上相邻的侧部21之间不是离散地而是连续地设置。在本例中，在使用具有预定的排水量的泵的情况下，与在宽度方向28上将制冷剂通过部20分成多个独立的区域的情况相比，能够降低在冷却部10的压力损失。
应予说明，在本例的带开口的板120中，在流动方向27上相邻的两个突起部22与在宽度方向28上相邻的两个侧部21形成一个开口部26。开口部26使底板14在制冷剂通过部20露出。侧部21可以具有与突起部22相同的高度，也可以以从底板14延伸到顶板12的方式设置。
如图2的(C)所示，本例的半导体芯片50是RC-IGBT(Reverse Conducting IGBT：反向导通IGBT)半导体芯片。本例的RC-IGBT半导体芯片具有设置成条纹状的IGBT(InsulatedGate Bipolar Transistor：绝缘栅双极型晶体管)区52和FWD(Free Wheeling Diode：续流二极管)区54。应予说明，本例的条纹与宽度方向28平行地延伸。为了便于理解，在FWD区54标记了点状图案。
在本例的RC-IGBT半导体芯片中，IGBT区52和FWD区54在流动方向27上交替地设置。此外，本例的RC-IGBT以将IGBT区52和FWD区54在XY平面上包围的方式具有边缘终止区56。边缘终止区56可以具有缓和IGBT区52和FWD区54中的电场集中的功能。
IGBT区52的栅极可以通过经由控制电极焊盘58从外部输入的控制信号来控制导通/关断。在IGBT区52根据控制信号而处于导通状态的情况下，在IGBT区52流通有电流，因此，IGBT区52放热。与此相对，在IGBT区52根据控制信号而处于关断状态的情况下，在FWD区54流通有电流，因此，FWD区54放热。
这样，根据IGBT区52的导通/关断，本例的RC-IGBT半导体芯片的IGBT区52和FWD区54交替地放热。即，在半导体模块100的使用中，本例的RC-IGBT半导体芯片无论IGBT区52处于导通状态还是关断状态都放热。在半导体芯片50是RC-IGBT半导体芯片的情况下，每一个半导体芯片50的损耗为例如300W以上。应予说明，在IGBT区52放热的情况下，FWD区54和边缘终止区56可以具有使热扩散的功能。同样地，在FWD区54放热的情况下，IGBT区52和边缘终止区56可以具有使热扩散的功能。
本例的半导体芯片50具有与流动方向27平行的长边和与宽度方向28平行的短边。本例的半导体芯片50的长边的长度为14mm。与此相对，在本例中，在流动方向27上相邻的突起部22间的间隔为2.4mm，因此，在半导体芯片50的正下方可以有5个或6个突起部22。
在本例中，多个突起部22与IGBT区52和FWD区54的长边方向平行地延伸。由此，突起部22能够遍及整个宽度方向28而使半导体芯片50冷却。
与将仅具有IGBT区52的半导体芯片50和仅具有FWD区54的半导体芯片50设置在层叠基板30上的情况相比，本例的从半导体芯片50-4和50-5向层叠基板30的热扩散的范围在流动方向27上变宽。在本例中，从在上游侧的第二金属布线层36的端部的正下方到在下游侧的第二金属布线层36的端部的正下方，多个突起部22以预定的间隔来设置。由此，能够高效地使位于层叠基板30上的全部RC-IGBT半导体芯片冷却。
此外，在两个半导体芯片50为RC-IGBT半导体芯片的情况下，形成上述的热干扰区38。在本例中，在半导体芯片50-4和50-5之间的热干扰区38的正下方也设置突起部22。由此，能够使热干扰区38冷却，因此与不在热干扰区38的正下方设置突起部22的情况相比，能够更高效地使多个半导体芯片50冷却。由此，在热干扰区38的正下方，也能够降低对第二金属布线层36与顶板12之间的焊料层的热负荷。
图3是具有多个半导体模块100的逆变器电路的电路图。在半导体模块100中，多个半导体芯片50-1、50-2和50-3与多个半导体芯片50-4、50-5和50-6分别是RC-IGBT半导体芯片。在此情况下，半导体芯片50-1、50-2和50-3的集电极和发射极可以分别并列地电连接于输入端子P1和输出端子U，半导体芯片50-4、50-5和50-6的集电极和发射极可以分别并列地电连接于输出端子U和另一输入端子N1。应予说明，半导体芯片50-1、50-2和50-3的控制电极焊盘58与半导体芯片50-4、50-5和50-6的控制电极焊盘58可以以沿Y轴方向分开的方向，分别配置在沿流动方向27(X轴方向)排列的方向上(对于控制电极焊盘58，参照图2的(A)和(C))。
半导体芯片50-1、50-2和50-3与半导体芯片50-4、50-5和50-6可以根据输入到控制电极焊盘58的信号而交替地进行开关并放热。输入端子P1可以连接于外部电源的正极，另一输入端子N1可以连接于外部电源的负极，输出端子U可以连接于负载。多个半导体芯片50-1、50-2和50-3可以构成逆变器电路中的上臂，多个半导体芯片50-4、50-5和50-6可以构成同一逆变器电路中的下臂。包含于各臂的多个半导体芯片50可以如本例那样是三个，也可以是一个、两个或四个以上。例如，可以包含20个左右由碳化硅形成的半导体芯片50。第一金属布线层32可以包括第一区域和与第一区域不同且与第一区域电绝缘的第二区域。此外，构成上臂的多个半导体芯片50可以设置于第一区域，构成下臂的多个半导体芯片50可以设置于第二区域。
半导体模块100-2和100-3也具有与半导体模块100-1同样的构成。这里，在半导体模块100-2中，半导体芯片50-1、50-2和50-3的集电极和发射极可以分别电连接于输入端子P2和输出端子V，半导体芯片50-4、50-5和50-6的集电极和发射极可以分别电连接于输出端子V和另一输入端子N2。此外，在半导体模块100-3中，半导体芯片50-1、50-2和50-3的集电极和发射极可以分别电连接于输入端子P3和输出端子W，半导体芯片50-4、50-5和50-6的集电极和发射极可以电连接于输出端子W和另一输入端子N3。输入端子P1、P2和P3可以电连接，此外，其他输入端子N1、N2和N3也可以电连接。本例的逆变器电路可以作为具有输出端子U、V和W的三相交流逆变器电路而发挥功能。半导体模块100-1、半导体模块100-2和100-3可以相互连结或搭载于外壳而进行一体化。
图4A是示出突起部22的高度H23在流动方向27上变化的例子的图。设置在靠近下游的位置的突起部22的高度H23可以比设置在靠近上游的位置的突起部22的高度H23高。应予说明，在本例中，将半导体芯片50-4的正下方作为上游、将半导体芯片50-5的正下方作为中游、将半导体芯片50-6的正下方作为下游。在本例中，中游的突起部22的高度H23-2比上游的突起部22的高度H23-1高。此外，下游的突起部22的高度H23-3比中游的突起部22的高度H23-2高。进一步地，下游的突起部22的高度H23-3比上游的突起部22的高度H23-1高。
突起部22的高度H23可以从上游朝向下游逐渐变高。此外，也可以在上游、中游和下游的各区域内是固定的高度，并随着向下游的区域前进而使突起部22的高度H23阶段性地变高。此外，突起部22的高度H23可以具有上游和中游(低)、下游(高)这两个阶段的高度变化，也可以具有上游(低)、中游和下游(高)这两个阶段的高度变化。
制冷剂18随着越靠近下游则在上游积蓄的热越增加。因此，随着越向下游前进，冷却部10的冷却功能有可能越下降。冷却部10随着流速越大则越能够提高冷却功能。应予说明，随着制冷剂18流动的空间变得越窄，则压力损失会变得越大。
在本例中，由于越靠下游则突起部22的高度H23设置得越高，所以与将全部的突起部22的高度H23设为与下游的突起部22的高度H23-3相同的情况相比，能够降低在制冷剂通过部20内的压力损失，且防止冷却效率在下游的下降。
图4B是示出突起部22的间隔L24在流动方向27上变化的例子的图。设置在靠近下游的位置的相邻的两个突起部22的间隔L24可以比设置在靠近上游的位置的相邻的两个突起部22的间隔L24窄。在本例中，在中游的突起部22的间隔L24-2比在上游的突起部22的间隔L24-1窄。此外，在下游的突起部22的间隔L24-3比在中游的突起部22的间隔L24-2窄。进一步地，在下游的突起部22的间隔L24-3比在上游的突起部22的间隔L24-1窄。
突起部22的间隔L24可以从上游朝向下游逐渐变窄。此外，也可以在上游、中游和下游的各区域内是固定的间隔L24，并随着向下游的区域前进而使突起部22的间隔L24阶段性地变窄。此外，突起部22的间隔L24可以具有上游和中游(宽)、下游(窄)这两个阶段的间隔L24变化，也可以具有上游(宽)、中游和下游(窄)这两个阶段的间隔L24变化。
随着突起部22的间隔L24越窄，则在流动方向27上的每单位长度的突起部22与顶板12之间的平均流路高度变得越窄。因此，随着突起部22的间隔L24越窄，则越能够增大流速。在本例中，由于越靠下游则突起部22的间隔L24设置得越窄，所以与将全部的突起部22的间隔L24设为与下游的突起部22的间隔L24-3相同的情况相比，能够降低在制冷剂通过部20内的压力损失，且防止冷却效率在下游的下降。
图4C是示出突起部22的前表面25的倾斜角度θ在流动方向27上变化的例子的图。在本例中，由与来自上游的制冷剂18的流体面对的前表面25与底板14所规定的倾斜角度在流动方向27上不同。设置在靠近下游的位置的突起部22的倾斜角度θ可以比设置在靠近上游的位置的突起部22的倾斜角度θ大。
在本例中，在中游的突起部22的倾斜角度θ2比在上游的突起部22的倾斜角度θ1大。此外，在下游的突起部22的倾斜角度θ3比在中游的突起部22的倾斜角度θ2大。进一步地，在下游的突起部22的倾斜角度θ3比在上游的突起部22的倾斜角度θ1大。例如，θ1、θ2和θ3满足：20度≤θ1＜θ2＜θ3≤90度。
突起部22的倾斜角度θ可以从上游朝向下游逐渐变大。此外，也可以在上游、中游和下游的各区域内是固定的倾斜角度θ，并随着向下游的区域前进而使突起部22的倾斜角度θ阶段性地变大。此外，突起部22的倾斜角度θ可以具有上游和中游(倾斜角度θ小)、下游(倾斜角度θ大)这两个阶段的倾斜角度θ变化，也可以具有上游(倾斜角度θ小)、中游和下游(倾斜角度θ大)这两个阶段的倾斜角度θ变化。
能够随着越向下游前进，则使朝向顶板12的矢量成分越大。由此，认为具有抑制在下游的冷却功能的下降的优点。应予说明，可以将图4A、图4B和图4C的三个例子中的两个例子进行组合，也可以将三个例子全部进行组合。由此，能够得到各例的有益效果的协同效果。
图5的(A)是比较例中的冷却部10的鳍结构的截面图。图5的(B)是比较例中的冷却部10的鳍结构的俯视图。图5的(B)也是图5的(A)的B-B’截面图。如上所述，在比较例中，顶板12与鳍结构被一体化，但顶板12与底板14是分体构成的，未进行一体化。在比较例中，在宽度方向28上以直线状设置的鳍在流动方向27上偏移一半间距而设置。制冷剂18可以主要与金属制的鳍进行热交换。由此，冷却部10可以使半导体芯片50冷却。
图6是将本例和比较例的热阻值进行比较而得到的实验结果。纵轴是被标准化的热阻值[％]。在图6中，在上述的比较例中，以压力损失为8[kPa]时的半导体芯片50的热阻值进行了标准化。因此，纵轴被示为比例[％]。在图6中，纵轴的数值越大，则代表冷却部10的冷却功能越低。横轴是在制冷剂通过部20中产生的压力损失[kPa]。在相同的冷却部10的结构下，压力损失[kPa]越大，则代表制冷剂18的流速越大。如从图6可明确的那样，在本例中，在压力损失为1kPa以上且20kPa以下，特别是4kPa以上且12kPa以下的范围内，与比较例相比能够使热阻率降低10％以上。
图7A是第二实施方式中的A-A’截面图。本例的制冷剂通过部20具有上方制冷剂通过部42和下方制冷剂通过部44。上方制冷剂通过部42沿高度方向29设置在下方制冷剂通过部44之上。这一点是与第一实施方式的主要区别点，而在其他方面，可以结合第一实施方式或其变形例而应用。也可以将第一实施方式的变形例中的(a)突起部22的高度H23、(b)突起部22的间隔L24和(c)突起部22的前表面25的倾斜角度θ中的任意一个以上应用于本例。
上方制冷剂通过部42在高度方向29上设置在相对地靠近第二金属布线层36的位置。上方制冷剂通过部42可以与层叠基板30进行热交换，也可以与下方制冷剂通过部44进行热交换。下方制冷剂通过部44与上方制冷剂通过部42重叠地设置在上方制冷剂通过部42的下方。下方制冷剂通过部44可以与上方制冷剂通过部42进行热交换。在本例中，与第一实施方式相比能够提高冷却部10的冷却效率。
本例的上方制冷剂通过部42和下方制冷剂通过部44分别具有多个突起部22。在本例中，上方制冷剂通过部42中的多个突起部22与下方制冷剂通过部44中的多个突起部22在高度方向29上不重叠。在本例中，能够在上方制冷剂通过部42中的开口部26的正下方配置下方制冷剂通过部44的突起部22。由此，能够使在上方制冷剂通过部42中被加热后从顶板12朝向底板14的制冷剂18在下方制冷剂通过部44的各突起部22的上部进行冷却。这样，能够在上方制冷剂通过部42和下方制冷剂通过部44之间实现高效的冷却。
应予说明，在本例中，上方制冷剂通过部42的底板14-1兼做下方制冷剂通过部44的顶板12-2，但也可以将上方制冷剂通过部42的底板14-1与下方制冷剂通过部44的顶板12-2单独地设置。此外，在本例中，上方制冷剂通过部42和下方制冷剂通过部44构成独立的两个流路，但可以通过在底板14-1设置贯通孔，从而使制冷剂18自身在上方制冷剂通过部42和下方制冷剂通过部44之间交换。
图7B是第二实施方式的变形例中的A-A’截面图。上方制冷剂通过部42中的多个突起部22与下方制冷剂通过部44中的多个突起部22可以在高度方向29上分别重叠。在本例中，上方制冷剂通过部42的突起部22与下方制冷剂通过部44的突起部22在高度方向29上完全重叠。即，突起部22在流动方向27和宽度方向28上的位置在上方制冷剂通过部42和下方制冷剂通过部44中是一致的。但是，由于带开口的板120的制造和配置的至少一个所引起的误差而使得上方制冷剂通过部42的突起部22与下方制冷剂通过部44的突起部22不完全重叠也是可以的。即，也可以在重叠上产生少许偏差。本例在这一点上与第二实施方式不同，但其他方面可以与第二实施方式相同。
在本例中，可以在上方制冷剂通过部42和下方制冷剂通过部44中，使用相同的带开口的板120来制造冷却部10。因此，在冷却部10的部件成本和组装成本方面有益。应予说明，在本例中，也可以通过在底板14-1设置贯通孔，从而使制冷剂18自身在上方制冷剂通过部42和下方制冷剂通过部44之间交换。
图8是第三实施方式中的制冷剂通过部20的俯视图。图8与图2的(B)对应。在本例中，不位于宽度方向28的端部的侧部21(即，位于宽度方向28的中央附近的侧部21)在高度方向29上从底板14延伸设置到顶板12。由此，位于宽度方向28的中央附近的侧部21可以在宽度方向28上将制冷剂通过部20分成多个独立的区域。在本例中，位于宽度方向28的中央附近的侧部21在宽度方向28上将制冷剂通过部20分成制冷剂通过部20-1、20-2和20-3三个区域。通过该构成，本例的制冷剂18自身可以不在制冷剂通过部20内的宽度方向28上相互交换。
本例的突起部22也在各独立的区域内在宽度方向28上连续。在制冷剂通过部20通过侧部21在宽度方向28上被分成多个独立的区域的本例中，突起部22在宽度方向28上连续是指突起部22在各独立的区域内在宽度方向28上连续。在本例中，在与第一实施方式相同使用具有制冷剂18的排水量的泵的情况下，在冷却部10上的压力损失增加，但与第一实施方式相比能够提高在制冷剂通过部20内的制冷剂18的流速。应予说明，也可以将第一实施方式的变形例中的(a)突起部22的高度H23、(b)突起部22的间隔L24和(c)突起部22的前表面25的倾斜角度θ中的任意一个以上应用于本例。进一步地，也可以基于第一实施方式的变形例，或者与第一实施方式的变形例不同地，将本例与第二实施方式进行组合。
图9是第四实施方式中的制冷剂通过部20的俯视图。图9与图2的(B)对应。在本例中，设置在制冷剂通过部20的开口部26的配置与图8的例子不同。在本例中，制冷剂通过部20-2的开口部26与制冷剂通过部20-1和20-3的开口部26相比，在流动方向27上偏移地设置。偏移量可以是开口部26的流动方向27上的长度的一半。在本例中，多个突起部22也在宽度方向28上分别连续而设置。在本例中，各制冷剂通过部20通过位于宽度方向28的中央附近的侧部21在宽度方向28上被分成多个独立的区域(制冷剂通过部20-1、20-2和20-3)。
本例的突起部22也在各独立的区域内在宽度方向28上连续。在本例中，也能够得到与第一实施方式相同的有益效果。此外，也可以将第一实施方式的变形例中的(a)突起部22的高度H23、(b)突起部22的间隔L24和(c)突起部22的前表面25的倾斜角度θ中的任意一个以上应用于本例。进一步地，也可以基于第一实施方式的变形例，或者与第一实施方式的变形例不同地，将本例与第二实施方式进行组合。
图10A是第五实施方式中的A-A’截面图。本例中的多个突起部22也设置在顶板12的与制冷剂通过部20接触的面。设置在顶板12的多个突起部22也可以在宽度方向28上连续。设置在顶板12的多个突起部22也可以在流动方向27上相互分开，可以在流动方向27上以2.4mm间隔设置。
设置在顶板12的多个突起部22可以是设置在顶板12的带开口的板120的一部分。此外，设置在顶板12的带开口的板120可以与设置在底板14的带开口的板120一体地构成。在两者一体地构成的情况下，与单独地构成的情况相比，可以在冷却部10的组装成本方面有益。
设置在顶板12的多个突起部22与设置在底板14的多个突起部22可以不在高度方向29上相互重叠。在本例中，设置在顶板12的多个突起部22的每一个设置于设置在底板14的多个突起部22中的在流动方向27上相邻的两个突起部22之间。在一例中，设置在顶板12的多个突起部22可以相对于设置在底板14的多个突起部22在流动方向27上偏移一半间距而设置。一半间距可以是指设置在底板14的多个突起部22中的在流动方向27上相邻的两个突起部22的距离的一半。
制冷剂通过部20可以具有设置在顶板12的多个突起部22与设置在底板14的多个突起部22在流动方向27上不重叠的区域。但是，在另一例中，设置在顶板12的多个突起部22与设置在底板14的多个突起部22也可以在流动方向27上重叠。无论怎样，制冷剂18的一部分都可以通过交替地与底板14的突起部22的前表面25和顶板12的突起部22的前表面25碰撞，从而交替地朝向顶板12和朝向底板14而流动。由此，制冷剂18的流动具有相对于流动方向27以预定角度朝向高度方向29的矢量成分，且具有相对于流动方向27以预定角度朝向与高度方向29相反的方向的矢量成分。
在本例中，与制冷剂18整体平行于流动方向27而流动的情况相比，也能够更高效地使层叠基板30和半导体芯片50冷却。在本例中，与第一实施方式相比存在压力损失上升的可能性，但与第一实施方式相比能够提高制冷剂18的流速。此外，在本例中，对于与第一实施方式同样的构成，也能够得到同样的有益效果。
此外，也可以将第一实施方式的变形例中的(a)突起部22的高度H23、(b)突起部22的间隔L24和(c)突起部22的前表面25的倾斜角度θ中的任意一个以上应用于本例。进一步地，也可以在第一实施方式的变形例的基础上，或者与第一实施方式的变形例不同地，将本例与第二实施方式进行组合，也可以将本例与第三实施方式或第四实施方式进行组合。
图10B是第五实施方式的第一变形例中的A-A’截面图。在本例中，设置在顶板12的突起部22的下端与设置在底板14的突起部22的上端在高度方向29上一致。应予说明，在本例中，顶板12的突起部22的下端与底板14的突起部22的上端在制冷剂通过部20的高度方向29的中点处一致。通过虚线示出制冷剂通过部20的高度方向29的中点。在本例的制冷剂通过部20中，制冷剂18无法在流动方向27上直线前进。这一点与图10A的例子不同，但在本例中也能够得到与图10A的例子相同的有益效果。应予说明，在其他例子中，顶板12的突起部22的下端与底板14的突起部22的上端在高度方向29上一致的位置可以比上述的中点更靠近顶板12，也可以比上述的中点更靠近底板14。
图10C是第五实施方式的第二变形例中的A-A’截面图。在本例中，设置在顶板12的突起部22与设置在底板14的突起部22以咬合的方式配置。即，在本例中，设置在顶板12的突起部22的下端位于比设置在底板14的突起部22的上端更靠下的位置。换言之，设置在底板14的突起部22的上端位于比设置在顶板12的突起部22的下端更靠上的位置。应予说明，虚线与图10B的例子相同，是制冷剂通过部20的高度方向29的中点。在本例中，制冷剂18在制冷剂通过部20内部也无法在流动方向27上直线前进。这一点与图10A的例子不同，但是在本例中也能够得到与图10A的例子相同的有益效果。
以上，利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说显而易见的是，可以对上述实施方式进行各种变更或改进。根据权利要求书的记载可知进行了那样的变更或改进的方式也可以包括在本发明的技术范围内。

Claims (15)

1.一种半导体模块，其特征在于，具备：
半导体芯片；
冷却部，其内部具有供制冷剂通过的制冷剂通过部；以及
层叠基板，具有比所述冷却部更靠近所述半导体芯片的第一金属布线层、比所述半导体芯片更靠近所述冷却部的第二金属布线层和设置于所述第一金属布线层与所述第二金属布线层之间的绝缘体，
所述冷却部具有：
顶板，靠近所述层叠基板而设置；
底板，与所述顶板对置而设置；以及
多个突起部，设置在所述底板的与所述制冷剂通过部接触的面上，在所述制冷剂的从上游朝向下游的流动方向上相互分开，并在所述制冷剂通过部的与所述流动方向正交的宽度方向上各自连续地设置以使各个突起部的所述宽度方向上的长度大于所述流动方向上的长度，
所述多个突起部至少设置在与所述第二金属布线层的在所述流动方向上的一端重叠的位置和与所述半导体芯片重叠的位置。
2.根据权利要求1所述的半导体模块，其特征在于，
所述第二金属布线层设置在所述顶板上，
所述绝缘体设置在所述第二金属布线层的上方，
所述第一金属布线层设置在所述绝缘体的上方，
所述半导体芯片设置在所述第一金属布线层上。
3.根据权利要求1所述的半导体模块，其特征在于，
在所述多个突起部中的两个突起部中，设置在靠近所述下游的位置的突起部的高度比设置在靠近所述上游的位置的突起部的高度高。
4.根据权利要求2所述的半导体模块，其特征在于，
在所述多个突起部中的两个突起部中，设置在靠近所述下游的位置的突起部的高度比设置在靠近所述上游的位置的突起部的高度高。
5.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
所述多个突起部中的设置在靠近所述下游的位置的相邻的两个突起部的间隔比所述多个突起部中的设置在靠近所述上游的位置的相邻的两个突起部的间隔窄。
6.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
所述多个突起部分别具有与来自所述上游的所述制冷剂的流体面对的前表面，
在所述多个突起部中的两个突起部中，设置在靠近所述下游的位置的突起部的所述前表面的相对于所述底板的倾斜角度比设置在靠近所述上游的位置的突起部的所述前表面的相对于所述底板的倾斜角度大。
7.根据权利要求1或2所述的半导体模块，其特征在于，
所述冷却部具有：
上方制冷剂通过部，在从所述底板朝向所述顶板的高度方向上设置在相对地靠近所述第二金属布线层的位置，且具有所述多个突起部；以及
下方制冷剂通过部，在所述高度方向上与所述上方制冷剂通过部重叠地设置在所述上方制冷剂通过部的下方，且具有所述多个突起部。
8.根据权利要求7所述的半导体模块，其特征在于，
所述上方制冷剂通过部中的所述多个突起部与所述下方制冷剂通过部中的所述多个突起部在所述高度方向上不重叠。
9.根据权利要求7所述的半导体模块，其特征在于，
所述上方制冷剂通过部中的所述多个突起部与所述下方制冷剂通过部中的所述多个突起部在所述高度方向上分别重叠。
10.根据权利要求7所述的半导体模块，其特征在于，
所述上方制冷剂通过部与所述层叠基板进行热交换，
所述上方制冷剂通过部与所述下方制冷剂通过部进行热交换。
11.根据权利要求7所述的半导体模块，其特征在于，所述半导体模块满足（a）、（b）和（c）中的一个以上，
（a）在所述上方制冷剂通过部中的所述多个突起部中的两个突起部中，设置在靠近所述下游的位置的突起部的高度比设置在靠近所述上游的位置的突起部的高度高；
（b）所述上方制冷剂通过部中的所述多个突起部中的设置在靠近所述下游的位置的相邻的两个突起部的间隔比所述上方制冷剂通过部中的所述多个突起部中的设置在靠近所述上游的位置的相邻的两个突起部的间隔窄；以及
（c）所述多个突起部分别具有与来自所述上游的所述制冷剂的流体面对的前表面，在所述上方制冷剂通过部中的所述多个突起部中的两个突起部中，设置在靠近所述下游的位置的突起部的所述前表面的相对于所述底板的倾斜角度比设置在靠近所述上游的位置的突起部的所述前表面的相对于所述底板的倾斜角度大。
12.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
所述半导体芯片是RC-IGBT半导体芯片，所述RC-IGBT半导体芯片具有设置成条纹状的IGBT区和FWD区，
所述多个突起部在所述宽度方向上的延伸方向与所述IGBT区和所述FWD区的长边方向平行。
13.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
所述半导体模块在所述流动方向上与所述半导体芯片不同的位置还具有追加的半导体芯片，
所述多个突起部的至少一个还设置在所述半导体芯片与所述追加的半导体芯片之间。
14.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
在所述冷却部，所述顶板和所述底板通过在从所述底板朝向所述顶板的高度方向上设置在所述顶板与所述底板之间的侧板而进行一体化。
15.根据权利要求1~4中任一项所述的半导体模块，其特征在于，
所述第一金属布线层和所述第二金属布线层的厚度分别为0.6mm以上。
CN201780034425.6A 2016-12-20 2017-11-01 半导体模块 Active CN109219880B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-246597 2016-12-20
JP2016246597 2016-12-20
PCT/JP2017/039642 WO2018116653A1 (ja) 2016-12-20 2017-11-01 半導体モジュール

Publications (2)

Publication Number Publication Date
CN109219880A CN109219880A (zh) 2019-01-15
CN109219880B true CN109219880B (zh) 2022-06-14

Family

ID=62626211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780034425.6A Active CN109219880B (zh) 2016-12-20 2017-11-01 半导体模块

Country Status (5)

Country Link
US (1) US10756001B2 (zh)
EP (1) EP3454367B1 (zh)
JP (1) JP6645590B2 (zh)
CN (1) CN109219880B (zh)
WO (1) WO2018116653A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005650A1 (ja) * 2019-07-05 2021-01-14 三菱電機株式会社 サーボアンプ
JP7459539B2 (ja) 2020-02-07 2024-04-02 富士電機株式会社 半導体装置
US20230145779A1 (en) * 2020-03-31 2023-05-11 Marelli Corporation Cooling Device
JP6984778B1 (ja) * 2021-05-20 2021-12-22 富士電機株式会社 冷却装置および冷却装置を備える半導体装置
JP2023023518A (ja) * 2021-08-05 2023-02-16 日本電産株式会社 液冷ジャケット、および冷却装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612747A (zh) * 2010-01-08 2012-07-25 丰田自动车株式会社 半导体模块
WO2013118869A1 (ja) * 2012-02-09 2013-08-15 日産自動車株式会社 半導体冷却装置
CN103715156A (zh) * 2012-10-02 2014-04-09 株式会社丰田自动织机 冷却装置和半导体装置
WO2016194158A1 (ja) * 2015-06-03 2016-12-08 三菱電機株式会社 液冷冷却器、及び液冷冷却器に於ける放熱フィンの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414867B2 (en) * 2000-02-16 2002-07-02 Hitachi, Ltd. Power inverter
JP3982180B2 (ja) * 2000-02-16 2007-09-26 株式会社日立製作所 電力変換装置
JP2002141164A (ja) 2000-10-31 2002-05-17 Miyaden Co Ltd 大電力高周波誘導加熱用トランジスタインバータ装置
JP2003188326A (ja) * 2001-12-20 2003-07-04 Hitachi Ltd 冷却装置付電気機器
JP4777264B2 (ja) * 2007-01-11 2011-09-21 株式会社ティラド フィンタイプ液冷ヒートシンク
JP4789813B2 (ja) * 2007-01-11 2011-10-12 トヨタ自動車株式会社 半導体素子の冷却構造
JP4920071B2 (ja) * 2009-11-12 2012-04-18 株式会社日本自動車部品総合研究所 半導体素子の冷却装置
US9293391B2 (en) * 2011-10-12 2016-03-22 Fuji Electric Co., Ltd. Semiconductor module cooler and semiconductor module
JP2013197483A (ja) * 2012-03-22 2013-09-30 Ihi Corp 冷却装置
JP6026808B2 (ja) 2012-08-03 2016-11-16 株式会社ティラド 積層型ヒートシンクのコア
JPWO2014045766A1 (ja) * 2012-09-19 2016-08-18 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2014168913A1 (en) * 2013-04-08 2014-10-16 Nuodb, Inc. Database management system with database hibernation and bursting
CN105408997B (zh) * 2013-09-04 2018-05-08 三菱电机株式会社 半导体模块以及逆变器装置
JP2015073012A (ja) * 2013-10-03 2015-04-16 富士電機株式会社 半導体装置
CN105308742B (zh) * 2013-11-28 2018-04-03 富士电机株式会社 半导体组件用冷却器的制造方法、半导体组件用冷却器、半导体组件和电驱动车辆

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102612747A (zh) * 2010-01-08 2012-07-25 丰田自动车株式会社 半导体模块
WO2013118869A1 (ja) * 2012-02-09 2013-08-15 日産自動車株式会社 半導体冷却装置
CN103715156A (zh) * 2012-10-02 2014-04-09 株式会社丰田自动织机 冷却装置和半导体装置
WO2016194158A1 (ja) * 2015-06-03 2016-12-08 三菱電機株式会社 液冷冷却器、及び液冷冷却器に於ける放熱フィンの製造方法

Also Published As

Publication number Publication date
CN109219880A (zh) 2019-01-15
EP3454367B1 (en) 2021-08-25
US10756001B2 (en) 2020-08-25
JPWO2018116653A1 (ja) 2019-04-04
EP3454367A4 (en) 2019-07-17
WO2018116653A1 (ja) 2018-06-28
US20190148265A1 (en) 2019-05-16
EP3454367A1 (en) 2019-03-13
JP6645590B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
CN109219880B (zh) 半导体模块
US8736043B2 (en) Power device having a specific range of distances between collector and emitter electrodes
US9226430B2 (en) Power semiconductor module
US20150221626A1 (en) Power Semiconductor Module
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
US11251108B2 (en) Semiconductor module mounted on a cooling device for use in a vehicle
JP7039917B2 (ja) 冷却器
JP2017092185A (ja) 半導体装置及びその製造方法
KR20190095144A (ko) 반도체 장치
US11177190B2 (en) Semiconductor device
US20140008782A1 (en) Semiconductor unit
CN113228265A (zh) 半导体组件的电路构造
US9953902B2 (en) Semiconductor device including semiconductor chips electrically connected via a metal plate
CN116613156A (zh) 一种碳化硅功率模块的封装结构
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP7491043B2 (ja) 半導体モジュール
JP7413720B2 (ja) 半導体モジュール
JP7186645B2 (ja) 半導体装置
JP6540587B2 (ja) パワーモジュール
US20240030211A1 (en) Semiconductor module
US11990391B2 (en) Semiconductor device
US11270970B2 (en) Semiconductor device
JP7035868B2 (ja) 半導体装置
US12040258B2 (en) Semiconductor apparatus mounted electrically connected to a plurality of external terminals by a lead

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant