CN109216164B - 图形化的掩膜层及其形成方法 - Google Patents

图形化的掩膜层及其形成方法 Download PDF

Info

Publication number
CN109216164B
CN109216164B CN201710522295.2A CN201710522295A CN109216164B CN 109216164 B CN109216164 B CN 109216164B CN 201710522295 A CN201710522295 A CN 201710522295A CN 109216164 B CN109216164 B CN 109216164B
Authority
CN
China
Prior art keywords
layer
mask
mask layer
groove
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710522295.2A
Other languages
English (en)
Other versions
CN109216164A (zh
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710522295.2A priority Critical patent/CN109216164B/zh
Publication of CN109216164A publication Critical patent/CN109216164A/zh
Application granted granted Critical
Publication of CN109216164B publication Critical patent/CN109216164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Abstract

本发明提供一种图形化的掩膜层及其形成方法，其中，形成方法包括：提供目标刻蚀层，在抗反射层内形成第一凹槽；对抗反射层和图形化结构进行第一表面处理工艺；在形成第一凹槽和第一表面处理工艺之后，刻蚀第一凹槽底部的初始掩膜层，在目标刻蚀层上形成第一掩膜层。所述形成方法可以改善第一掩膜层的线宽粗糙度和刻线边缘粗糙度，从而提高后续形成的半导体器件的电学性能。

Description

图形化的掩膜层及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图形化的掩膜层及其形成方法。
背景技术
在半导体制造领域，随着半导体器件尺寸不断缩小，光刻特征尺寸逐渐接近甚至超过了光学光刻的物理极限，由此给半导体制造技术尤其是光刻技术提出了更加严峻的挑战。超紫外线(EUV)光刻技术具备更小光刻分辨率，但由于种种原因并不能实现光刻特征尺寸的缩小，因此需要继续拓展光刻技术。
双重图形(double patterning，简称DP)技术在不改变现有光刻设备的前提下，作为一种有效提高光刻分辨率的技术促进了光刻技术的发展。双重图形技术的实现方法包括LELE(litho-etch-litho-etch，曝光-刻蚀-曝光-刻蚀)双重图形方法、LFLE(litho-freeze-litho-etch，曝光-凝固-曝光-刻蚀)双重图形化方法、自对准双重图形化(self-aligned double patterning，简称SADP)方法以及自对准多重图形化(self-alignedmultiple patterning，简称SAMP)方法等。
然而，随着半导体器件的密度提高，尺寸缩小，半导体器件的制造工艺难度提高，而所获得的图形化结构的粗糙度变差，使得半导体器件的电学性能变差。
发明内容
本发明解决的问题是提供一种图形化的掩膜层及其形成方法，能够改善开口的侧壁粗糙度，从而提高后续形成的半导体器件的电学性能。
为解决上述问题，本发明提供一种图形化的掩膜层的形成方法，包括：提供目标刻蚀层、位于所述目标刻蚀层上的初始掩膜层、位于所述初始掩膜层上的抗反射层以及位于所述抗反射层上的图形化结构；以所述图形化结构为掩膜，在所述抗反射层内形成第一凹槽；对所述抗反射层和所述图形化结构进行第一表面处理工艺；在形成第一凹槽和第一表面处理工艺之后，刻蚀第一凹槽底部的初始掩膜层，在目标刻蚀层上形成第一掩膜层。
可选的，所述图形化结构表面具有第一粗糙度；对所述抗反射层和所述图形化结构进行第一表面处理工艺，使所述图形化结构具有的第一粗糙度变为第三粗糙度，所述第三粗糙度小于第一粗糙度。
可选的，所述第一表面处理工艺为第一等离子体处理工艺，所述第一等离子体处理工艺产生第一等离子体，在形成第一等离子体的过程中激发紫外光和热。
可选的，所述第一表面处理工艺的工艺气体包括HBr。
可选的，所述第一表面处理工艺的工艺气体还包括H2、Ar和He的一种或多种组合。
可选的，所述图形化结构包括初始图形层。
可选的，还包括：在形成第一凹槽之前，对所述抗反射层和所述初始图形层进行第一表面处理工艺；在完成第一表面处理工艺之后，以所述初始图形层为掩膜，在所述抗反射层内形成第一凹槽。
可选的，还包括：在形成第一凹槽之后，在所述初始图形层的侧壁和顶部表面形成第一保护层；所述第一保护层的形成步骤包括：采用第二等离子体工艺处理所述初始图形层，在所述初始图形层的侧壁和顶部表面形成第一保护层。
可选的，所述第二等离子体工艺的工艺气体包括N2。
可选的，所述第二等离子体处理工艺的工艺气体还包括H2、Ar和He的一种或多种组合。
可选的，所述第一保护层的厚度为10埃～100埃。
可选的，所述图形化结构还包括位于所述初始图形层侧壁和顶部表面的第二保护层。
可选的，在刻蚀第一凹槽底部的初始掩膜层之前，还包括：以所述初始图形层和所述第二保护层为掩膜，在所述抗反射层内形成第一凹槽；在形成第一凹槽之后，对所述抗反射层和所述图形化结构进行第一表面处理工艺。
可选的，所述第一凹槽侧壁具有第二粗糙度；在形成第一凹槽之后，对所述抗反射层和所述图形化结构进行第一表面处理工艺，使所述第一凹槽侧壁具有的第二粗糙度变为第四粗糙度，所述第四粗糙度小于第二粗糙度。
可选的，采用第一刻蚀工艺在所述抗反射层内形成所述第一凹槽，所述第一刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
可选的，所述第一刻蚀工艺为干法刻蚀工艺，所述第一刻蚀工艺的工艺气体包括CxHyFz，其中x：z为1：1～10:1，y为0～5。
可选的，所述第一刻蚀工艺的工艺气体还包括O2、Ar和He的一种或多种组合。
可选的，所述第一凹槽的深度小于所述抗反射层的厚度；在刻蚀第一凹槽底部的初始掩膜层之前，还包括：刻蚀所述第一凹槽底部的抗反射层，直至暴露出所述初始掩膜层。
可选的，在形成第一掩膜层之后，还包括：在所述目标刻蚀层上在形成第二掩膜层，所述第二掩膜层覆盖所述第一掩膜层的侧壁；在形成所述第二掩膜层之后，去除所述第一掩膜层；所述第二掩膜层的形成步骤包括：在所述目标刻蚀层上形成第二掩膜材料层，所述第二掩膜材料层覆盖所述第一掩膜层的侧壁和顶部；回刻蚀所述第二掩膜材料层，去除第一掩膜层上的第二掩膜材料层，形成所述第二掩膜层。
本发明还提供一种采用上述任意一项方法形成的图形化的掩膜层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的图形化的掩膜层的形成方法中，通过在形成第一凹槽和第一表面处理工艺之后，刻蚀第一凹槽底部的初始掩膜层，在目标刻蚀层上形成第一掩膜层。所述形成方法中在形成第一凹槽之前，所述第一表面处理工艺对所述抗反射层和所述图形化结构的侧壁进行平滑化，再以所述图形化结构为掩膜形成抗反射层，确保形成的第一凹槽的图形保真度；或者，在形成第一凹槽之后，所述第一表面处理对所述抗反射层和所述图形化结构的侧壁进行平滑化，同时也改善第一凹槽侧壁的抗反射层的形貌，在后续刻蚀第一凹槽底部的初始掩膜层时，降低第一凹槽侧壁带来的散射效应，改善第一掩膜层的线宽粗糙度和刻线边缘粗糙度，从而提高后续形成的半导体器件的电学性能。
进一步，对所述抗反射层和所述图形化结构进行第一表面处理工艺，所述第一表面处理在形成第一等离子体的过程中激发紫外光，所述紫外光能够使抗反射层和图形化结构表面的分子结构产生变化，从而降低玻璃化温度(Tg)，使得所述抗反射层和所述图形化结构的表面产生局部重新流动，有利于降低线宽粗糙度和边缘粗糙度，进而提高半导体器件的电学性能。
进一步，所述图形化结构还包括位于初始图形层侧壁和顶部表面的第二保护层，在采用第一刻蚀工艺形成第一凹槽以及刻蚀第一凹槽底部的初始掩膜层的过程中，所述第二保护层避免所述初始图形层的损伤，确保初始图形层的完整性，提高第一凹槽以及第一掩膜层的线宽粗糙度和边缘粗糙度，进而提高半导体器件的电学性能。
附图说明
图1至图3是一种图形化的掩膜层的形成方法的各步骤的结构示意图；
图4至图11是本发明实施例图形化的掩膜层的形成过程的结构示意图；
图12是本发明实施例图形化的掩膜层的线宽粗糙度和边缘粗糙度的示意图；
图13至图16是本发明另一实施例图形化的掩膜层的形成过程的结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高，尺寸缩小，所获得的图形化的掩膜层粗糙度变差，使得半导体器件的电学性能变差。
采用光刻胶层作为掩膜，在刻蚀抗反射层的过程中的等离子体会对光刻胶层的侧壁造成损伤，使得掩膜层的线宽粗糙度和边缘粗糙度变差。随着半导体器件的尺寸愈小，所述掩膜层的形貌对器件性能的影响更明显。以下将结合附图进行说明。
图1至图3是一种图形化的掩膜层的形成方法的各步骤的剖面结构示意图。
请参考图1，提供目标刻蚀层100、位于所述目标刻蚀层100上初始掩膜层102、位于所述初始掩膜层102上的抗反射层103以及位于所述抗反射层103上的图形化的光刻胶层104。
请参考图2，以所述光刻胶层104为掩膜，刻蚀所述抗反射层103(如图1所示)和所述初始掩膜层102(如图1所示)，直至暴露位于目标刻蚀层100，形成位于所述目标刻蚀层100上的掩膜层105。
请参考图3，去除所述光刻胶层104(如图2所示)。
其中，所述抗反射层103位于所述光刻胶层104的底部，用于在形成图形化的曝光过程中，降低曝光光波的反射光，改善驻波效应带来的分辨率下降的影响，提高图形质量。
以所述光刻胶层104为掩膜，形成掩膜层105的过程需要先刻蚀抗反射层103，再刻蚀所述初始掩膜层102。通常所述抗反射层103的刻蚀采用干刻刻蚀工艺，带能量的等离子体轰击所述光刻胶层104，导致所述光刻胶层104的侧壁粗糙度变差，使得掩膜层105的线宽粗糙度(Line width roughness，简称LWR)和刻线边缘粗糙度(Line edge roughness，简称LER)差而影响后续形成的半导体器件的电学性能；当等离子体的能量过大时，还会造成所述光刻胶层104的过多损耗，导致后续形成的掩膜层105的关键尺寸(critical dimension，简称CD)偏离设计规格。
为了解决上述技术问题，本发明提供了一种图形化的掩膜层的形成方法，包括：在抗反射层内形成第一凹槽；对所述抗反射层和图形化结构进行第一表面处理工艺；刻蚀第一凹槽底部的初始掩膜层，在目标刻蚀层上形成第一掩膜层。所述形成方法可以改善第一掩膜层的线宽粗糙度和刻线边缘粗糙度，从而提高后续形成的半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明实施例图形化的掩膜层的形成过程的结构示意图。
请参考图4，提供目标刻蚀层200、位于所述目标刻蚀层200上的初始掩膜层202、位于所述初始掩膜层202上的抗反射层203以及位于所述抗反射层203上的图形化结构。
在本实施例中，所述图形化结构包括初始图形层204，所述初始图形层204具有第一粗糙度。
所述目标刻蚀层200的材料包括介质层、金属层和半导体衬底中的一种或多种组合。
在本实施例中，所述目标刻蚀层200的材料为低K介质材料(低K介质材料指相对介电常数大于等于2.6、小于3.9的介质材料)或超低K介质材料(超低K介质材料指相对介电常数小于2.6的介质材料)。所述目标刻蚀层200的材料为低K介质材料或超低K介质材料时，目标刻蚀层200的材料为SiOH、SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)、BPSG(掺硼磷的二氧化硅)、氢化硅倍半氧烷(HSQ，(HSiO1.5)n)或甲基硅倍半氧烷(MSQ，(CH3SiO1.5)n)。本实施例中，所述目标刻蚀层200的材料为超低K介质材料，所述超低K介质材料为SiCOH。
在一实施例中，所述目标刻蚀层200上还有停止层，所述停止层位于所述初始掩膜层202的底部，用于在后续刻蚀初始掩膜层202的过程中，避免所述目标刻蚀层200出现损伤。
所述停止层的形成方法包括化学气相沉积工艺、物理气相沉积工艺、热氧化生长和原子层沉积工艺的一种或多种组合。
所述停止层的材料包括SiOBN、SiN、SiC、SiOF和SiON中的一种或多种组合。
所述初始掩膜层202的形成方法包括化学气相沉积工艺、物理气相沉积工艺、热氧化生长和原子层沉积工艺的一种或多种组合。
在一实施例中，所述初始掩膜层202为低介电常数(介电常数为2.5～3.0)的绝缘材料。
在一实施例中，所述初始掩膜层202的材料包括氮氧化硅。
在一实施例中，所述初始掩膜层202的材料包括多晶硅、氧化硅、无定形碳、SiCO或SiCOH等。形成多晶硅、氧化硅、SiCO或SiCOH的工艺为化学气相沉积工艺，例如等离子体增强化学气相沉积工艺(PECVD)、低压化学气相沉积工艺(LPCVD)等；形成无定形碳的工艺包括溅射法、阴极弧离子镀法或激光烧蚀法等。
在另一实施例中，在形成所述初始掩膜层202的过程中还进行原位掺杂。在材料为多晶硅的所述初始掩膜层202内掺杂硼离子，且从所述目标刻蚀层200表面到所述初始掩膜层202的表面，所述硼离子的摩尔百分比含量逐渐增大。靠近所述目标刻蚀层200表面的硼离子的摩尔百分比含量范围为0～2％，靠近所述初始掩膜层202表面的硼离子的摩尔百分比含量范围为1％～5％。
在另一实施例中，在材料为多晶硅的所述初始掩膜层202内掺杂磷离子，且从所述目标刻蚀层200表面到所述初始掩膜层202的表面，所述硼离子的摩尔百分比含量逐渐减少。靠近所述目标刻蚀层200表面的硼离子的摩尔百分比含量范围为1％～5％，靠近所述初始掩膜层202表面的硼离子的摩尔百分比含量范围为0～2％。
在另一实施例中，当所述初始掩膜层202的材料为SiCO或SiCOH时，从所述目标刻蚀层200表面到所述初始掩膜层202的表面，所述初始掩膜层202内碳元素的摩尔百分比含量逐渐减小，具体的，所述碳元素的摩尔百分比含量从10％到5％。
所述抗反射层203在形成图形化结构204的曝光过程中，用于消除驻波导致的曝光精度降低的影响。
在一实施例中，所述抗反射层203是显影剂可溶性抗反射层。
在一实施例中，所述抗反射层203是感光性可溶性抗反射层，也被称为光可成像抗反射层；在一种类型的感光性可溶性抗反射层中，所述抗反射层203在曝光后变得溶于显影剂；在另一种类型的感光性可溶性抗反射层中，所述抗反射层203在曝光后变得不溶于显影剂。
在一实施例中，所述抗反射层203为双层叠加结构，第一层覆盖在第二层上，所述第一层和所述第二层之间可以具有不同的化学组成和性质，还可以具有不同的溶解性质；第一层和第二层还可以是不同类型的抗反射层，具体的，第一层为感光性可溶性抗反射层，第二层为显影剂可溶性抗反射层；或者第一层为显影剂可溶性抗反射层，第二层为感光性可溶性抗反射层。
在另一实施例中，所述抗反射层203为单层结构，所述抗反射层203的材料包括至少两种聚合物，经过烘烤工艺后所述抗反射层203可以分离成第一层和位于第一层底部的第二层，所述第一层和所述第二层具有不同的聚合物质量百分比浓度。
所述抗反射层203的材料包括无机抗反射材料或有机抗反射材料。
在一实施例中，所述抗反射层203的材料为SiON。
在另一实施例中，所述抗反射层203的材料为聚合氨酸(polyamic acid)，所述抗反射层203不仅能有效抑制驻波效应，并可溶于正性光刻胶的显影液中，从而简化工艺步骤。
所述抗反射层203的形成步骤包括：在所述初始掩膜层202上通过旋涂或喷涂的方式形成所述底部还有抗反射层203。
所述初始图形层204的材料包括正性光刻胶和负性光刻胶。
在一实施例中，所述初始图形层204的材料为感光波长为193纳米的ArF，且厚度控制在800埃～1000埃。
在一实施例中，在形成初始图形层204之后，在真空条件下，通过加热用以挥发残留的有机溶剂，并增强所述初始图形层204与位于所述初始图形层204底部的抗反射层203之间的粘附性以及释放应力。
本实施例中，在形成第一凹槽之前，对所述抗反射层和所述初始图形层进行第一表面处理工艺；在完成第一表面处理工艺之后，以所述初始图形层为掩膜，在所述抗反射层内形成第一凹槽。
下面结合参考图5至图6具体介绍形成所述第一凹槽的步骤。
请参考图5，对所述抗反射层203和所述初始图形层204进行第一表面处理工艺。
在本实施例中，对所述抗反射层203和所述初始图形层204进行第一表面处理工艺，使所述初始图形层204具有的第一粗糙度变为第三粗糙度，所述第三粗糙度小于第一粗糙度。
所述第一表面处理工艺为第一等离子体处理工艺，所述第一等离子体处理工艺产生第一等离子体，在形成第一等离子体的过程中激发紫外光和热。
所述第一表面处理工艺的工艺气体包括HBr，在等离子体化的HBr中，VUV(Vacuumultraviolet，即真空紫外光)能够使所述抗反射层203和所述初始图形层204的表面的分子结构产生变化，从而降低所述抗反射层203和所述初始图形层204的玻璃化温度(Tg)，使得所述抗反射层203和所述初始图形层204表面产生局部重新流动而产生平坦化的效果，降低线宽粗糙度和刻线边缘粗糙度。
在本实施例中，所述第一表面处理工艺的工艺参数包括：所述HBr的气体流量范围为6ssm～75cm，工艺压强为3mtorr～20mtorr；电源功率为100w～1800w，偏置功率为0V～1000V，工艺温度为20℃～80℃。
在另一实施例中，所述第一表面处理工艺的工艺气体还包括H2、Ar和He的一种或多种组合，所述H2的气体流量范围为6ssm～75cm，所述Ar的气体流量范围为6ssm～75cm，所述Ar的气体流量范围为6ssm～75cm。
请参考图6，在完成第一表面处理工艺之后，以所述初始图形层204为掩膜，在所述抗反射层203内形成第一凹槽210。
所述第一凹槽210的形成步骤包括：以所述初始图形层204为掩膜，刻蚀所述抗反射层203，在所述抗反射层203内形成第一凹槽210。
采用第一刻蚀工艺形成所述第一凹槽210，所述第一刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在本实施例中，所述第一刻蚀工艺为各向异性的干法刻蚀工艺；在所述第一刻蚀工艺的过程中，高能量的F等离子体会对所述初始图形层204造成损伤，并由于高能离子轰击，所述初始图形层204的线宽粗糙度和刻线边缘粗糙度被恶化，同时形成的第一凹槽210的侧壁具有第二粗糙度。
在本实施例中，所述第一刻蚀工艺的工艺气体包括CxHyFz，其中x：z为1：1～10:1，y为0～5；工艺压强为3mtorr～20mtorr；电源功率为50w～1000w，偏置电压为0V～1000V，工艺温度为20℃～80℃。
在另一实施例中，所述第一刻蚀工艺的工艺气体还包括O2、Ar和He的一种或多种组合。
在本实施例中，所述第一凹槽210的深度小于所述抗反射层203的厚度。
所述第一凹槽210具有垂直于所述第一凹槽210底部表面的深度D1，所述深度D1为50埃～250埃。所述深度D1过低时，后续去除抗反射层203过程中，会造成第一凹槽210的粗糙度恶化；所述深度D1过高时，使得初始图形层204的过度损耗，由此导致在后续形成第一掩膜层时，使得所述第一掩膜层的实际尺寸容易偏离设计规格。
在另一实施例中，所述第一凹槽210贯穿所述抗反射层203，且暴露出初始掩膜层202。此方法在形成第一凹槽210和第一表面处理工艺之后，以所述抗反射层203为掩膜，刻蚀第一凹槽210底部的初始掩膜层202，在目标刻蚀层200上形成第一掩膜层。
在本实施例中，还包括在形成第一凹槽之后，在所述初始图形层的侧壁和顶部表面形成第一保护层。
请参考图7，在形成第一凹槽210之后，在所述初始图形层204的侧壁和顶部表面形成第一保护层205。
在另一实施例中，在所述抗反射层内形成第一凹槽210之后，刻蚀第一凹槽210底部的初始掩膜层202，在目标刻蚀层200上形成第一掩膜层。
在本实施例中，采用第二等离子体工艺形成所述第一保护层205。
所述第二等离子体工艺的工艺气体包括N2，所述第二等离子体工艺采用N2作为主要工艺气体，等离子体化的氮离子能与所述初始图形层204发生反应，在所述初始图形层204的表面形成第一保护层205。
在形成第一凹槽210的过程中，由于第一刻蚀工艺造成初始图形层204的侧壁损伤；通过第二等离子工艺在修复初始图形层204侧壁形貌的同时，由于等离子体化的氮离子与所述初始图形层204发生反应，所形成的第一保护层205的线宽粗糙度和刻线边缘粗糙度也得到提高。
在一实施例中，所述第二等离子体工艺的工艺气体包括N2，所述N2的气体流量范围为6ssm～75cm，工艺压强为3mtorr～20mtorr；电源功率为100w～1800w，偏置电压为0V～1000V，工艺温度为20℃～80℃。
在一实施例中，所述述第二等离子体工艺的工艺气体还包括H2、Ar和He的一种或多种组合，所述H2的气体流量范围为6ssm～75cm，所述Ar的气体流量范围为6ssm～75cm，所述Ar的气体流量范围为6ssm～75cm。
在另一实施例中，所述第二等离子体工艺的偏置功率小于200W。
所述第一保护层205的厚度为10埃～100埃。所述第一保护层205厚度过薄时，无法在所述初始图形层204表面形成有效保护，所述初始图形层204在后续刻蚀过程中易受到等离子体轰击而造成损伤；所述第一保护层205的厚度过厚时，会造成工艺浪费，影响产能和生产效率。
在本实施例中，所述第一保护层205的材料205包括含氮层。
在一实施例中，从所述第一保护层205表面到所述初始图形层204表面，所述第一保护层205中氮离子的摩尔百分比含量逐渐减小。
本实施例中，所述第一凹槽的深度小于所述抗反射层的厚度；在刻蚀第一凹槽底部的初始掩膜层之前，还包括：刻蚀所述第一凹槽底部的抗反射层，直至暴露出所述初始掩膜层。
请参考图8，刻蚀所述第一凹槽(如图7所示)210底部的抗反射层203，直至暴露出所述初始掩膜层202。
采用第二刻蚀工艺刻蚀所述抗反射层203，直至暴露出所述初始掩膜层202。
所述第二刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在本实施例中，所述第二刻蚀工艺保留后续位于第一掩膜层上的抗反射层203，且去除初始图形层204(如图7所示)和第一保护层205(如图7所示)。所述抗反射层203可在后续形成第二掩膜层时，避免第一掩膜层的损伤；同时简化工艺流程，提高生产效率。
在一实施例中，所述第二刻蚀工艺保留初始图形层204和第一保护层205。在后续形成第一掩膜层之后，再去除所述抗反射层203、初始图形层204和第一保护层205。
请参考图9，在形成第一凹槽210(如图8所示)和第一表面处理工艺之后，刻蚀第一凹槽210底部的初始掩膜层202(如图8所示)，在目标刻蚀层200上形成第一掩膜层206。
刻蚀所述初始掩膜层202的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在一实施例中，所述初始掩膜层202的材料为硼掺杂的多晶硅时，对所述初始掩膜层202进行干法刻蚀工艺，形成所述第一掩膜层206，且靠近所述目标刻蚀层200的第一掩膜层206的尺寸小于远离所述目标刻蚀层200的第一掩膜层206的尺寸。所述干法刻蚀工艺的具体参数为：刻蚀气体包括Cl2和HBr，射频功率为500W～1000W，偏置射频功率为200W～500W，Cl2和HBr的摩尔百分比大于0.25。当从所述目标刻蚀层200表面到所述初始掩膜层202表面，所述初始掩膜层202中硼离子的摩尔百分比含量逐渐增大时，由于刻蚀等离子体对所述初始掩膜层202的刻蚀速率与硼离子的摩尔百分比含量负相关，对所述初始掩膜层202的刻蚀速率逐渐减小，此方法所形成的第一掩膜层206有利于缩小半导体器件的尺寸，提高集成度。
在另一实施例中，所述初始掩膜层202的材料为磷掺杂的多晶硅时，对所述初始掩膜层202进行干法刻蚀工艺，形成所述第一掩膜层206，且靠近所述目标刻蚀层200的第一掩膜层206的尺寸小于远离所述目标刻蚀层200的第一掩膜层206的尺寸。所述干法刻蚀工艺的具体参数为：刻蚀气体包括Cl2和HBr，射频功率为500W～1000W，偏置射频功率为200W～500W，Cl2和HBr的摩尔百分比大于0.25。由于所述干法刻蚀工艺中Cl离子可以提高刻蚀气体的各项同性刻蚀，当从所述目标刻蚀层200表面到所述初始掩膜层202表面，所述初始掩膜层202中磷离子的摩尔百分比含量逐渐减小时，由于刻蚀等离子体对所述初始掩膜层202的刻蚀速率与硼离子的摩尔百分比含量正相关，对所述初始掩膜层202的刻蚀速率逐渐减小，此方法所形成的第一掩膜层206有利于缩小半导体器件的尺寸，提高集成度。
在另一实施例中，当所述初始掩膜层202为多晶硅时，对所述初始掩膜层202采用各向异性的干法刻蚀工艺，形成侧壁与所述目标刻蚀层200平面垂直的第一掩膜层206。
本实施例中，在形成第一掩膜层之后，还包括：在所述目标刻蚀层上在形成第二掩膜层，所述第二掩膜层覆盖所述第一掩膜层的侧壁；在形成所述第二掩膜层之后，去除所述第一掩膜层；所述第二掩膜层的形成步骤包括：在所述目标刻蚀层上形成第二掩膜材料层，所述第二掩膜材料层覆盖所述第一掩膜层的侧壁和顶部；回刻蚀所述第二掩膜材料层，去除第一掩膜层上的第二掩膜材料层，形成所述第二掩膜层。
下面结合参考图10至图12具体介绍形成所述第二掩膜材料层和所述第二掩膜层的步骤。
请参考图10，在所述目标刻蚀层200上形成第二掩膜层207，所述第二掩膜层207覆盖所述第一掩膜层206的侧壁。
在本实施例中，所述第二掩膜层207还覆盖所述抗反射层203的侧壁。
所述第二掩膜层207的形成工艺包括沉积工艺。
所述第二掩膜层207的材料与所述初始掩膜层202的材料不同。
所述第二掩膜层207的材料包括SiOBN、SiN、SiC、SiOF和SiON中的一种或多种组合。
所述第二掩膜层207的形成步骤包括：在所述目标刻蚀层200上形成第二掩膜材料层，所述第二掩膜材料层覆盖所述第一掩膜层206的侧壁和顶部；回刻蚀所述第二掩膜材料层，去除第一掩膜层206上的第二掩膜材料层，形成所述第二掩膜层207。
所述第二掩膜材料层的形成工艺可参考前述初始掩膜层202的形成工艺，在此不再赘述。
回刻蚀所述第二掩膜层材料层的工艺可参考前述初始掩膜层202的刻蚀工艺，在此不再赘述。
请参考图11，在形成所述第二掩膜层207之后，去除所述第一掩膜层206(如图10所示)。
在本实施例中，去除所述第一掩膜层206之前，还需要去除位于所述第一掩膜层206上的抗反射层203(如图10所示)。
在一实施例中，去除抗反射层203的同时，也去除所述第一掩膜层206。
去除抗反射层203和第一掩膜层206工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
后续工艺中，以所述第二掩膜层207为掩膜，刻蚀目标刻蚀层200，将所述第二掩膜层207转印至目标刻蚀层200中。
图12是本发明实施例图形化的掩膜层的线宽粗糙度和边缘粗糙度的示意图，图中横轴中A代表图1至图3实施例中的掩膜层105，B代表本发明实施例中对初始图形层204仅进行第一表面处理工艺而形成的第一掩膜层206，C代表对初始图形层204仅进行第二等离子体工艺而形成的第一掩膜层206，D代表本发明实施例第一掩膜层206；图中纵轴表示为A、B、C、D的图形化的掩膜层的线宽粗糙度和边缘粗糙度。其中，所述线宽粗糙度和边缘粗糙度均为归一化粗糙度。具体的，以线宽粗糙度为例进行说明，取A、B、C、D的图形化的掩膜层的线宽粗糙度的最大值为分母，以A、B、C、D的图形化的掩膜层的线宽粗糙度为分子，分别求得A、B、C、D的图形化的掩膜层的归一化线宽粗糙度。归一化边缘粗糙度的描述可参考归一化线宽粗糙度，在此不再赘述。
对所述抗反射层和所述初始图形层进行第一表面处理工艺，或者在所述初始图形层的侧壁和顶部表面通过第二等离子体工艺形成第一保护层，均能优化图形化的掩膜层的线宽粗糙度和边缘粗糙度。当结合第一表面处理工艺以及第二等离子体工艺形成第一保护层，在对所述初始图形层进行处理的同时，确保第一凹槽的侧壁的形貌，使得本实施例的图形化的掩膜层的线宽粗糙度和边缘粗糙度最优化。
本发明另一实施例还提供一种图形化的掩膜层的形成方法，图13至图16是本发明另一实施例图形化的掩膜层的形成过程的结构示意图，需要说明的是，本实施例中与上述实施例中相同结构的参数和作用等限定在本实施例中不再赘述，具体请参考上述实施例。
本实施与前述实施例的差异在于：所述图形化结构还包括位于所述初始图形层侧壁和顶部表面的第二保护层。
请参考图13，提供目标刻蚀层300、位于所述目标刻蚀层300上的初始掩膜层302、位于所述初始掩膜层302上的抗反射层303以及位于所述抗反射层303上的图形化结构301。
在本实施例中，所述图形化结构301包括初始图形层304和位于所述初始图形层304侧壁和顶部表面的第二保护层307。
所述第二保护层307用于在后续形成第一凹槽的过程中，避免所述初始图形层304出现损伤，同时能修复初始图形层304的侧壁，改善线宽粗糙度和刻线边缘粗糙度，从而降低后续形成的第一凹槽的侧壁粗糙度。
关于所述目标刻蚀层300、初始掩膜层302、抗反射层303和初始图形层304的描述可参考前述实施例，在此不再赘述。
在本实施例中，采用第二等离子体工艺形成所述第二保护层307。
所述第二等离子体工艺的工艺气体包括N2，所述第三等离子体工艺采用N2作为主要工艺气体，等离子体化的氮离子能与初始图形层304发生反应，在所述初始图形层304的表面形成第二保护层307。
所述第二等离子体工艺的描述可参考前述实施例，在此不再赘述。
所述第二保护层307的厚度为10埃～100埃。所述第二保护层307厚度过薄时，无法在所述初始图形层304表面形成有效保护，所述初始图形层304在后续刻蚀过程中易受到等离子体轰击而造成损伤；所述第二保护层307的厚度过厚时，会造成工艺浪费，影响产能和生产效率。
在本实施例中，所述第二保护层307的材料205包括含氮层。
在一实施例中，从所述第二保护层307表面到所述初始图形层304表面，所述第二保护层307中氮离子的摩尔百分比含量逐渐减小。
本实施例中，在刻蚀第一凹槽底部的初始掩膜层之前，还包括：以所述初始图形层和所述第二保护层为掩膜，在所述抗反射层内形成第一凹槽；在形成第一凹槽之后，对所述抗反射层和所述图形化结构进行第一表面处理工艺。
请参考图14，以所述初始图形层304和所述第二保护层307为掩膜，在所述抗反射层303内形成第一凹槽310。
在本实施例中，所述第一凹槽310的深度小于所述抗反射层303的厚度。
所述第一凹槽310具有垂直于所述第一凹槽210底部表面的深度D2，所述深度D2为50埃～250埃。所述深度D2过低时，后续去除抗反射层303过程中，会造成第一凹槽310的粗糙度恶化；所述深度D2过高时，使得初始图形层304的过度损耗，由此导致在后续形成第一掩膜层时，使得所述第一掩膜层的实际尺寸容易偏离设计规格。
在另一实施例中，所述第一凹槽310贯穿所述抗反射层303，且暴露出初始掩膜层302。此方法在形成第一凹槽310和第一表面处理工艺之后，以所述抗反射层303为掩膜，刻蚀第一凹槽310底部的初始掩膜层302，在目标刻蚀层300上形成第一掩膜层。
所述第一凹槽310的形成可参考前述实施例，在此不再赘述。
请参考图15，在形成第一凹槽310之后，对所述抗反射层303和所述图形化结构301进行第一表面处理工艺。
在另一实施例中，在形成第一凹槽310之前，对所述抗反射层303和所述图形化结构301进行第一表面处理工艺。
在本实施例中，所述第一表面处理工艺还对所述第一凹槽310的侧壁、第二保护层307的侧壁进行处理。在所述第一表面处理工艺作用于所述第一凹槽210侧壁和底部。
所述第一凹槽310侧壁具有第二粗糙度；在形成第一凹槽310之后，对所述抗反射层303和所述图形化结构301进行第一表面处理工艺，使所述第一凹槽310侧壁具有的第二粗糙度变为第四粗糙度，所述第四粗糙度小于第二粗糙度。
所述第一表面处理工艺的描述可参考前述实施例，在此不再赘述。
请参考图16，在形成第一凹槽310(如图15所示)和第一表面处理工艺之后，刻蚀第一凹槽310底部的初始掩膜层302，在目标刻蚀层300上形成第一掩膜层306。
在本实施例中，所述第一掩膜层306的形成步骤包括：采用第二刻蚀工艺先刻蚀所示第一凹槽310底部的所述抗反射层303，直至暴露出所述初始掩膜层302；去除所述第一凹槽310底部的初始掩膜层302。
在本实施例中，所述第二刻蚀工艺保留后续位于第一掩膜层306上的抗反射层303，且去除初始图形层304(如图14所示)和第二保护层307(如图14所示)。所述抗反射层303可在后续形成第二掩膜层时，避免第一掩膜层的损伤；同时简化工艺流程，提高生产效率。
在一实施例中，所述第二刻蚀工艺保留初始图形层304和第二保护层307。在后续形成第一掩膜层之后，再去除所述抗反射层303、初始图形层304和第二保护层307。
关于第二刻蚀工艺的描述可参考前述实施例，在此不再赘述。
去除所述第一凹槽310底部的初始掩膜层302的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
关于去除初始掩膜层302的工艺可参考前述去除初始掩膜层202的描述，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种图形化的掩膜层的形成方法，其特征在于，包括：
提供目标刻蚀层、位于所述目标刻蚀层上的初始掩膜层、位于所述初始掩膜层上的抗反射层以及位于所述抗反射层上的图形化结构；
以所述图形化结构为掩膜，在所述抗反射层内形成第一凹槽；
对所述抗反射层和所述图形化结构进行第一表面处理工艺；
在形成第一凹槽和第一表面处理工艺之后，刻蚀第一凹槽底部的初始掩膜层，在目标刻蚀层上形成第一掩膜层；
所述图形化结构包括初始图形层；
在形成第一凹槽之前，对所述抗反射层和所述初始图形层进行第一表面处理工艺；在完成第一表面处理工艺之后，以所述初始图形层为掩膜，在所述抗反射层内形成第一凹槽；
在形成第一凹槽之后，在所述初始图形层的侧壁和顶部表面形成第一保护层；所述第一保护层的形成步骤包括：采用第二等离子体工艺处理所述初始图形层，在所述初始图形层的侧壁和顶部表面形成第一保护层。
2.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述图形化结构表面具有第一粗糙度；对所述抗反射层和所述图形化结构进行第一表面处理工艺，使所述图形化结构具有的第一粗糙度变为第三粗糙度，所述第三粗糙度小于第一粗糙度。
3.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述第一表面处理工艺为第一等离子体处理工艺，所述第一等离子体处理工艺产生第一等离子体，在形成第一等离子体的过程中激发紫外光和热。
4.如权利要求3所述的图形化的掩膜层的形成方法，其特征在于，所述第一表面处理工艺的工艺气体包括HBr。
5.如权利要求4所述的图形化的掩膜层的形成方法，其特征在于，所述第一表面处理工艺的工艺气体还包括H2、Ar和He的一种或多种组合。
6.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述第二等离子体工艺的工艺气体包括N2。
7.如权利要求6所述的图形化的掩膜层的形成方法，其特征在于，所述第二等离子体工艺的工艺气体还包括H2、Ar和He的一种或多种组合。
8.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述第一保护层的厚度为10埃～100埃。
9.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述图形化结构还包括位于所述初始图形层侧壁和顶部表面的第二保护层。
10.如权利要求9所述的图形化的掩膜层的形成方法，其特征在于，在刻蚀第一凹槽底部的初始掩膜层之前，还包括：以所述初始图形层和所述第二保护层为掩膜，在所述抗反射层内形成第一凹槽；在形成第一凹槽之后，对所述抗反射层和所述图形化结构进行第一表面处理工艺。
11.如权利要求10所述的图形化的掩膜层的形成方法，其特征在于，所述第一凹槽侧壁具有第二粗糙度；在形成第一凹槽之后，对所述抗反射层和所述图形化结构进行第一表面处理工艺，使所述第一凹槽侧壁具有的第二粗糙度变为第四粗糙度，所述第四粗糙度小于第二粗糙度。
12.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，采用第一刻蚀工艺在所述抗反射层内形成所述第一凹槽，所述第一刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
13.如权利要求12所述的图形化的掩膜层的形成方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺，所述第一刻蚀工艺的工艺气体包括CxHyFz，其中x：z为1：1～10:1，y为0～5。
14.如权利要求13所述的图形化的掩膜层的形成方法，其特征在于，所述第一刻蚀工艺的工艺气体还包括O2、Ar和He的一种或多种组合。
15.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，所述第一凹槽的深度小于所述抗反射层的厚度；在刻蚀第一凹槽底部的初始掩膜层之前，还包括：刻蚀所述第一凹槽底部的抗反射层，直至暴露出所述初始掩膜层。
16.如权利要求1所述的图形化的掩膜层的形成方法，其特征在于，在形成第一掩膜层之后，还包括：在所述目标刻蚀层上在形成第二掩膜层，所述第二掩膜层覆盖所述第一掩膜层的侧壁；在形成所述第二掩膜层之后，去除所述第一掩膜层；所述第二掩膜层的形成步骤包括：在所述目标刻蚀层上形成第二掩膜材料层，所述第二掩膜材料层覆盖所述第一掩膜层的侧壁和顶部；回刻蚀所述第二掩膜材料层，去除第一掩膜层上的第二掩膜材料层，形成所述第二掩膜层。
17.一种根据权利要求1至16任意一项方法形成的图形化的掩膜层。
CN201710522295.2A 2017-06-30 2017-06-30 图形化的掩膜层及其形成方法 Active CN109216164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710522295.2A CN109216164B (zh) 2017-06-30 2017-06-30 图形化的掩膜层及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710522295.2A CN109216164B (zh) 2017-06-30 2017-06-30 图形化的掩膜层及其形成方法

Publications (2)

Publication Number Publication Date
CN109216164A CN109216164A (zh) 2019-01-15
CN109216164B true CN109216164B (zh) 2020-11-03

Family

ID=64977038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710522295.2A Active CN109216164B (zh) 2017-06-30 2017-06-30 图形化的掩膜层及其形成方法

Country Status (1)

Country Link
CN (1) CN109216164B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834214B (zh) * 2019-04-16 2024-04-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法
CN113097056A (zh) * 2019-12-23 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113759656A (zh) * 2020-06-01 2021-12-07 中芯国际集成电路制造(上海)有限公司 掩膜版制作方法及图形修正方法、半导体器件的形成方法
CN113053899B (zh) * 2021-03-12 2023-04-28 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
CN113690365B (zh) * 2021-07-23 2024-02-13 绍兴中芯集成电路制造股份有限公司 压电器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN104347392A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN104347392A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法

Also Published As

Publication number Publication date
CN109216164A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN109216164B (zh) 图形化的掩膜层及其形成方法
US9991116B1 (en) Method for forming high aspect ratio patterning structure
CN103337475B (zh) 双结构接触孔同步刻蚀工艺
US20160086857A1 (en) Semiconductor structure and fabrication method
US20190341254A1 (en) Directional processing to remove a layer or a material formed over a substrate
KR100838394B1 (ko) 하드마스크층을 이용한 반도체소자의 식각 방법
CN100517576C (zh) 半导体器件的制造方法
WO2007116964A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置
CN109148272B (zh) 半导体器件及其形成方法
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
TW200824002A (en) Method for fabricating semiconductor device
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
KR20060122578A (ko) 반도체 메모리 소자의 하드 마스크 형성방법
US11756795B2 (en) Semiconductor structure and fabrication method thereof
KR101692119B1 (ko) 개선된 에칭 공정
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR100788587B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20090067596A (ko) 반도체 소자 제조 방법
KR100671631B1 (ko) 반도체 소자 제조방법
KR100807521B1 (ko) 반도체 소자 제조 방법
CN114078693A (zh) 半导体结构及其形成方法
KR100672161B1 (ko) 플래쉬 메모리 소자의 메탈 라인 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
CN116844955A (zh) 一种半导体器件的刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant