CN109192715A - 引线框结构、封装结构及其制造方法 - Google Patents

引线框结构、封装结构及其制造方法 Download PDF

Info

Publication number
CN109192715A
CN109192715A CN201811101737.7A CN201811101737A CN109192715A CN 109192715 A CN109192715 A CN 109192715A CN 201811101737 A CN201811101737 A CN 201811101737A CN 109192715 A CN109192715 A CN 109192715A
Authority
CN
China
Prior art keywords
muscle
dao
pad
supporting block
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811101737.7A
Other languages
English (en)
Other versions
CN109192715B (zh
Inventor
程成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201811101737.7A priority Critical patent/CN109192715B/zh
Publication of CN109192715A publication Critical patent/CN109192715A/zh
Application granted granted Critical
Publication of CN109192715B publication Critical patent/CN109192715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示了一种引线框结构、封装结构及其制造方法，引线框结构包括基岛、连筋、管脚及焊盘，基岛用于连接芯片，连筋连接基岛且朝向基岛的外侧延伸，管脚与基岛、连筋间隔分布，其中，至少部分焊盘连接且凸伸出连筋。本发明的连筋处设置有焊盘，此时，可以在不增加管脚占用空间的前提下，将地线的另一端设计到基岛外的连筋焊盘区域，可以进一步提升芯片占用基岛的占用率，提高空间利用率，使封装产品小型化，而且，焊盘可以增加连筋处打线区域的面积，保证打线质量。

Description

引线框结构、封装结构及其制造方法
技术领域
本发明涉及封装技术领域，尤其涉及一种引线框结构、封装结构及其制造方法。
背景技术
现代电子信息技术飞速发展，电子产品向小型化、便携化、多功能化方向发展，这驱使半导体封装产品具有小型化的发展趋势，这就需要封装设计最大限度地利用封装空间，缩小半导体封装产品的尺寸。
引线框结构作为封装结构的一部分，也朝向小型化方向发展，一般的，引线框结构包括基材及形成于基材中的基岛、连筋及管脚，可以通过缩小线距、线宽、缩短手指、设置多圈输出管脚等方式来减小引线框结构的尺寸。
在遵循上述引线框结构小型化手段的前提下，当结合至引线框结构的芯片没有地线时，基岛尺寸只需考虑芯片尺寸和溢胶范围，一般的，芯片到基岛边缘要保留80um左右的距离；当芯片具有地线接垫时，通常将地线的另一端连接到基岛上，此时，基岛尺寸还需要考虑地线两个焊点的偏移空间。如果将一个焊点植在芯片上且另一焊点植在基岛上，那么，芯片到基岛边缘至少要保留300um的距离，相反的，如果从基岛上反打地线到芯片上，则芯片到基岛边缘也需要保留130um的距离。
可以看到，如果此时设计接地管脚，将会扩充管脚的占用空间，不利于封装产品小型化，因此，如何进一步实现引线框结构的小型化是目前急需解决的问题。
发明内容
本发明的目的在于提供一种引线框结构、封装结构及其制造方法。
为实现上述发明目的之一，本发明一实施方式提供一种引线框结构，包括：基岛、连筋、管脚及焊盘，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布，其中，至少部分所述焊盘连接且凸伸出所述连筋。
作为本发明一实施方式的进一步改进，所述引线框结构还包括支撑块，所述支撑块包括相对设置的支撑块上表面及支撑块下表面，所述基岛包括相对设置的基岛上表面及基岛下表面，所述连筋包括相对设置的连筋上表面及连筋下表面，所述基岛上表面与所述连筋上表面齐平，所述支撑块上表面连接所述连筋下表面，且所述支撑块下表面与所述基岛下表面齐平。
作为本发明一实施方式的进一步改进，所述支撑块由热消失性材料制成。
作为本发明一实施方式的进一步改进，所述引线框结构还包括固定件，所述固定件用于将所述焊盘固设于所述连筋上表面。
作为本发明一实施方式的进一步改进，所述固定件包括铆钉，所述铆钉贯穿所述焊盘并延伸至所述支撑块内。
为实现上述发明目的之一，本发明一实施方式提供一种封装结构，包括：
如上任意一项技术方案所述的引线框结构；
芯片，设置于所述基岛上；
引线，连接所述芯片及所述管脚、焊盘；
包封件，包封所述引线框结构、所述芯片及所述引线；
其中，当所述引线框结构包括支撑块时，所述支撑块在封装制造过程中被移除。
为实现上述发明目的之一，本发明一实施方式提供一种引线框结构的制造方法，包括步骤：
提供一基材；
于所述基材中形成基岛、连筋及管脚，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布；
于所述连筋处形成焊盘，至少部分所述焊盘连接且凸伸出所述连筋。
作为本发明一实施方式的进一步改进，步骤“于所述连筋处形成焊盘”具体包括：
于连筋下表面固设支撑块；
于连筋上表面对应所述支撑块的区域固设焊盘。
为实现上述发明目的之一，本发明一实施方式提供一种封装结构的制造方法，包括步骤：
提供一基材；
于所述基材中形成基岛、连筋及管脚，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布；
于所述连筋处形成焊盘，至少部分所述焊盘连接且凸伸出所述连筋；
于所述基岛处设置芯片；
利用引线连接所述芯片及所述管脚，以及利用引线连接所述芯片及所述焊盘；
包封形成封装结构。
作为本发明一实施方式的进一步改进，步骤“于所述连筋处形成焊盘”具体包括：
于连筋下表面固设支撑块，支撑块下表面与基岛下表面齐平，且所述支撑块由热消失性材料制成；
于连筋上表面对应所述支撑块的区域固设焊盘；
步骤“利用引线连接所述芯片及所述管脚，以及利用引线连接所述芯片及所述焊盘”之后还包括步骤：
加热所述支撑块而使得所述支撑块消失。
与现有技术相比，本发明的有益效果在于：本发明一实施方式的连筋处设置有焊盘，此时，可以在不增加管脚占用空间的前提下，将地线的另一端设计到基岛外的连筋焊盘区域，可以进一步提升芯片占用基岛的占用率，提高空间利用率，使封装产品小型化，而且，焊盘可以增加连筋处打线区域的面积，保证打线质量。
附图说明
图1是本发明一实施方式的引线框结构的俯视图；
图2是本发明一实施方式的引线框结构部分剖视图；
图3a至图3d是本发明其他实施方式的连筋及焊盘配合示意图；
图4是本发明一实施方式的封装结构省略包封件的示意图；
图5是本发明一实施方式的封装结构剖视图；
图6是本发明一实施方式的引线框结构的制造方法步骤图；
图7至图10是本发明一实施方式的引线框结构的制造方法的各个步骤示意图；
图11是本发明一实施方式的封装结构的制造方法步骤图；
图12至图17是本发明一实施方式的封装结构的制造方法的各个步骤示意图(省略了图7至图10中的引线框结构的制造方法的各个步骤示意图)。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
在本发明的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分夸大，因此，仅用于图示本发明的主题的基本结构。
另外，本文使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。
空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位，例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”，因此，示例性术语“下方”可以囊括上方和下方这两种方位，设备可以以其他方式被定向(旋转90度或其他朝向)，并相应地解释本文使用的与空间相关的描述语。
结合图1及图2，为本发明一实施方式的引线框结构100的示意图。
引线框结构100包括基岛11、连筋12、管脚13及焊盘20。
基岛11用于连接芯片。
这里，基岛11位于引线框结构100的中间区域。
连筋12连接基岛11且朝向基岛11的外侧延伸。
这里，连筋12分布于引线框结构100的角落区域。
管脚13与基岛11、连筋12间隔分布。
这里，管脚13分布于引线框结构100的四周区域，且管脚13环绕基岛11设置。
可以理解的，在实际制程中，可以先于一大块基材中成型若干基岛11、若干连筋12及若干管脚13，相邻的连筋12、管脚13可以是相连的，而后再通过分割操作形成若干独立的引线框结构100。
在本实施方式中，至少部分焊盘20连接且凸伸出连筋12。
需要说明的是，“至少部分焊盘20连接且凸伸出连筋12”是指焊盘20可以是全部对应连筋12区域设置，或者，焊盘20部分连接基岛11，部分连接连筋12，而且，焊盘20至少部分凸伸出连筋12，即焊盘20至少部分区域的宽度大于连筋12的宽度，如此，可以增大打线区域的面积。
这里，以焊盘20为圆形焊盘，且焊盘20完全位于连筋12区域为例，且焊盘20不会触碰到邻近的管脚13。
另外，焊盘20可以是接地焊盘20，接地焊盘20用于与后续连接至基岛11的芯片的地线接垫相互导通，但不以此为限。
焊盘20远离连筋12的表面可以采用镀银或镍钯金的方式来满足后续的打线需求。
焊盘20的数量及设置位置等可以根据实际需求而定，焊盘20可以是根据连筋12宽度、连筋12与管脚13间隙等预先做好的薄片结构。
本实施方式的连筋12处设置有焊盘20，此时，可以在不增加管脚13占用空间的前提下，将地线的另一端设计到基岛11外连筋12的焊盘20区域，可以进一步提升芯片占用基岛11的占用率，提高空间利用率，使封装产品小型化，而且，焊盘20可以增加连筋12处打线区域的面积，保证打线质量。
在本实施方式中，引线框结构100还包括支撑块30。
支撑块30包括相对设置的支撑块上表面301及支撑块下表面302。
基岛11包括相对设置的基岛上表面111及基岛下表面112。
连筋12包括相对设置的连筋上表面121及连筋下表面122。
基岛上表面111与连筋上表面121齐平，支撑块上表面301连接连筋下表面122，且支撑块下表面302与基岛下表面112齐平。
这里，支撑块30及焊盘20设置于同一连筋12的相对两侧，且支撑块30与焊盘20对应设置，支撑块30不会触碰到邻近的管脚13。
较佳的，支撑块30的尺寸大于焊盘20尺寸，于连筋12的厚度方向上，支撑块30于连筋12处的正投影完全覆盖焊盘20于连筋12处的正投影。
引线框结构100的连筋12为半蚀刻金属部分，而基岛11为实体金属部分，也就是说，连筋12的厚度小于基岛11的厚度，基岛11与连筋12的交界处形成有台阶部，由于半蚀刻金属的强度小于实体金属的强度，当于连筋12区域的焊盘20处打线时，会出现打线晃动、焊点脱落、焊线不牢等焊球品质问题。
本实施方式在连筋12的下方设置支撑块30，当于连筋12区域的焊盘20处打线时，支撑块30支撑连筋12及焊盘20，使得连筋12及焊盘20位置稳定且强度高，可以避免打线晃动等球焊品质问题，从而大大提高打线质量。
在本实施方式中，支撑块30与连筋下表面122之间通过黏胶固定，通过黏胶的补偿作用，可以保证支撑块30固定之后，支撑块下表面302与基岛下表面112齐平，进而提高支撑块30的支撑效果，且可降低支撑块30、连筋12等结构的精度要求。
在本实施方式中，引线框结构100还包括固定件40，固定件40用于将焊盘20固设于连筋上表面121。
这里，固定件40包括铆钉40，铆钉40贯穿焊盘20并延伸至支撑块30内，当然，焊盘20与连筋12之间可以是其他固定方式。
较佳的，铆钉40依次穿过焊盘20、连筋12而插入支撑块30内部，且铆钉40的末端陷于支撑块30内部而未凸伸出支撑块下表面302。
这里，支撑块30由热消失性材料制成，热消失性材料是指在加热温度达到预设值时该材料会消失。
结合图3a至图3d，连筋12及焊盘20可为多种形态。
参图3a，连筋12a呈“一”字型，焊盘20a呈圆形。
参图3b，连筋12b呈U型，焊盘20b呈圆形。
参图3c，连筋12c呈中空圆形，焊盘20c呈长条形。
参图3d，连筋12d呈“十”字型，焊盘20d呈圆形。
结合图4及图5，本发明一实施方式还提供一种封装结构200。
封装结构200包括引线框结构100、芯片201、引线(202、203)及包封件204。
芯片201设置于基岛11上。
这里，芯片201通过装片胶205固定于基岛11的中心，基岛11四周具有供装片胶205溢胶的区域。
引线(202、203)包括连接芯片201及管脚13的若干信号线202及连接芯片201及接地焊盘20的接地线203。
包封件204包封引线框结构100、芯片201及引线(202、203)。
这里，包封件204包覆引线框结构100的所有上方区域及连筋下表面122区域，位于引线框结构100下方的包封件204与基岛下表面112齐平，且包封件204暴露出基岛下表面112及管脚13。
需要说明的是，当引线框结构100包括支撑块30时，支撑块30在封装制造过程中被移除。
也就是说，当引线框结构100包括支撑块30时，支撑块30在封装制造过程中是要被移除的，最终获得的封装结构200并不包括支撑块30。
具体的，支撑块30由热消失性材料制成，当于引线框结构100上设置完成芯片201及引线(202、203)且未设置包封件204时，可以通过加热操作而去除支撑块30，方便快捷，且铆钉40的末端陷于支撑块30内部，成型后的封装结构200的表面不会暴露出铆钉40。
结合图6至图10，本发明一实施方式提供一种引线框结构100的制造方法，结合前述引线框结构100的说明，制造方法包括步骤：
结合图7，提供一基材10；
于基材10中形成基岛11、连筋12及管脚13，基岛11用于连接芯片，连筋12连接基岛11且朝向基岛11的外侧延伸，管脚13与基岛11、连筋12间隔分布；
结合图8至图10，于连筋12处形成焊盘20，至少部分焊盘20连接且凸伸出连筋12。
具体的，步骤“于连筋12处形成焊盘20”包括：
结合图8，于连筋下表面122固设支撑块30；
这里，通过黏胶将支撑块30设置于连筋下表面122，且通过控制黏胶的厚度保证支撑块下表面302与基岛下表面112齐平。
结合图9及图10，于连筋上表面121对应支撑块30的区域固设焊盘20。
这里，通过铆钉40依次经过焊盘20、连筋12及支撑块30而固定焊盘20，铆钉40延伸至支撑块30中。
本实施方式的连筋12处设置有焊盘20，此时，可以在不增加管脚13占用空间的前提下，将地线的另一端设计到基岛11外连筋12的焊盘20区域，可以进一步提升芯片占用基岛11的占用率，提高空间利用率，使封装产品小型化，而且，焊盘20可以增加连筋12处打线区域的面积，保证打线质量。
另外，本实施方式在连筋12的下方设置支撑块30，当于连筋12区域的焊盘20处打线时，支撑块30支撑连筋12及焊盘20，使得连筋12及焊盘20位置稳定且强度高，可以避免打线晃动等球焊品质问题，从而大大提高打线质量。
本实施方式的引线框结构100的制造方法的其他说明可以参考前述引线框结构100的说明，在此不再赘述。
结合图11至图17，本发明一实施方式还提供一种封装结构200的制造方法，结合前述封装结构200的说明以及图7至图10所示的前述引线框结构100的制造方法，封装结构200的制造方法包括引线框结构100的成型过程及后续封装结构20的成型过程。
其中，引线框结构100的成型过程包括如下步骤：
结合图7，提供一基材10；
于基材10中形成基岛11、连筋12及管脚13，基岛11用于连接芯片201，连筋12连接基岛11且朝向基岛11的外侧延伸，管脚13与基岛11、连筋12间隔分布；
结合图8至图10，于连筋12处形成焊盘20，至少部分焊盘20连接且凸伸出连筋12；
具体的，步骤“于连筋12处形成焊盘20”包括：
结合图8，于连筋下表面122固设支撑块30，支撑块下表面302与基岛下表面112齐平，且支撑块30由热消失性材料制成；
这里，通过黏胶将支撑块30设置于连筋下表面122，且通过控制黏胶厚度保证支撑块下表面302与基岛下表面112齐平。
结合图9及图10，于连筋上表面121对应支撑块30的区域固设焊盘20；
这里，通过铆钉40依次经过焊盘20、连筋12及支撑块30而固定焊盘20，铆钉40延伸至支撑块30中。
后续封装结构200的成型过程包括如下步骤：
结合图11及图12，于基岛11处设置芯片201；
这里，通过装片胶205将芯片201设置于基岛11的中间区域。
结合图13至图15，利用引线(信号线202)连接芯片201及管脚13，以及利用引线(接地线203)连接芯片201及焊盘20；
这里，信号线202及接地线203均为金属导线，且信号线202及接地线203的设置没有先后关系。
结合图16，加热支撑块30而使得支撑块30消失。
这里，形成支撑块30的热消失性材料消失需要的温度比DB(芯片201装载过程，参图12)制程、WB(打线过程，参图13至图15)制程的温度高，如此，在前面DB制程及WB制程中，支撑块30可以始终支撑连筋12及焊盘20而提高打线效果。
结合图17，包封形成封装结构200。
这里，包封件204包覆引线框结构100的所有上方区域及连筋下表面122区域，位于引线框结构100下方的包封件204与基岛下表面112齐平，且包封件204暴露出基岛下表面112及管脚13。
本实施方式的连筋12处设置有焊盘20，此时，可以在不增加管脚13占用空间的前提下，将地线的另一端设计到基岛11外连筋12的焊盘20区域，可以进一步提升芯片占用基岛11的占用率，提高空间利用率，使封装产品小型化，而且，焊盘20可以增加连筋12处打线区域的面积，保证打线质量。
另外，本实施方式在连筋12的下方设置支撑块30，当将芯片201与焊盘20打线导通时，支撑块30支撑连筋12及焊盘20，使得连筋12及焊盘20位置稳定且强度高，可以避免打线晃动等球焊品质问题，从而大大提高打线质量。
本实施方式的封装结构200的制造方法的其他说明可以参考前述封装结构200的说明，在此不再赘述。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种引线框结构，其特征在于，包括：基岛、连筋、管脚及焊盘，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布，其中，至少部分所述焊盘连接且凸伸出所述连筋。
2.根据权利要求1所述的引线框结构，其特征在于，所述引线框结构还包括支撑块，所述支撑块包括相对设置的支撑块上表面及支撑块下表面，所述基岛包括相对设置的基岛上表面及基岛下表面，所述连筋包括相对设置的连筋上表面及连筋下表面，所述基岛上表面与所述连筋上表面齐平，所述支撑块上表面连接所述连筋下表面，且所述支撑块下表面与所述基岛下表面齐平。
3.根据权利要求2所述的引线框结构，其特征在于，所述支撑块由热消失性材料制成。
4.根据权利要求2所述的引线框结构，其特征在于，所述引线框结构还包括固定件，所述固定件用于将所述焊盘固设于所述连筋上表面。
5.根据权利要求4所述的引线框结构，其特征在于，所述固定件包括铆钉，所述铆钉贯穿所述焊盘并延伸至所述支撑块内。
6.一种封装结构，其特征在于，包括：
如权利要求1-5中任意一项所述的引线框结构；
芯片，设置于所述基岛上；
引线，连接所述芯片及所述管脚、焊盘；
包封件，包封所述引线框结构、所述芯片及所述引线；
其中，当所述引线框结构包括支撑块时，所述支撑块在封装制造过程中被移除。
7.一种引线框结构的制造方法，其特征在于，包括步骤：
提供一基材；
于所述基材中形成基岛、连筋及管脚，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布；
于所述连筋处形成焊盘，至少部分所述焊盘连接且凸伸出所述连筋。
8.根据权利要求7所述的引线框结构的制造方法，其特征在于，步骤“于所述连筋处形成焊盘”具体包括：
于连筋下表面固设支撑块；
于连筋上表面对应所述支撑块的区域固设焊盘。
9.一种封装结构的制造方法，其特征在于，包括步骤：
提供一基材；
于所述基材中形成基岛、连筋及管脚，所述基岛用于连接芯片，所述连筋连接所述基岛且朝向所述基岛的外侧延伸，所述管脚与所述基岛、所述连筋间隔分布；
于所述连筋处形成焊盘，至少部分所述焊盘连接且凸伸出所述连筋；
于所述基岛处设置芯片；
利用引线连接所述芯片及所述管脚，以及利用引线连接所述芯片及所述焊盘；
包封形成封装结构。
10.根据权利要求9所述的封装结构的制造方法，其特征在于，步骤“于所述连筋处形成焊盘”具体包括：
于连筋下表面固设支撑块，支撑块下表面与基岛下表面齐平，且所述支撑块由热消失性材料制成；
于连筋上表面对应所述支撑块的区域固设焊盘；
步骤“利用引线连接所述芯片及所述管脚，以及利用引线连接所述芯片及所述焊盘”之后还包括步骤：
加热所述支撑块而使得所述支撑块消失。
CN201811101737.7A 2018-09-20 2018-09-20 引线框结构、封装结构及其制造方法 Active CN109192715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811101737.7A CN109192715B (zh) 2018-09-20 2018-09-20 引线框结构、封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811101737.7A CN109192715B (zh) 2018-09-20 2018-09-20 引线框结构、封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109192715A true CN109192715A (zh) 2019-01-11
CN109192715B CN109192715B (zh) 2024-03-22

Family

ID=64909064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811101737.7A Active CN109192715B (zh) 2018-09-20 2018-09-20 引线框结构、封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN109192715B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931420A (zh) * 2019-11-19 2020-03-27 苏州日月新半导体有限公司 一种加热块单元及加热装置
WO2022227537A1 (zh) * 2021-04-29 2022-11-03 上海凯虹科技电子有限公司 半导体器件及引线框架

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283352A (ja) * 1994-04-11 1995-10-27 Fujitsu Ltd 半導体装置及びその搬送方法
JPH11260989A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
CN2831428Y (zh) * 2005-01-06 2006-10-25 威盛电子股份有限公司 引脚架封装体
US20070262409A1 (en) * 2006-05-09 2007-11-15 Yoichiro Nozaki Lead frame and semiconductor device using the same
US20100072589A1 (en) * 2008-09-22 2010-03-25 Zigmund Ramirez Camacho Semiconductor package system with die support pad
KR20100081524A (ko) * 2009-01-06 2010-07-15 삼성테크윈 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US20110089556A1 (en) * 2009-10-19 2011-04-21 National Semiconductor Corporation Leadframe packages having enhanced ground-bond reliability
CN201946589U (zh) * 2010-12-22 2011-08-24 宇芯（成都）集成电路封装测试有限公司 一种改进的引线框架
CN102403236A (zh) * 2010-09-07 2012-04-04 万国半导体(开曼)股份有限公司 芯片外露的半导体器件及其生产方法
CN205959971U (zh) * 2015-07-24 2017-02-15 半导体元件工业有限责任公司 半导体元件
CN208738227U (zh) * 2018-09-20 2019-04-12 江苏长电科技股份有限公司 引线框结构及封装结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283352A (ja) * 1994-04-11 1995-10-27 Fujitsu Ltd 半導体装置及びその搬送方法
JPH11260989A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2004207764A (ja) * 2004-04-12 2004-07-22 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
CN2831428Y (zh) * 2005-01-06 2006-10-25 威盛电子股份有限公司 引脚架封装体
US20070262409A1 (en) * 2006-05-09 2007-11-15 Yoichiro Nozaki Lead frame and semiconductor device using the same
US20100072589A1 (en) * 2008-09-22 2010-03-25 Zigmund Ramirez Camacho Semiconductor package system with die support pad
KR20100081524A (ko) * 2009-01-06 2010-07-15 삼성테크윈 주식회사 리드 프레임 및 이를 이용한 반도체 패키지
US20110089556A1 (en) * 2009-10-19 2011-04-21 National Semiconductor Corporation Leadframe packages having enhanced ground-bond reliability
CN102403236A (zh) * 2010-09-07 2012-04-04 万国半导体(开曼)股份有限公司 芯片外露的半导体器件及其生产方法
CN201946589U (zh) * 2010-12-22 2011-08-24 宇芯（成都）集成电路封装测试有限公司 一种改进的引线框架
CN205959971U (zh) * 2015-07-24 2017-02-15 半导体元件工业有限责任公司 半导体元件
CN208738227U (zh) * 2018-09-20 2019-04-12 江苏长电科技股份有限公司 引线框结构及封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931420A (zh) * 2019-11-19 2020-03-27 苏州日月新半导体有限公司 一种加热块单元及加热装置
WO2022227537A1 (zh) * 2021-04-29 2022-11-03 上海凯虹科技电子有限公司 半导体器件及引线框架

Also Published As

Publication number Publication date
CN109192715B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
TW560032B (en) Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same
US6661087B2 (en) Lead frame and flip chip semiconductor package with the same
US8035221B2 (en) Clip mount for integrated circuit leadframes
TW465052B (en) IC die power connection using canted coil spring
JP5001872B2 (ja) 半導体装置
CN109192715A (zh) 引线框结构、封装结构及其制造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR19980079837A (ko) 반도체 장치
CN208738227U (zh) 引线框结构及封装结构
US6803665B1 (en) Off-chip inductor
JPH1012658A (ja) 入出力端子を多数有する半導体集積回路素子
US6268652B1 (en) CSP type semiconductor device with reduced package size
US8704344B2 (en) Ultra-small chip package and method for manufacturing the same
JP3570551B2 (ja) ワイヤボンディング方法
TW200809993A (en) Bump structure, method of forming bump structure, and semiconductor apparatus using the same
JPH0256942A (ja) 半導体装置
JPH05211192A (ja) 半導体装置のワイヤボンディング方法
JP4007917B2 (ja) 半導体装置及びその製造方法
JP2004207764A (ja) リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP2003086621A (ja) 半導体装置およびその製造方法
JP2000323515A (ja) Ｉｃチップと回路基板との接続方法
TW498517B (en) Leadframe with a function of controlling the collapse quantity and flip-chip semiconductor package having the leadframe
JPH0428241A (ja) 半導体装置の製造方法
US20190157237A1 (en) Semiconductor devices having wire bonding structures and methods of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant