CN109190159B - 滤除图形匹配度误报错的方法 - Google Patents

滤除图形匹配度误报错的方法 Download PDF

Info

Publication number
CN109190159B
CN109190159B CN201810840252.3A CN201810840252A CN109190159B CN 109190159 B CN109190159 B CN 109190159B CN 201810840252 A CN201810840252 A CN 201810840252A CN 109190159 B CN109190159 B CN 109190159B
Authority
CN
China
Prior art keywords
graph
matching
area
matching degree
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810840252.3A
Other languages
English (en)
Other versions
CN109190159A (zh
Inventor
顾婷婷
陈翰
张辰明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810840252.3A priority Critical patent/CN109190159B/zh
Publication of CN109190159A publication Critical patent/CN109190159A/zh
Application granted granted Critical
Publication of CN109190159B publication Critical patent/CN109190159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种滤除图形匹配度误报错的方法，包括：步骤1，进行图形匹配度检查，输出匹配区域；步骤2，在匹配区域中设置检查区域；步骤3，检查区域去除矩形的匹配区域形成temp1图形；步骤4，检查区域去除所有匹配区域形成temp2图形；步骤5，检查区域去除所有匹配区域的延伸图形形成temp3图形；步骤6，temp1图形去除temp2图形形成temp4图形；步骤7，temp2图形与temp4图形有共同边的图形形成temp5图形；步骤8，temp5图形去除temp3图形形成第一类图形；步骤9，temp2图形中选取宽度大于设定值的第二类图形；步骤10，步骤8和步骤9的图形合集为最终需检查的图形。本发明通过异或处理和图形挑选可以有效地滤除图形匹配度检查中的误报错，大幅提升效率，并且不受SRAM图形特征影响。

Description

滤除图形匹配度误报错的方法
技术领域
本发明属于半导体集成电路设计中的光学临近效应修正技术，具体涉及一种滤除图形匹配度误报错的方法，主要用于芯片版图中重复单元的匹配性检查。
背景技术
目前，PM(Pattern Match，即图形匹配度)在半导体集成电路行业内的应用越来越广泛，这项技术通常应用于工艺热点的检查，运用PM技术查找相似图形，以进一步辅助光学临近修正(Optical Proximity Correction，即OPC)。
随着PM技术的不断发展，其应用范围逐渐扩展，其中包括在静态随机存取存储器(Static Random-Access Memory，即SRAM)中进行图形匹配度检查。
SRAM的图形特征是拥有大量的重复单元，并且随着半导体技术节点往越来越小尺寸的方向发展，这种重复单元的光学临近修正一致性要求也越来越高，而PM技术正好可以检查版图中重复单元的匹配性。但是，由于SRAM图形的边缘和中间沟道的图形不同于标准单元，因此PM技术在应用时会出现大量的误报错，这就造成人工审核时效率低下且有漏检的风险。
发明内容
本发明要解决的技术问题是提供一种滤除图形匹配度误报错的方法，可以解决利用PM技术对SRAM图形进行检查时出现大量误报错的问题。
为解决上述技术问题，本发明提供的滤除图形匹配度误报错的方法，包括如下步骤：
步骤1，利用PM技术进行SRAM图形匹配度检查，输出匹配区域；
步骤2，在匹配区域中设置检查区域；
步骤3，检查区域去除矩形结构的匹配区域形成中间图形temp1；
步骤4，检查区域去除所有匹配区域形成中间图形temp2；
步骤5，检查区域去除所有匹配区域的延伸图形形成中间图形temp3；
步骤6，中间图形temp1与中间图形temp2进行异或运算形成中间图形temp4；
步骤7，中间图形temp2与中间图形temp4有共同边的图形形成中间图形temp5；
步骤8，中间图形temp5去除中间图形temp3进行异或运算形成需要人工审核的第一类图形；
步骤9，在中间图形temp2中选取需要人工审核的第二类图形；
步骤10，步骤8形成的第一类图形和步骤9形成的第二类图形的合集为最终需进一步检查的图形。
进一步的，在步骤2中，所述检查区域的各边界与匹配区域的相邻边界之间的间距为1μm～3μm。
进一步的，在步骤9中，所述第二类图形为中间图形temp2中宽度大于沟道免检范围b的图形。较佳的，所述沟道免检范围b的取值范围为1.5μm～3.5μm。
进一步的，在步骤1中，所述匹配区域是由一个个匹配成功的矩形图形连接而成。其中，所述匹配区域包括矩形区域和/或非矩形区域。较佳的，所述非矩形区域中的不匹配图形为设定好的匹配单元尺寸或多个匹配单元的组合结构。其中，所述匹配单元是以设定好的矩形结构尺寸为准。
进一步的，步骤1进一步包括：
步骤S11，在整体版图中选取SRAM区域；
步骤S12，在SRAM区域中设定进行图形匹配度检查的检查区域；
步骤S13，对检查区域进行图形匹配度检查，输出匹配区域。
其中，在步骤S12中，检查区域的各边界与SRAM区域的相邻边界之间的间距为1μm～3μm。
本发明滤除误报错的方法通过基础的异或处理和简单的沟道图形挑选，可以有效地滤除图形匹配度检查中的误报错，同时提高报错的准确率，降低人为失误，提升效率70％左右，并且不受SRAM图形特征影响，适用于任何SRAM大小、各种沟道长宽比、不匹配区域出现在任何位置的情况。
附图说明
图1为本发明的滤除图形匹配度误报错的方法流程图；
图2为包含有SRAM的芯片的整体版图的示意图；
图3为一个SRAM图形的示意图；
图4为图3所示SRAM图形的匹配度检查结果；
图5为本发明实施例的检查区域D1的示意图；
图6为本发明实施例的中间图形temp1的示意图；
图7为本发明实施例的中间图形temp2的示意图；
图8为本发明实施例的中间图形temp3的示意图；
图9为图6所示的中间图形temp1与图7所示的中间图形temp2图形异或处理后的图形示意图；
图10为图7所示的中间图形temp2与图9所示图形有共同边的图形示意图；
图11为图10所示图形与图8所示的中间图形temp3异或处理后的图形示意图。
具体实施方式
以下通过特定的具体实施例并结合附图说明本发明的实施方式，本领域技术人员可以根据本说明书所揭示的内容轻而易举地了解本发明的其它优点与效果。本发明还可以通过其它不同的具体实施例加以施行或应用，可以在不背离本发明的原理基础下进行各种修饰和变更。
图1为本发明的滤除图形匹配度误报错的方法的步骤流程图。如图1所示，本发明滤除图形匹配度误报错的方法，包括如下步骤：
步骤S1，利用PM技术进行SRAM图形匹配度检查。
具体来说，步骤1进一步包括：
步骤S11，在整体版图中选取SRAM区域，如图2所示为整体版图的示意图，其中101和其余灰色区域都是SRAM区域，通常一个版图中存在十几个到几十个这样的区域。
步骤S12，在SRAM区域中设定进行图形匹配度检查的检查区域；
由于SRAM的边缘图形不同于中间标准SRAM单元，所以预先设定边缘免检区域，SRAM区域去除边缘免检区域即形成检查区域，如图4中所示的方框区域303。检查区域的各边界与SRAM区域的相邻边界之间的间距为1μm～3μm。
步骤S13，对检查区域303进行图形匹配度检查，输出匹配区域A1，其中图4所示的斜剖面线部分301和302就属于误报错图形，在整体版图的检查中，这种误报错可能是几百设置几千个，严重干扰人工审核，必须进行滤除。
以整体版图中的一个SRAM为例进行说明，如图3所示的201即为一个SRAM，其中，匹配单元是以设定好的矩形结构(图3中的矩形结构203)尺寸为准，也是最小单元。
匹配区域A1通常是由一个个与匹配单元匹配成功的矩形图形连接而成，如果全匹配，则整个区域由与匹配单元相同尺寸的矩形自动组合成完整区域，此时输出的匹配区域也是矩形的，如图3中的深灰色区域202；若存在不匹配图形，则以设定好的匹配单元尺寸(如图3中的203)或者多个匹配单元组合结构(如图3中的204)报出，此时输出的匹配区域为非矩形(图3中最左侧的深灰色区域)。
步骤S2，以PM匹配度检查后输出的匹配区域为基础，进行基础异或处理和图形形状挑选，选出误报错的图形并进行滤除。
下面以一个SRAM为例，对步骤S2进行具体说明，流程如图1所示，包括如下步骤：
步骤S21，在SRAM区域(即步骤S1中输出的匹配区域)设置检查区域D1，检查区域D1外的匹配区域即为免检区域，通常检查区域D1的各边界与匹配区域的相邻边界之间的间距为1μm～3μm；如图5所示，方框区域401为检查区域D1；
步骤S22，选取中间图形temp1，即检查区域D1(图5中方框区域401)去除所有匹配区域为矩形结构的图形(即图5中方框区域401内的矩形区域402和矩形区域403)，形成如图6所示的结果；
步骤S23，选取中间图形temp2，即检查区域D1(图5中方框区域401)去除所有匹配区域的图形(即图5中深灰色区域，也就是方框区域401内的矩形区域402、矩形区域403和非矩形区域404)，形成如图7所示的结果；
步骤S24，选取中间图形temp3，即检查区域D1去除所有匹配区域的延伸图形(延伸图形是将匹配区域内的空白全部填充并沿着图形所在最大边界填充成的矩形图形)，形成如图8所示的结果；
步骤S25，步骤S22形成的中间图形temp1去除步骤S23形成的中间图形temp2，即中间图形temp1与中间图形temp2进行异或运算形成中间图形temp4，如图9所示的结果；
步骤S26，步骤S23形成的中间图形temp2中与步骤S25形成的中间图形temp4有共同边的图形，即中间图形temp2与中间图形temp4进行异或运算形成中间图形temp5，即如图10所示的结果；
步骤S27，步骤S26形成的中间图形temp5再去除步骤S24形成的中间图形temp3，即中间图形temp5与中间图形temp3进行异或运算形成真正需要检查出的真报错图形，如图11所示，此类图形为需要人工审核的第一类图形；
步骤S28，在步骤S23形成的中间图形temp2中设置SRAM沟道免检范围b(即沟道在图7中X方向的宽度)，通常b的范围1.5μm～3.5μm，也就是说，中间图形temp2中宽度大于b的图形为非免检区域，属于需要人工审核的第二类图形；
步骤S29，步骤S27形成的图形和步骤S28形成的图形的合集为最终需进一步检查的图形。
本发明滤除误报错的方法通过基础的异或处理和简单的沟道图形挑选，可以有效地滤除图形匹配度检查中的误报错，同时提高报错的准确率，降低人为失误，提升效率70％左右，并且不受SRAM图形特征影响，适用于任何SRAM大小、各种沟道长宽比、不匹配区域出现在任何位置的情况。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，并非用于限定本发明。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。

Claims (9)

1.一种滤除图形匹配度误报错的方法，其特征在于，包括如下步骤：
步骤1，利用PM技术进行SRAM图形匹配度检查，输出匹配区域；
步骤2，在匹配区域中设置检查区域；
步骤3，检查区域去除矩形结构的匹配区域形成中间图形temp1；
步骤4，检查区域去除所有匹配区域形成中间图形temp2；
步骤5，检查区域去除所有匹配区域的延伸图形形成中间图形temp3，所述延伸图形是将匹配区域内的空白全部填充并沿着图形所在最大边界填充成的矩形图形；
步骤6，中间图形temp1与中间图形temp2进行异或运算形成中间图形temp4；
步骤7，中间图形temp2与中间图形temp4有共同边的图形形成中间图形temp5；
步骤8，中间图形temp5去除中间图形temp3形成需要人工审核的第一类图形；
步骤9，在中间图形temp2中选取需要人工审核的第二类图形，所述第二类图形为中间图形temp2中宽度大于沟道免检范围b的图形；
步骤10，步骤8形成的第一类图形和步骤9形成的第二类图形的合集为最终需进一步检查的图形。
2.根据权利要求1所述的滤除图形匹配度误报错的方法，其特征在于，在步骤2中，所述检查区域的各边界与匹配区域的相邻边界之间的间距为1μm～3μm。
3.根据权利要求1所述的滤除图形匹配度误报错的方法，其特征在于，所述沟道免检范围b的取值范围为1.5μm～3.5μm。
4.根据权利要求1所述的滤除图形匹配度误报错的方法，其特征在于，在步骤1中，所述匹配区域是由一个个匹配成功的矩形图形连接而成。
5.根据权利要求4所述的滤除图形匹配度误报错的方法，其特征在于，所述匹配区域包括矩形区域和/或非矩形区域。
6.根据权利要求5所述的滤除图形匹配度误报错的方法，其特征在于，所述非矩形区域中的不匹配图形为设定好的匹配单元尺寸或多个匹配单元的组合结构。
7.根据权利要求6所述的滤除图形匹配度误报错的方法，其特征在于，所述匹配单元是以设定好的矩形结构尺寸为准。
8.根据权利要求1所述的滤除图形匹配度误报错的方法，其特征在于，步骤1进一步包括：
步骤S11，在整体版图中选取SRAM区域；
步骤S12，在SRAM区域中设定进行图形匹配度检查的检查区域；
步骤S13，对检查区域进行图形匹配度检查，输出匹配区域。
9.根据权利要求8所述的滤除图形匹配度误报错的方法，其特征在于，在步骤S12中，检查区域的各边界与SRAM区域的相邻边界之间的间距为1μm～3μm。
CN201810840252.3A 2018-07-27 2018-07-27 滤除图形匹配度误报错的方法 Active CN109190159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810840252.3A CN109190159B (zh) 2018-07-27 2018-07-27 滤除图形匹配度误报错的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810840252.3A CN109190159B (zh) 2018-07-27 2018-07-27 滤除图形匹配度误报错的方法

Publications (2)

Publication Number Publication Date
CN109190159A CN109190159A (zh) 2019-01-11
CN109190159B true CN109190159B (zh) 2023-04-18

Family

ID=64937209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810840252.3A Active CN109190159B (zh) 2018-07-27 2018-07-27 滤除图形匹配度误报错的方法

Country Status (1)

Country Link
CN (1) CN109190159B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533422A (zh) * 2008-12-12 2009-09-16 昆山锐芯微电子有限公司 检验版图的方法
CN106980719A (zh) * 2017-03-21 2017-07-25 上海华力微电子有限公司 版图重复单元光学邻近效应修正一致性检查方法
CN107967401A (zh) * 2017-12-21 2018-04-27 上海华力微电子有限公司 一种版图重复单元匹配性检查方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101533422A (zh) * 2008-12-12 2009-09-16 昆山锐芯微电子有限公司 检验版图的方法
CN106980719A (zh) * 2017-03-21 2017-07-25 上海华力微电子有限公司 版图重复单元光学邻近效应修正一致性检查方法
CN107967401A (zh) * 2017-12-21 2018-04-27 上海华力微电子有限公司 一种版图重复单元匹配性检查方法及系统

Also Published As

Publication number Publication date
CN109190159A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
US10062160B2 (en) Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
CN106980719B (zh) 版图重复单元光学邻近效应修正一致性检查方法
US7117140B2 (en) Method of evaluating the exposure property of data to wafer
JP2004054052A (ja) 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
US9142014B2 (en) System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering
CN103915361A (zh) 芯片缺陷的检测方法
CN108009316A (zh) Opc修正方法
CN106773544A (zh) 一种控制辅助图形信号误报率的opc建模方法
EP1199651A2 (en) Method for mask data verification and computer readable record medium recording the verification program
CN104166304B (zh) 修正辅助图案的方法
CN109190159B (zh) 滤除图形匹配度误报错的方法
CN105740540A (zh) 掩膜版设计中版图的特征图形的查找方法
CN114578650A (zh) 光学邻近效应校正方法、掩膜版及可读存储介质
CN107045259B (zh) 包含有监测图形的掩膜版以及监测方法
CN116090404A (zh) 半导体器件版图设计规则的检查方法
US9262576B2 (en) Method and apparatus for providing a layout defining a structure to be patterned onto a substrate
CN105892223B (zh) 一种优化opc验证的方法
JP5187309B2 (ja) フォトマスクの形成方法および半導体装置の製造方法
CN109752918A (zh) 光刻掩膜优化设计方法及系统
CN110794645B (zh) 确定合适的opc修正程序的方法及装置、掩膜版及优化方法
CN114089607A (zh) 一种深度加速集成电路版图光刻工艺热点检查的方法
US10102615B2 (en) Method and system for detecting hotspots in semiconductor wafer
CN114692560A (zh) 一种z型走线图形及集群的识别方法
CN109271668B (zh) 版图设计规则检查中区分多边形长宽度方向的方法
CN104808435B (zh) 一种opc中双掩膜版的检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant