CN114089607A - 一种深度加速集成电路版图光刻工艺热点检查的方法 - Google Patents
一种深度加速集成电路版图光刻工艺热点检查的方法 Download PDFInfo
- Publication number
- CN114089607A CN114089607A CN202111436108.1A CN202111436108A CN114089607A CN 114089607 A CN114089607 A CN 114089607A CN 202111436108 A CN202111436108 A CN 202111436108A CN 114089607 A CN114089607 A CN 114089607A
- Authority
- CN
- China
- Prior art keywords
- layout
- hot spot
- integrated circuit
- photoetching process
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种深度加速集成电路版图光刻工艺热点检查的方法,包括:提供具有目标图形数据的待光刻工艺热点检查的集成电路设计版图;基于设计规则,按线宽(W)与间距(S)选择二维版图图形;将二维版图图形按照归类半径R1进行图形匹配;按照半径R2截取二维版图图形,并生成热点检查设计版图;对热点检查设计版图进行改变设计图形目标、光学邻近效应修正;进行工艺偏差图形模拟;进行光刻工艺热点检查并标识各热点;在待光刻工艺热点检查的集成电路设计版图中匹配热点,获得潜在的光刻工艺之热点;待光刻工艺热点检查的集成电路设计版图产生光刻工艺热点索引文件。本发明不仅极大缩短了软件计算时间,降低了生产成本,而且能精确定位到版图中的光刻工艺热点。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种深度加速集成电路版图光刻工艺热点检查的方法。
背景技术
随着技术节点的不断降低,半导体器件的特征尺寸不断减小,光学邻近效应(Optical Proximity Effect,OPE)导致硅基衬底上的光刻图形与掩膜版上的图形之偏差问题越来越严重。因此,光学邻近效应修正(Optical Proximity Effect Correction,OPC)在半导体制造中愈发显得重要。光学邻近效应修正主要作用是减少光学邻近效应所造成的误差和影响,使得转移至硅基衬底上的图形与预期图形基本符合。
集成电路步入更高技术节点以后,在曝光波长不变的情形下,曝光图形尺寸却在不断缩小,势必会产生许多光刻工艺窗口过小的图形。所以,在客户(设计者)完成版图设计后,需要对其版图进行光刻工艺设计友善性检查(Lithography Friendly Design,LFD)。
传统方法一般是对所有图形数据做精确的光学邻近效应修正,并且生成整个芯片的模拟图形,再在整个芯片范围内查找光刻工艺热点图形。明显地,传统方法能够准确的找到工艺热点,但是整个过程的软件计算和使用时间会很长,相应的生产成本也比较高,并且不利于代工厂的版图设计光刻工艺友善性检查套件在设计公司的应用。业界也有提出通过减少OPC校正的收敛次数来达到加速的目的,但是该方法模拟版图会出现较大的误差,精度小。
寻求一种运行速度快、模拟精度准、检查版图覆盖面广的集成电路版图光刻工艺热点检查的方法已成为本领域技术人员亟待解决的技术问题之一。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了本发明一种深度加速集成电路版图光刻工艺热点检查的方法。
发明内容
本发明是针对现有技术中,传统光刻工艺热点图形的检查方法存在运行耗时过长、成本高、不利于代工厂的版图设计光刻工艺友善性检查套件在设计公司的应用,且会出现误差大、精度小的模拟版图等缺陷提供一种深度加速集成电路版图光刻工艺热点检查的方法。
为实现本发明之目的,本发明提供一种深度加速集成电路版图光刻工艺热点检查的方法,所述深度加速集成电路版图光刻工艺热点检查的方法,包括:
执行步骤S1:提供具有目标图形数据的待光刻工艺热点检查的集成电路设计版图;
执行步骤S2:基于设计规则,按照线宽(W)与间距(S)选择所述集成电路设计版图中的二维版图图形;
执行步骤S3:将所选择的二维版图图形按照归类半径R1进行图形匹配;
执行步骤S4:按照半径R2截取所述归类后的二维版图图形,并将截取的所述二维版图图形生成热点检查设计版图;
执行步骤S5:对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正;
执行步骤S6:对经过修正的热点检查设计版图进行工艺偏差图形模拟;
执行步骤S7:对经过工艺偏差图形模拟的热点检查设计版图进行光刻工艺热点检查并标识各热点;
执行步骤S8:在待光刻工艺热点检查的集成电路设计版图中匹配所述热点,获得潜在的光刻工艺之热点;
执行步骤S9:对待光刻工艺热点检查的集成电路设计版图产生光刻工艺热点索引文件。
可选地,所述线宽(W)为版图设计规则最小线宽的0.8~1.2倍。
可选地,所述间距(S)为版图设计规则最小间距的0.8~1.2倍。
可选地,所述归类半径R1为最小设计规则的1~5倍。
可选地,所述图形匹配为100%完全严格相同的匹配归类。
可选地,所述半径R2为归类半径R1与最小光学尺寸之和。
可选地,所述半径R2为最小光学半径的1.5倍。
可选地,所述光刻工艺各热点具有光刻工艺窗口的模拟值,且模拟值小于工艺最小值。
可选地,在所述待光刻工艺热点检查的集成电路设计版图中匹配所述热点为查找与所述热点检查设计版图为100%完全相同的严格匹配之图形。
综上所述,本发明首先对待光刻工艺热点检查的集成电路设计版图之目标图形数据进行规则定义与过滤处理,选择容易导致光刻工艺热点的二维版图图形;然后将所选择的二维版图图形进行精准归类处理,以生成热点检查设计版图;再对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正,在完成工艺偏差图形模拟后进行光刻热点检查并标识各热点;最后将具有热点的版图图形映射到待光刻工艺热点检查的集成电路设计版图中产生索引文件,不仅极大缩短了软件计算时间,降低了生产成本,而且同时能精确定位到版图中的光刻工艺热点。
附图说明
图1所示为本发明深度加速集成电路版图光刻工艺热点检查的方法之流程图;
图2所示为本发明具有目标图形数据的待光刻工艺热点检查的集成电路设计版图之结构示意图;
图3所示为本发明基于设计规则过滤出的二维版图图形;
图4所示为本发明基于热点检查设计版图的光刻工艺热点检查图;
图5所示为具有目标图形数据的待光刻工艺热点检查的集成电路设计版图之光刻工艺热点索引位置图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
请参阅图1,图1所示为本发明深度加速集成电路版图光刻工艺热点检查的方法之流程图。所述深度加速集成电路版图光刻工艺热点检查的方法,包括:
执行步骤S1:提供具有目标图形数据的待光刻工艺热点检查的集成电路设计版图;
执行步骤S2:基于设计规则,按照线宽(W)与间距(S)选择所述集成电路设计版图中的二维版图图形;
执行步骤S3:将所选择的二维版图图形按照归类半径R1进行图形匹配;
执行步骤S4:按照半径R2截取所述归类后的二维版图图形,并将截取的所述二维版图图形生成热点检查设计版图;
执行步骤S5:对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正;
执行步骤S6:对经过修正的热点检查设计版图进行工艺偏差图形模拟;
执行步骤S7:对经过工艺偏差图形模拟的热点检查设计版图进行光刻工艺热点检查并标识各热点;
执行步骤S8:在待光刻工艺热点检查的集成电路设计版图中匹配所述热点,获得潜在的光刻工艺之热点;
执行步骤S9:对待光刻工艺热点检查的集成电路设计版图产生光刻工艺热点索引文件。
在本发明中,首先对待光刻工艺热点检查的集成电路设计版图之目标图形数据进行规则定义与过滤处理,选择容易导致光刻工艺热点的二维版图图形;然后将所选择的二维版图图形进行归类处理,以生成热点检查设计版图;再对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正,在完成工艺偏差图形模拟后进行光刻热点检查并标识各热点;最后将具有热点的版图图形映射到待光刻工艺热点检查的集成电路设计版图中产生索引文件。明显地,本发明所述光刻工艺热点检查的方法极大缩短了软件计算时间,降低了生产成本,同时能精确定位到版图中的光刻工艺热点。
为了更直观的揭露本发明之技术方案,凸显本发明之有益效果,现结合具体实施方式,对所述深度加速集成电路版图光刻工艺热点检查的方法之具体步骤和工作原理进行阐述。在具体实施方式中,所述容易导致光刻工艺热点的二维版图图形之形状、规格、数量等仅为列举,不应视为对本发明技术方案的限制。
请参阅图2~图5,并结合参阅图1,图2所示为本发明具有目标图形数据的待光刻工艺热点检查的集成电路设计版图之结构示意图。图3所示为本发明基于设计规则过滤出的二维版图图形。图4所示为本发明基于热点检查设计版图的光刻工艺热点检查图。图5所示为具有目标图形数据的待光刻工艺热点检查的集成电路设计版图之光刻工艺热点索引位置图。所述深度加速集成电路版图光刻工艺热点检查的方法,包括:
执行步骤S1:提供具有目标图形数据10的待光刻工艺热点检查的集成电路设计版图;非限制性地,所述目标图形数据10包括但不限于线端对线(Line Endto Line)的第一图形结构101、线端对线端(Line End to Line End)的第二图形结构102,以及呈线性设置的第三图形结构103。
执行步骤S2:基于设计规则,按照线宽(W)与间距(S)选择所述集成电路设计版图中的二维版图图形11;所述线宽(W)为版图设计规则最小线宽的0.8~1.2倍。所述间距(S)为版图设计规则最小间距的0.8~1.2倍。所述二维版图图形11既为在光刻工艺方面存在桥接(Bridge)风险的图形。具体地,在本发明中所述二维版图图形11进一步包括均为按最小设计规则设计的第一图形111、第二图形112、第三图形113,以及第四图形114和第五图形115。
执行步骤S3:将所选择的二维版图图形按照归类半径R1进行图形匹配;所述归类半径R1为最小设计规则的1~5倍。所述图形匹配即为100%完全严格相同的匹配归类。在本实施例中,明显地,所述第一图形111、第二图形112、第三图形113同属线端对线(Line Endto Line)的第一图形结构101,第四图形114、第五图形115同属线端对线端(Line End toLine End)的第二图形结构102。
执行步骤S4:按照半径R2截取所述归类后的二维版图图形,并将截取的所述二维版图图形生成热点检查设计版图;其中,所述半径R2为归类半径R1与最小光学尺寸之和。作为具体的实施方式,所述半径R2为最小光学半径的1.5倍。
执行步骤S5:对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正;
执行步骤S6:对经过修正的热点检查设计版图进行工艺偏差图形模拟;
执行步骤S7:对经过工艺偏差图形模拟的热点检查设计版图进行光刻工艺热点检查并标识各热点;在本具体实施方式中,非限制性地列举,经过光刻工艺热点检查发现归属于第二图形结构102的第四图形114按照光刻工艺条件可能出现光刻胶显影不尽进而导致桥接的风险。故,判定第二图形结构102的第四图形114为设计数据中的光刻工艺热点。所述光刻工艺各热点具有光刻工艺窗口的模拟值,且模拟值小于工艺最小值。
执行步骤S8:在待光刻工艺热点检查的集成电路设计版图中匹配所述热点,获得潜在的光刻工艺之热点;即,在所述待光刻工艺热点检查的集成电路设计版图中匹配所述热点为查找与所述热点检查设计版图之第四图形114为100%完全相同的严格匹配之第五图形115。换言之,在待光刻工艺热点检查的集成电路设计版图中所述第四图形114和所述第五图形115处存在光刻工艺高风险热点。
执行步骤S9:对待光刻工艺热点检查的集成电路设计版图产生光刻工艺热点索引文件。作为本领域技术人员,容易知晓地,当打开所述光刻工艺热点索引文件时便会知晓所述待光刻工艺热点检查的集成电路设计版图中所述第四图形114和所述第五图形115处存在光刻工艺热点风险,需要更正集成电路版图数据,避免出现类似热点风险。
综上所述,本发明首先对待光刻工艺热点检查的集成电路设计版图之目标图形数据进行规则定义与过滤处理,选择容易导致光刻工艺热点的二维版图图形;然后将所选择的二维版图图形进行精准归类处理,以生成热点检查设计版图;再对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正,在完成工艺偏差图形模拟后进行光刻热点检查并标识各热点;最后将具有热点的版图图形映射到待光刻工艺热点检查的集成电路设计版图中产生索引文件,不仅极大缩短了软件计算时间,降低了生产成本,而且同时能精确定位到版图中的光刻工艺热点。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。
Claims (9)
1.一种深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述深度加速集成电路版图光刻工艺热点检查的方法,包括:
执行步骤S1:提供具有目标图形数据的待光刻工艺热点检查的集成电路设计版图;
执行步骤S2:基于设计规则,按照线宽(W)与间距(S)选择所述集成电路设计版图中的二维版图图形;
执行步骤S3:将所选择的二维版图图形按照归类半径R1进行图形匹配;
执行步骤S4:按照半径R2截取所述归类后的二维版图图形,并将截取的所述二维版图图形生成热点检查设计版图;
执行步骤S5:对所述热点检查设计版图进行改变设计图形目标、进行光学邻近效应修正;
执行步骤S6:对经过修正的热点检查设计版图进行工艺偏差图形模拟;
执行步骤S7:对经过工艺偏差图形模拟的热点检查设计版图进行光刻工艺热点检查并标识各热点;
执行步骤S8:在待光刻工艺热点检查的集成电路设计版图中匹配所述热点,获得潜在的光刻工艺之热点;
执行步骤S9:对待光刻工艺热点检查的集成电路设计版图产生光刻工艺热点索引文件。
2.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述线宽(W)为版图设计规则最小线宽的0.8~1.2倍。
3.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述间距(S)为版图设计规则最小间距的0.8~1.2倍。
4.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述归类半径R1为最小设计规则的1~5倍。
5.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述图形匹配为100%完全严格相同的匹配归类。
6.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述半径R2为归类半径R1与最小光学尺寸之和。
7.如权利要求6所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述半径R2为最小光学半径的1.5倍。
8.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,所述光刻工艺各热点具有光刻工艺窗口的模拟值,且模拟值小于工艺最小值。
9.如权利要求1所述深度加速集成电路版图光刻工艺热点检查的方法,其特征在于,在所述待光刻工艺热点检查的集成电路设计版图中匹配所述热点为查找与所述热点检查设计版图为100%完全相同的严格匹配之图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111436108.1A CN114089607B (zh) | 2021-11-29 | 2021-11-29 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111436108.1A CN114089607B (zh) | 2021-11-29 | 2021-11-29 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114089607A true CN114089607A (zh) | 2022-02-25 |
CN114089607B CN114089607B (zh) | 2023-10-10 |
Family
ID=80305520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111436108.1A Active CN114089607B (zh) | 2021-11-29 | 2021-11-29 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114089607B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024077416A1 (zh) * | 2022-10-09 | 2024-04-18 | 袁元 | 半导体器件的加工控制方法及高能粒子束光刻设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080148198A1 (en) * | 2006-12-08 | 2008-06-19 | Suigen Kyoh | Hotspot totalization method, pattern correction method, and program |
JP2008268560A (ja) * | 2007-04-20 | 2008-11-06 | Hitachi High-Technologies Corp | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 |
KR20090069094A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자 형성 방법 |
CN103645611A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 一种版图设计光刻工艺友善性检测方法 |
CN103744267A (zh) * | 2013-11-28 | 2014-04-23 | 上海华力微电子有限公司 | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 |
CN107422613A (zh) * | 2017-08-29 | 2017-12-01 | 上海华力微电子有限公司 | 光刻工艺热点的整合方法 |
CN110658696A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 断线热点的光刻友善性设计检查方法 |
CN113009789A (zh) * | 2021-03-05 | 2021-06-22 | 广东省大湾区集成电路与系统应用研究院 | 潜在热点图形区域确定方法及光刻热点图形获取方法 |
-
2021
- 2021-11-29 CN CN202111436108.1A patent/CN114089607B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080148198A1 (en) * | 2006-12-08 | 2008-06-19 | Suigen Kyoh | Hotspot totalization method, pattern correction method, and program |
JP2008268560A (ja) * | 2007-04-20 | 2008-11-06 | Hitachi High-Technologies Corp | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 |
KR20090069094A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 하이닉스반도체 | 반도체 소자 형성 방법 |
CN103744267A (zh) * | 2013-11-28 | 2014-04-23 | 上海华力微电子有限公司 | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 |
CN103645611A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 一种版图设计光刻工艺友善性检测方法 |
CN107422613A (zh) * | 2017-08-29 | 2017-12-01 | 上海华力微电子有限公司 | 光刻工艺热点的整合方法 |
CN110658696A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 断线热点的光刻友善性设计检查方法 |
CN113009789A (zh) * | 2021-03-05 | 2021-06-22 | 广东省大湾区集成电路与系统应用研究院 | 潜在热点图形区域确定方法及光刻热点图形获取方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024077416A1 (zh) * | 2022-10-09 | 2024-04-18 | 袁元 | 半导体器件的加工控制方法及高能粒子束光刻设备 |
Also Published As
Publication number | Publication date |
---|---|
CN114089607B (zh) | 2023-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11726402B2 (en) | Method and system for layout enhancement based on inter-cell correlation | |
CN108073047B (zh) | 光学临近效应校正方法及系统 | |
US9547745B1 (en) | System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing | |
US20130326434A1 (en) | Integrated circuit design method with dynamic target point | |
US20150067619A1 (en) | Advanced correction method | |
US20130024822A1 (en) | Double patterning methodology | |
US10877380B1 (en) | Using inverse lithography technology in a method of mask data preparation for generating integrated circuit | |
US20190042685A1 (en) | Multiple Patterning Method for Semiconductor Devices | |
CN114609857A (zh) | 光学临近效应修正方法及系统和掩膜版 | |
US8650511B2 (en) | Lithography performance check methods and apparatus | |
US8938695B1 (en) | Signature analytics for improving lithographic process of manufacturing semiconductor devices | |
CN108009316B (zh) | Opc修正方法 | |
CN108873604B (zh) | 一种光刻工艺热点的检查方法 | |
JP2010127970A (ja) | 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム | |
US20120259574A1 (en) | Designed-based yield management system | |
US20220366121A1 (en) | Method and system for fixing violation of layout | |
US8458631B2 (en) | Cycle time reduction in data preparation | |
JP2013073139A (ja) | マスクレイアウト分割方法、マスクレイアウト分割装置、及びマスクレイアウト分割プログラム | |
CN109459911B (zh) | 一种提高opc模型精度的方法 | |
CN114089607A (zh) | 一种深度加速集成电路版图光刻工艺热点检查的方法 | |
CN104166304B (zh) | 修正辅助图案的方法 | |
JP2011023638A (ja) | 検査領域設定方法 | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
CN110794645B (zh) | 确定合适的opc修正程序的方法及装置、掩膜版及优化方法 | |
US10890540B2 (en) | Object identification and comparison |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |