CN103744267A - 基于规则图形过滤的版图设计光刻工艺友善性检查方法 - Google Patents
基于规则图形过滤的版图设计光刻工艺友善性检查方法 Download PDFInfo
- Publication number
- CN103744267A CN103744267A CN201310625726.XA CN201310625726A CN103744267A CN 103744267 A CN103744267 A CN 103744267A CN 201310625726 A CN201310625726 A CN 201310625726A CN 103744267 A CN103744267 A CN 103744267A
- Authority
- CN
- China
- Prior art keywords
- layout design
- rule
- friendliness
- photoetching process
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种基于规则图形过滤的版图设计光刻工艺友善性检查方法，所述基于规则图形过滤的版图设计光刻工艺友善性检查方法通过在进行光学临近效应修正和工艺偏差图形模拟之前，增加对所述原始目标图形数据进行过滤的步骤，不仅能够缩短版图设计时光刻工艺友善性检查的耗时，减少软件和硬件的使用成本，而且检查结果与现有技术的方法能够实现很好的匹配，从而实现在版图设计中实现工艺热点区域的快速准确查找。
Description
技术领域
本发明涉及可制造性图形设计领域(DFM，Design For Manufacture)，特别涉及一种基于规则图形过滤的版图设计光刻工艺友善性检查方法。
背景技术
当前集成电路生产工艺中，首先根据设计好的版图制作掩膜版，然后通过光刻技术将掩膜版上的图形转移到晶圆上，由于亚波长光刻技术中光学临近效应(OPE)的影响，掩膜版的版图最终转移到晶圆上时，将产生较大的失真。虽然可以使用各种分辨率增强技术(RET)，如光学临近修正(OPC)，相移掩膜(PSM)等提高光刻的精度，但由于设计不当或RET技术本身的限制等原因，最终晶圆上的电路仍可能会出现Line Pinch(线夹断)Line Bridge(线连接)Hole Overlap Missing(接孔不良)等不良现象，掩膜版上的版图中可能导致这些现象的区域成为光刻热点区域，光刻热点区域可能会影响最终电路的性能甚至导致功能的失效，因此应在芯片生产之前找出并加以修正，光刻热点检测是可制造性设计(DFM)中的一项重要技术。
图1为现有技术中版图设计光刻工艺友善性检查方法的流程示意图。如图1所示，现有技术中常用的光刻热点检查方法如基于设计规则的方法一般对所有图形数据做精确的光学邻近效应修正，并且生成整个芯片的模拟图形在整个芯片范围内来查光刻工艺热点区域的图形。该方法虽然能准确的找到工艺热点，但是整个过程的软件计算和使用时间会很长，相应的生产成本也比较高，并且不利于代工厂的版图设计光刻工艺友善性检查套件在设计公司的应用。
发明内容
本发明的目的在于提供一种基于规则图形过滤的版图设计光刻工艺友善性检查方法，以缩短版图设计时光刻工艺友善性检查的耗时，减少软件和硬件的使用成本，最终实现在版图设计中实现工艺热点区域的快速准确查找。
为解决上述技术问题，本发明提供一种基于规则图形过滤的版图设计光刻工艺友善性检查方法，包括以下步骤：
提供原始目标图形数据，并对所述原始目标图形数据进行过滤，确定潜在工艺热点区域；
将所述潜在工艺热点区域的图形数据产生光刻目标图形数据；
对所述光刻目标图形数据进行完整的光学临近效应修正；
对光学临近修正后的光刻目标图形进行工艺偏差图形模拟，模拟的区域范围与光学邻近效应修正的区域范围相同；
进行热点检查，生成各项检查的热点位置标记；
生成最终的热点位置索引文件。
进一步的，所述对所述原始目标图形数据进行过滤的步骤用以寻找存在线夹断、线连接、接孔不良及由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均匀性的工艺热点区域。
进一步的，在对所述原始目标图形数据进行过滤的步骤包括，寻找所述原始目标图形数据中具有凸角或凹角的图形，对所述凸角或凹角的顶点进行切边，根据切边的受限情况生成矩形区域，进而生成潜在工艺热点区域。
进一步的，在根据切边的受限情况生成矩形区域的步骤包括：当所述凸角或凹角的顶点附近的切边与邻近的图形的间距小于等于规则尺寸，则确定为受限切边；当一凸角或凹角的顶点附近的两条切边均为受限切边，则确定为受限矩形；根据受限矩形生成所述矩形区域。
进一步的，在用以寻找存在线夹断、线连接、接触孔不良的工艺热点区域的过滤过程中，所述规则尺寸为最小设计线或隙尺寸的1.1倍为最小设计线或隙尺寸的1.1倍。
进一步的，所述凸角或凹角的顶点处的切边的长度小于最小设计线或隙尺寸的0.5倍。
进一步的，所述凸角或凹角的顶点处的切边的长度为最小设计线或隙尺寸的0.4倍～0.45倍。
进一步的，在根据受限矩形生成所述矩形区域的步骤包括：当受限矩形与待检图形相交时，则其待检图形所在区域即生成所述矩形区域。
进一步的，在用以寻找由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均匀性的工艺热点区域的过程中，所述凸角或凹角的顶点处的切边的长度大于设计规则尺寸的最小延伸值。
进一步的，所述潜在工艺热点区域的大小为所述矩形区域的每边放大最小设计规则尺寸的1.5倍后生成的区域。
进一步的，对所述光刻目标图形数据进行完整的光学临近效应修正的步骤中，光学邻近效应修正的区域为所述潜在工艺热点区域的图形每边放大一个光晕大小，所述光晕的取值要大于等于光学模型半径。
进一步的，对光学临近修正后的光刻目标图形进行工艺偏差图形模拟的步骤中，工艺偏差图形模拟的区域与光学邻近效应修正的区域相同。
综上所述，本发明所述基于规则图形过滤的版图设计光刻工艺友善性检查方法通过在进行光学临近效应修正和工艺偏差图形模拟之前，增加对所述原始目标图形数据进行过滤的步骤，不仅能够缩短版图设计时光刻工艺友善性检查的耗时，减少软件和硬件的使用成本，而且检查结果与现有技术的方法能够实现很好的匹配，从而实现在版图设计中实现工艺热点区域的快速准确查找。
附图说明
图1为现有技术中版图设计光刻工艺友善性检查方法的流程示意图。
图2为本发明一实施例中基于规则图形过滤的版图设计光刻工艺友善性检查方法的流程示意图。
图3(a)～图3(f)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤的一实施例。
图4(a)～图4(e)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤的另一实施例。
图5(a)～图5(g)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤的又一实施例。
图6为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中过滤后的光学邻近效应修正区域和图形模拟区域的一实施例。
图7(a)～图7(c)为本发明一实施例中基于规则图形过滤的版图设计光刻工艺友善性检查方法对实际原始目标图形示例的过滤过程示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的基于规则图形过滤的版图设计光刻工艺友善性检查方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中基于规则图形过滤的版图设计光刻工艺友善性检查方法的流程示意图。如图2所示，本发明提出的基于规则图形过滤的版图设计光刻工艺友善性检查方法包括以下步骤：
步骤a：提供原始目标图形数据，并对所述原始目标图形数据进行过滤，确定潜在工艺热点区域；
步骤b：将所述潜在工艺热点区域的图形数据产生光刻目标图形数据；
步骤c：对所述光刻目标图形数据进行完整的光学临近效应修正；
步骤d：对光学临近修正后的光刻目标图形进行工艺偏差图形模拟，模拟的区域范围与光学邻近效应修正的区域范围相同；
步骤e：进行热点检查，生成各项检查的热点位置标记；
步骤f：生成最终的热点位置索引文件。
以下结合几个实施例对所述基于规则图形过滤的版图设计光刻工艺友善性检查方法的步骤进行进一步详细描述。
步骤a：提供原始目标图形数据，并对所述原始目标图形数据进行过滤，确定潜在工艺热点区域；
本发明的关键在于：在进行光学临近效应修正和工艺偏差图形模拟的步骤之前，对所述原始目标图形数据进行过滤，确定潜在的工艺热点区域，缩小进行光学临近效应修正和工艺偏差图形模拟的范围，从而缩短版图设计时光刻工艺友善性检查的耗时，减少软件和硬件的使用成本，最终实现在版图设计中实现工艺热点区域的快速准确查找。
所述对所述原始目标图形数据进行过滤的步骤可以用以寻找存在线夹断、线连接、接孔不良及由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均匀性的工艺热点区域。以下结合几个实施例进一步说明在步骤a中对所述原始目标图形数据进行过滤的方法：
【实施例一】
图3(a)～图3(f)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤一实施例，结合图3(a)～图3(f)，本实施例是利用对原始目标图形数据中的凸角顶点附近的切边(edge fragment)周围的图形来对原始数据进行过滤的方法，本实施例所述的过滤方法可以用于寻找线夹断(Line Pinch)、线连接(Line Bridge)及接孔不良(Hole OverlapMissing)等类型的潜在工艺热点区域。
例如在对原始目标图形数据进行过滤以找出接孔不良的潜在工艺热点区域。图3(a)为部分M1(第一金属连线)设计图形，包括第一连接层(M1)11、接触孔(CONTACT)12和第一通孔层(VIA1)13。如图3(b)所示，选出图形中凸角顶点的所有切边14，其中，切边14的长度小于版图中线(line)最小设计尺寸的0.5倍，较佳的为0.4倍～0.45倍，这样可以使相邻的两个切边不会跨越整个线宽。接着，选出切边受限制的情况，当所述凸角的顶点附近的切边与邻近的图形的间距小于等于规则尺寸，则确定为受限切边15，这里的受限的间距，即规则尺寸设定为1.1倍隙(space)最小设计尺寸，也就是说，当所述凸角的顶点附近的切边与邻近的图形的间距小于等于隙(space)最小设计尺寸的1.1倍时，则确定为受限切边15，从而形成如图3(c)所示。当一凸角的顶点附近的两条切边均为受限切边，则确定为受限矩形16，如图3(d)所示，对于两个相交切边都受限制的情况产生受限矩形16。如图3(e)所示，当受限矩形与待检图形相交时，在本实施例中，即受限矩形与接触孔相交时，该相交的接触孔即生成矩形区域17。如图3(f)所示，其后放大该矩形区域17选出产生工艺热点检查区域18，在较佳的实施例中，放大方法为将该矩形区域17每边放大1.5倍线最小设计尺寸。
【实施例二】
图4(a)～图4(e)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤的另一实施例，结合图4(a)～图4(e)，本实施例是利用凹角顶点附近的切边(edge fragment)周围的图形来对原始目标图形数据进行过滤的方法，这个方法可以用于寻找线夹断(LinePinch)和线连接(Line Bridge)等类型的工艺热点。
图4(a)是一小部分M1(第一金属连线)的设计图形，包括第一连接层11(M1)。如图4(b)所示，首先选出凹角顶点附近的所有切边22，其中，切边22的长度可以为隙(space)最小设计尺寸的0.5倍，较佳的为0.4～0.45倍，这样可以使相邻的两个切边不会跨越整个隙宽。接着，选出切边受限制的情况，当所述凹角的顶点附近的切边与邻近的图形的间距小于等于规则尺寸，则确定为受限切边23，这里的受限的间距，即规则尺寸设定为1.1倍隙(space)最小设计尺寸，也就是说，也就是说，当所述凹角的顶点附近的切边与邻近的图形的间距小于等于隙(space)最小设计尺寸的1.1倍时，则确定为受限切边23，从而形成如图4(c)所示。当一凹角的顶点附近的两条切边均为受限切边，则确定为受限矩形24，如图4(d)所示，对于两个相交切边都受限制的情况产生受限矩形24。如图4(e)所示，选定受限矩形24为矩形区域25，并放大该矩形区域25为工艺热点检查区域25，在较佳的实施例中，放大方法为将该矩形区域17每边放大1.5倍线最小设计尺寸。
【实施例三】
图5(a)～图5(g)为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中对所述原始目标图形数据进行过滤的又一实施例，结合图5(a)～图5(g)，本实施例利用凹角顶点附近的切边(edge fragment)周围的图形来对原始数据进行过滤的方法，可以用于寻找由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均性的潜在工艺热点区域的过滤方法，这种工艺热点会影响器件电学性能甚至失效，对于短沟道的晶体管的影响尤为厉害。
图5(a)是小部分晶体管的平面设计，分别包括多晶层(Poly)31和有源区(Active Area)32。如图5(b)所示，首先选出栅区域33，其中有源区的宽度称为沟道宽度(Channel Width)，多晶硅层的宽度称为沟道长度(ChannelLength)。图5(c)是过滤出沟道长度满足窄沟道的有源区的边34。接着，如图5(d)所示，选出有源区的宽度同时也满足窄沟道尺寸的有源区的边35。其后，如图5(e)所示，选出L形状有源区的凹角顶点附近的切边36，切边36的长度取值要大于设计规则尺寸的最小延伸值，在本实施例中设计规则的尺寸为关于L形状有源区对多晶硅层的最小延伸值。其后，如图5(f)所示，选出图5(d)和图5(e)有重边的栅区有源区的边37。接着，如图5(g)，选出相应的沟道宽度区域38，其中，本实施例中所述的窄沟道的定义参考具体工艺过程的器件的设计值和性能考量，不再赘述。
上述为对沟道宽度的图形过滤过程，对于沟道长度的图形过滤方法和参数设定原则与沟道宽度的图形过滤过程相同。
接着，步骤b：将所述潜在工艺热点区域的图形数据产生光刻目标图形数据；光刻目标图形数据是用于后续进行光学邻近效应修正的区域和图形模拟的区域图形数据，图6为本发明基于规则图形过滤的版图设计光刻工艺友善性检查方法中过滤后的光学邻近效应修正区域和图形模拟区域的一实施例。结合图6，将步骤a中生成的工艺热点检查区域41每边放大一个Halo尺寸，即生成光刻目标图形区域42及其相应的数据，即为后续步骤c和步骤d进行光学邻近效应修正的区域和图形模拟区域，其中工艺偏差图形模拟的区域范围与光学邻近效应修正的区域范围相同。在较佳的实施例中，Halo的合理值应该大于等于光学模型半径，当然考虑避免模拟计算时间过长，不能太大。
图7(a)～图7(c)为本发明一实施例中基于规则图形过滤的版图设计光刻工艺友善性检查方法对实际原始目标图形示例的过滤过程示意图。结合图7(a)～图7(c)，这里是一个实际的版图示例关于基于规则的图形过滤的版图设计光刻工艺友善性检查方法。其中，图7(a)为原始目标图形，包括第一连接层(M1)51、接触孔(CONTACT)52和第一通孔层(VIA1)53；通过本发明所述的步骤a，基于规则对所述原始目标图形数据进行过滤，产生了如图7(b)所示的潜在工艺热点区域54；接着，根据潜在工艺热点区域54产生需要进行光学邻近效应修正的区域和工艺偏差图形模拟的区域，仅对此区域的数据产生光刻目标图形数据，即如图7(b)所示的光刻目标图形及数据；此后该区域的图形数据做光学邻近效应修正和工艺偏差图形模拟。可以看到图7(c)和图7(c)中部分图形数据已经被过滤掉，只剩下潜在工艺热点区域的图形数据以及进行模拟光学邻近效应修正和工艺偏差图形模拟所必需的周围图形，最后进行步骤e和步骤f，即进行热点检查，生成各项检查的热点位置标记，并最终生成热点位置索引文件。
表一为在一实施例中，本发明中具有过滤方法的基于规则图形过滤的版图设计光刻工艺友善性检查方法与现有技术中无过滤方法的基于规则图形过滤的版图设计光刻工艺友善性检查方法在版图各层次中计算时间与实际时间的比较结果，由表一可以看出，相比于现有技术，不仅本发明的检查方法可以与现有技术的方法在检查结果上实现很好的匹配，即前十的工艺热点实现了100%的匹配，且所有的热点匹配度大于70%；而且，本发明可以大大缩短软件计算和模拟时间，具体平均可以缩短一半使用时间，尤其对于图形相对的简单的第二层及第二层以上的金属连线(inter metal layer M2～M6)的效果更为明显。
表一
综上所述，本发明所述基于规则图形过滤的版图设计光刻工艺友善性检查方法通过在进行光学临近效应修正和工艺偏差图形模拟之前，增加对所述原始目标图形数据进行过滤的步骤，不仅能够缩短版图设计时光刻工艺友善性检查的耗时，减少软件和硬件的使用成本，而且检查结果与现有技术的方法能够实现很好的匹配，从而实现在版图设计中实现工艺热点区域的快速准确查找。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，
提供原始目标图形数据，并对所述原始目标图形数据进行过滤，确定潜在工艺热点区域；
将所述潜在工艺热点区域的图形数据产生光刻目标图形数据；
对所述光刻目标图形数据进行完整的光学临近效应修正；
对光学临近修正后的光刻目标图形进行工艺偏差图形模拟，模拟的区域范围与光学邻近效应修正的区域范围相同；
进行热点检查，生成各项检查的热点位置标记；
生成最终的热点位置索引文件。
2.如权利要求1所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，所述对所述原始目标图形数据进行过滤的步骤用以寻找存在线夹断、线连接、接孔不良及由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均匀性的工艺热点区域。
3.如权利要求2所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，在对所述原始目标图形数据进行过滤的步骤包括，寻找所述原始目标图形数据中具有凸角或凹角的图形，对所述凸角或凹角的顶点进行切边，根据切边的受限情况生成矩形区域，进而生成潜在工艺热点区域。
4.如权利要求3所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，在根据切边的受限情况生成矩形区域的步骤包括：当所述凸角或凹角的顶点附近的切边与邻近的图形的间距小于等于规则尺寸，则确定为受限切边；当一凸角或凹角的顶点附近的两条切边均为受限切边，则确定为受限矩形；根据受限矩形生成所述矩形区域。
5.如权利要求4所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，所述规则尺寸为最小设计线或隙尺寸的1.1倍。
6.如权利要求4所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，所述凸角或凹角的顶点处的切边的长度小于最小设计线或隙尺寸的0.5倍。
7.如权利要求6所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，所述凸角或凹角的顶点处的切边的长度为最小设计线或隙尺寸的0.4倍～0.45倍。
8.如权利要求4所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，在根据受限矩形生成所述矩形区域的步骤包括：当受限矩形与待检图形相交时，则其待检图形所在区域即生成所述矩形区域。
9.如权利要求3所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，在用以寻找由于短延伸的L形状设计造成的晶体管沟道长度或者沟道宽度不均匀性的工艺热点区域的过程中，所述凸角或凹角的顶点处的切边的长度大于设计规则尺寸的最小延伸值。
10.如权利要求2至9中任意一项所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，所述潜在工艺热点区域的大小为所述矩形区域的每边放大最小设计规则尺寸的1.5倍后生成的区域。
11.如权利要求1至9中任意一项所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，对所述光刻目标图形数据进行完整的光学临近效应修正的步骤中，光学邻近效应修正的区域为所述潜在工艺热点区域的图形每边放大一个光晕大小，所述光晕的取值要大于等于光学模型半径。
12.如权利要求1至9中任意一项所述的基于规则图形过滤的版图设计光刻工艺友善性检查方法，其特征在于，对光学临近修正后的光刻目标图形进行工艺偏差图形模拟的步骤中，工艺偏差图形模拟的区域与光学邻近效应修正的区域相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310625726.XA CN103744267B (zh) | 2013-11-28 | 2013-11-28 | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310625726.XA CN103744267B (zh) | 2013-11-28 | 2013-11-28 | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103744267A true CN103744267A (zh) | 2014-04-23 |
| CN103744267B CN103744267B (zh) | 2015-07-08 |
Family
ID=50501297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310625726.XA Active CN103744267B (zh) | 2013-11-28 | 2013-11-28 | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103744267B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104460226A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种光刻工艺热点的自动修复方法 |
| CN104715116A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 版图光刻工艺友善性检查方法 |
| CN105653828A (zh) * | 2016-03-24 | 2016-06-08 | 上海华力微电子有限公司 | 针对版图设计数据改版的光刻工艺的友善性检查方法 |
| US9507907B2 (en) | 2014-06-10 | 2016-11-29 | Asml Netherlands B.V. | Computational wafer inspection |
| CN107305591A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 用于优化标准单元的可制造性的方法和系统 |
| US9842186B2 (en) | 2014-09-22 | 2017-12-12 | Asml Netherlands B.V. | Process window identifier |
| CN107908893A (zh) * | 2017-11-29 | 2018-04-13 | 上海华力微电子有限公司 | 一种金属层光阻顶部缺失工艺热点的版图处理方法 |
| CN110658696A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 断线热点的光刻友善性设计检查方法 |
| CN110785707A (zh) * | 2017-06-14 | 2020-02-11 | Asml荷兰有限公司 | 器件制造方法 |
| CN111338180A (zh) * | 2020-02-20 | 2020-06-26 | 上海华力微电子有限公司 | 过曝图形漏报错的检查方法、计算机设备及存储介质 |
| CN112802007A (zh) * | 2021-02-20 | 2021-05-14 | 福建省晋华集成电路有限公司 | 图案热点检测方法、验证方法以及光学邻近修正方法 |
| CN114089607A (zh) * | 2021-11-29 | 2022-02-25 | 上海华力微电子有限公司 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
| WO2023236271A1 (zh) * | 2022-06-09 | 2023-12-14 | 长鑫存储技术有限公司 | 光掩膜版图结构的设计方法以及光掩膜版图结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1737694A (zh) * | 2004-04-09 | 2006-02-22 | Asml蒙片工具有限公司 | 在角部利用倒角与修圆的光学邻近校正 |
| US20080247632A1 (en) * | 2005-02-25 | 2008-10-09 | Klaus Boehm | Method for Mask Inspection for Mask Design and Mask Production |
-
2013
- 2013-11-28 CN CN201310625726.XA patent/CN103744267B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1737694A (zh) * | 2004-04-09 | 2006-02-22 | Asml蒙片工具有限公司 | 在角部利用倒角与修圆的光学邻近校正 |
| US20080247632A1 (en) * | 2005-02-25 | 2008-10-09 | Klaus Boehm | Method for Mask Inspection for Mask Design and Mask Production |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9990462B2 (en) | 2014-06-10 | 2018-06-05 | Asml Netherlands B.V. | Computational wafer inspection |
| US12067340B2 (en) | 2014-06-10 | 2024-08-20 | Asml Netherlands B.V. | Computational wafer inspection |
| US11080459B2 (en) | 2014-06-10 | 2021-08-03 | Asml Netherlands B.V. | Computational wafer inspection |
| US9507907B2 (en) | 2014-06-10 | 2016-11-29 | Asml Netherlands B.V. | Computational wafer inspection |
| US10579772B2 (en) | 2014-06-10 | 2020-03-03 | Asml Netherlands B.V. | Computational wafer inspection |
| US10755025B2 (en) | 2014-09-22 | 2020-08-25 | Asml Netherlands B.V. | Process window identifier |
| US9842186B2 (en) | 2014-09-22 | 2017-12-12 | Asml Netherlands B.V. | Process window identifier |
| US11379648B2 (en) | 2014-09-22 | 2022-07-05 | Asml Netherlands B.V. | Process window identifier |
| CN104460226A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种光刻工艺热点的自动修复方法 |
| CN104460226B (zh) * | 2014-11-28 | 2018-11-13 | 上海华力微电子有限公司 | 一种光刻工艺热点的自动修复方法 |
| CN104715116A (zh) * | 2015-03-20 | 2015-06-17 | 上海华力微电子有限公司 | 版图光刻工艺友善性检查方法 |
| CN105653828A (zh) * | 2016-03-24 | 2016-06-08 | 上海华力微电子有限公司 | 针对版图设计数据改版的光刻工艺的友善性检查方法 |
| CN105653828B (zh) * | 2016-03-24 | 2019-05-31 | 上海华力微电子有限公司 | 针对版图设计数据改版的光刻工艺的友善性检查方法 |
| CN107305591A (zh) * | 2016-04-18 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 用于优化标准单元的可制造性的方法和系统 |
| CN107305591B (zh) * | 2016-04-18 | 2020-12-01 | 中芯国际集成电路制造(上海)有限公司 | 用于优化标准单元的可制造性的方法和系统 |
| CN110785707A (zh) * | 2017-06-14 | 2020-02-11 | Asml荷兰有限公司 | 器件制造方法 |
| US12078935B2 (en) | 2017-06-14 | 2024-09-03 | Asml Netherlands B.V. | Device manufacturing methods |
| US11442366B2 (en) | 2017-06-14 | 2022-09-13 | Asml Netherlands B.V. | Device manufacturing methods |
| CN110785707B (zh) * | 2017-06-14 | 2022-01-11 | Asml荷兰有限公司 | 器件制造方法 |
| CN107908893B (zh) * | 2017-11-29 | 2021-03-12 | 上海华力微电子有限公司 | 一种金属层光阻顶部缺失工艺热点的版图处理方法 |
| CN107908893A (zh) * | 2017-11-29 | 2018-04-13 | 上海华力微电子有限公司 | 一种金属层光阻顶部缺失工艺热点的版图处理方法 |
| CN110658696A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力集成电路制造有限公司 | 断线热点的光刻友善性设计检查方法 |
| CN110658696B (zh) * | 2019-09-30 | 2021-04-13 | 上海华力集成电路制造有限公司 | 断线热点的光刻友善性设计检查方法 |
| CN111338180B (zh) * | 2020-02-20 | 2023-03-31 | 上海华力微电子有限公司 | 过曝图形漏报错的检查方法、计算机设备及存储介质 |
| CN111338180A (zh) * | 2020-02-20 | 2020-06-26 | 上海华力微电子有限公司 | 过曝图形漏报错的检查方法、计算机设备及存储介质 |
| CN112802007B (zh) * | 2021-02-20 | 2023-06-27 | 福建省晋华集成电路有限公司 | 图案热点检测方法、验证方法以及光学邻近修正方法 |
| CN112802007A (zh) * | 2021-02-20 | 2021-05-14 | 福建省晋华集成电路有限公司 | 图案热点检测方法、验证方法以及光学邻近修正方法 |
| CN114089607A (zh) * | 2021-11-29 | 2022-02-25 | 上海华力微电子有限公司 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
| CN114089607B (zh) * | 2021-11-29 | 2023-10-10 | 上海华力微电子有限公司 | 一种深度加速集成电路版图光刻工艺热点检查的方法 |
| WO2023236271A1 (zh) * | 2022-06-09 | 2023-12-14 | 长鑫存储技术有限公司 | 光掩膜版图结构的设计方法以及光掩膜版图结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103744267B (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103744267B (zh) | 基于规则图形过滤的版图设计光刻工艺友善性检查方法 | |
| CN103645611B (zh) | 一种版图设计光刻工艺友善性检测方法 | |
| US11138360B2 (en) | Semiconductor device with filler cell region, method of generating layout diagram and system for same | |
| US10776557B2 (en) | Integrated circuit structure | |
| TW201814393A (zh) | 製造積體電路的方法 | |
| US9009633B2 (en) | Method of correcting assist feature | |
| US20240088127A1 (en) | Stack-gate circuit | |
| US20200082052A1 (en) | Transmission gate structure, layout, methods, and system | |
| TW201708933A (zh) | 光學鄰近修正之執行方法 | |
| CN103645612A (zh) | 光刻工艺图形缺陷检测方法 | |
| US11392749B2 (en) | Integrated circuit layout generation method and system | |
| CN107450266A (zh) | 光学临近效应的修正方法及系统 | |
| CN108009316B (zh) | Opc修正方法 | |
| CN103869600A (zh) | 光学临近修正方法 | |
| US20200019672A1 (en) | Semiconductor device including cell region having both aa-continuous and aa-discontinuous regions, and method and system for generating layout diagram of same | |
| JP2013217969A (ja) | マスクパターンの生成方法 | |
| US20230154990A1 (en) | Arrangement of source or drain conductors of transistor | |
| CN104166304B (zh) | 修正辅助图案的方法 | |
| TWI575308B (zh) | 修正輔助圖案的方法 | |
| JP2006276491A (ja) | マスクパターン補正方法、及びフォトマスク作製方法 | |
| TWI588595B (zh) | 光學鄰近修正方法 | |
| US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
| US10997348B2 (en) | Metal cut region location method and system | |
| CN101290904A (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| US8621399B2 (en) | Methods of designing semiconductor devices and methods of modifying layouts of semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |