CN104715116A - 版图光刻工艺友善性检查方法 - Google Patents

版图光刻工艺友善性检查方法 Download PDF

Info

Publication number
CN104715116A
CN104715116A CN201510125941.2A CN201510125941A CN104715116A CN 104715116 A CN104715116 A CN 104715116A CN 201510125941 A CN201510125941 A CN 201510125941A CN 104715116 A CN104715116 A CN 104715116A
Authority
CN
China
Prior art keywords
unit
repetitive
data
repeated
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510125941.2A
Other languages
English (en)
Inventor
王伟斌
朱忠华
魏芳
吕煜坤
朱骏
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510125941.2A priority Critical patent/CN104715116A/zh
Publication of CN104715116A publication Critical patent/CN104715116A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种版图光刻工艺友善性检查方法，包括：读取版图设计单元信息，根据版图设计单元信息获取重复设计单元的单元名字；基于重复设计单元的单元名字对整个版图设计进行划分和归类，以将整个版图设计的数据分为重复单元、重复单元相关数据以及重复单元无关数据。对于重复单元，模拟计算单个重复单元的数据。对于重复单元相关数据，模拟计算重复单元相关数据在光学模型直径范围内的光学影响。对于重复单元无关数据，根据版图设计的层次结构将重复单元无关数据切割为数据碎片。本发明基于重复单元对设计版图进行划分，只考虑光学模型直径范围内的其他图形对重复单元的光学影响；可减少重复类似设计单元的模拟和计算，实现更快速的光刻工艺友善性检查。

Description

版图光刻工艺友善性检查方法
技术领域
本发明涉及DFM(Design For Manufacture)可制造性图形设计领域，更具体地说，本发明涉及一种基于设计知识产权的版图光刻工艺友善性检查方法。
背景技术
如图1所示，现有的技术会首先进行版图设计101，随后获取版图和层次组织构建111；随后对整个版图根据层次组织(hierarchical organization)划分数据碎片(tile)121；并且分配给不同处理器(CPU)进行计算；数据碎片的大小受单个CPU内存大小限制，通常32nm节点的数据碎片的大小一般被设为35um,45nm节点的数据碎片的大小一般被设为50um。随后，执行基于数据碎片的光学邻近效应修正131；此后，产生修正后的层次图形141；最后，进行光学友善性模拟和检查151。
对于大块面积的重复单元(如存储单元SRAM CELL)或者验证过的IP(Intellectual Property，知识产权)模块或者不允许修改的IP模块，上述方法会花费很多时间和成本在相同设计数据上，不利于快速有效地完成版图设计光刻工艺友善性检查。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种更快速有效的版图设计光刻工艺友善性检查。
为了实现上述技术目的，根据本发明，提供了一种版图光刻工艺友善性检查方法，包括：获取版图设计；读取版图设计单元信息，并且根据版图设计单元信息获取重复设计单元的单元名字；基于重复设计单元的单元名字对整个版图设计进行划分和归类，以将整个版图设计的数据分为重复单元、重复单元相关数据以及重复单元无关数据。
优选地，对于重复单元，模拟计算单个重复单元的数据。
优选地，对于重复单元相关数据，模拟计算重复单元相关数据在光学模型直径范围内的光学影响。
优选地，对于重复单元无关数据，根据版图设计的层次结构将重复单元无关数据切割为数据碎片。
优选地，版图设计单元信息包括深度、面积和数目。
优选地，根据面积和数目来确定重复设计单元的单元名字，由此获取重复设计单元的单元名字。
优选地，重复单元占整个版图面积的1/100以上。
优选地，重复单元的重复次数大于等于2。
优选地，重复单元是知识产权模块。
优选地，重复单元是已经验证过的知识产权模块和/或不允许修改的知识产权模块。
本发明基于重复设计大面积单元对整个设计版图进行划分和归类，其中只考虑光学模型直径范围内的其他图形对上述大面积重复设计单元的光学影响；由此，本发明可以减少重复类似设计单元的模拟和计算，可以实现更加快速的版图设计的光刻工艺友善性检查。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的现有版图光刻工艺友善性检查流程。
图2示意性地示出了根据本发明优选实施例的版图光刻工艺友善性检查方法的流程图。
图3A和图3B示意性地示出了根据本发明优选实施例的版图数据划分示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示意性地示出了根据本发明优选实施例的版图光刻工艺友善性检查方法的流程图。
如图2所示，根据本发明优选实施例的版图光刻工艺友善性检查方法包括：
第一步骤101：获取版图设计；
第二步骤211：读取版图设计单元信息，并且根据版图设计单元信息获取大面积重复设计单元的单元名字；
优选地，版图设计单元信息包括深度、面积和数目，在第二步骤211中，在得到所有版图设计单元信息后，根据面积和数目来确定大面积重复设计单元的单元名字；
第三步骤221：基于大面积重复设计单元的单元名字对整个版图设计进行划分和归类，以将整个版图设计的数据分为重复单元222(一般是特定的IP模块，也可能是已经验证过的IP模块或者不允许修改的IP模块)、重复单元相关数据223以及重复单元无关数据224。
优选地，重复单元222为大面积重复单元，例如重复单元222占整个版图面积的1/100以上，而且重复单元222的重复次数至少要大于等于2。
对于重复单元222，模拟计算单个重复单元的数据，如果这个重复单元已经验证过的话，可以直接不用模拟计算和检查；对于重复单元相关数据223，模拟计算重复单元相关数据223在光学模型直径范围内的光学影响；对于重复单元无关数据224，根据版图设计的层次结构将重复单元无关数据224数据切割为数据碎片。
剩余的步骤与现有技术的相同。具体地，对于重复单元222，可以获取重复单元的版图和层次组织架构231，将版图设计切割为数据碎片241，执行基于数据碎片的光学邻近效应修正251；此后，产生修正后的层次图形261；最后，进行光学友善性模拟和检查271。对于重复单元相关数据223以及重复单元无关数据224，可以设计框架单元优化232，将版图设计切割为数据碎片242，执行基于数据碎片的光学邻近效应修正252；此后，产生修正后的层次图形262；最后，进行光学友善性模拟和检查272。
为了更好的理解版图数据划分和归类，图3A和图3B示出了一个简化的示例的示意图。如图3A所示，该一个版图设计主要由单元设计301(IP1)和一些其他数据构成，单元设计301重复放置6遍，但是内部有部分图形数据不同。单元设计301具体内容如图3B，其中306为第一金属线，307为第一通孔。整个设计版图数据将分为三部分。第一部分(如301)为6个大面积重复单元(IP1)，后续的模拟计算只需要对单个设计单元进行。第二部分为重复单元相关数据(如304和305)包含的非重复单元数据图形，虚线到重复单元数据内容边界的距离为R，这个距离等于光学模型半径，半径内的数据图形会对IP1有光学影响。部分IP相关数据302的光学影响范围(如302附近的虚线所示)，后续的数据切割和模拟运算会考虑这个范围的数据。第三部分为重复单元无关数据(如303)，这部分数据对重复单元无光学影响，它的数据切割和模拟运算是独立于重复单元的。所以对于已知验证过的重复单元。同样可以适用上述方法，可以直接省略模拟计算，只要考虑相关数据和无关数据部分，这样可以很大程度上加速图设计光刻工艺友善性的检查，节省软硬件资源。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种版图光刻工艺友善性检查方法，其特征在于包括：获取版图设计；读取版图设计单元信息，并且根据版图设计单元信息获取重复设计单元的单元名字；基于重复设计单元的单元名字对整个版图设计进行划分和归类，以将整个版图设计的数据分为重复单元、重复单元相关数据以及重复单元无关数据。
2.根据权利要求1所述的版图光刻工艺友善性检查方法，其特征在于，对于重复单元，模拟计算单个重复单元的数据。
3.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，对于重复单元相关数据，模拟计算重复单元相关数据在光学模型直径范围内的光学影响。
4.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，对于重复单元无关数据，根据版图设计的层次结构将重复单元无关数据切割为数据碎片。
5.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，版图设计单元信息包括深度、面积和数目。
6.根据权利要求5所述的版图光刻工艺友善性检查方法，其特征在于，根据面积和数目来确定重复设计单元的单元名字，由此获取重复设计单元的单元名字。
7.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，重复单元占整个版图面积的1/100以上。
8.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，重复单元的重复次数大于等于2。
9.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，重复单元是知识产权模块。
10.根据权利要求1或2所述的版图光刻工艺友善性检查方法，其特征在于，重复单元是已经验证过的知识产权模块和/或不允许修改的知识产权模块。
CN201510125941.2A 2015-03-20 2015-03-20 版图光刻工艺友善性检查方法 Pending CN104715116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510125941.2A CN104715116A (zh) 2015-03-20 2015-03-20 版图光刻工艺友善性检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125941.2A CN104715116A (zh) 2015-03-20 2015-03-20 版图光刻工艺友善性检查方法

Publications (1)

Publication Number Publication Date
CN104715116A true CN104715116A (zh) 2015-06-17

Family

ID=53414441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125941.2A Pending CN104715116A (zh) 2015-03-20 2015-03-20 版图光刻工艺友善性检查方法

Country Status (1)

Country Link
CN (1) CN104715116A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105653828A (zh) * 2016-03-24 2016-06-08 上海华力微电子有限公司 针对版图设计数据改版的光刻工艺的友善性检查方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314523A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种加速集成电路物理版图分析和优化的方法
CN101976017B (zh) * 2010-08-27 2012-10-17 浙江大学 一种用于光学邻近校正的区别化层次处理方法
CN103645611A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 一种版图设计光刻工艺友善性检测方法
CN103744267A (zh) * 2013-11-28 2014-04-23 上海华力微电子有限公司 基于规则图形过滤的版图设计光刻工艺友善性检查方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102314523A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种加速集成电路物理版图分析和优化的方法
CN101976017B (zh) * 2010-08-27 2012-10-17 浙江大学 一种用于光学邻近校正的区别化层次处理方法
CN103744267A (zh) * 2013-11-28 2014-04-23 上海华力微电子有限公司 基于规则图形过滤的版图设计光刻工艺友善性检查方法
CN103645611A (zh) * 2013-11-29 2014-03-19 上海华力微电子有限公司 一种版图设计光刻工艺友善性检测方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DAVID M. PAWLOWSKI 等: "Fast and Accurate OPC for Standard-Cell Layouts", 《DESIGN AUTOMATION CONFERENCE，2007.ASP-DAC"07》 *
YOUPING ZHANG: "Simulation based data processing using repeated pattern identification", 《DESIGN AND PROCESS INTEGRATION FOR MANUFACTURING》 *
杨瑞: "基于并行计算的电子束光刻邻近效应校正技术研究", 《中国优秀说是学问论文全文数据库.信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105653828A (zh) * 2016-03-24 2016-06-08 上海华力微电子有限公司 针对版图设计数据改版的光刻工艺的友善性检查方法
CN105653828B (zh) * 2016-03-24 2019-05-31 上海华力微电子有限公司 针对版图设计数据改版的光刻工艺的友善性检查方法

Similar Documents

Publication Publication Date Title
CN107291476A (zh) Canvas代码生成方法、装置、电子设备及存储介质
TW202029079A (zh) 異常群體識別方法及裝置
US8234612B2 (en) Cone-aware spare cell placement using hypergraph connectivity analysis
US10031996B2 (en) Timing based net constraints tagging with zero wire load validation
US20210240896A1 (en) Unified material-to-systems simulation, design, and verification for semiconductor design and manufacturing
US9898567B2 (en) Automatic layout modification tool with non-uniform grids
CN104156357A (zh) 电子地图数据的检验方法及装置
US9940406B2 (en) Managing database
CN102323964A (zh) 一种数字电路网表数据的处理方法
CN104991415A (zh) 针对特定重复图形的光学临近效应修正方法
TW202242699A (zh) 閘級網表移位方法
US8434040B2 (en) Clock-reconvergence pessimism removal in hierarchical static timing analysis
CN103646031B (zh) Drc文件的坐标数据对比方法
US20120005643A1 (en) System and Method for Placing Integrated Circuit Functional Blocks According to Dataflow Width
CN104715116A (zh) 版图光刻工艺友善性检查方法
CN107704685B (zh) 一种网格划分方法及装置
US10169509B2 (en) Efficient deployment of table lookup (TLU) in an enterprise-level scalable circuit simulation architecture
CN105243020A (zh) 一种适用于广域分布式实时数据库的自动化测试方法
US10289775B1 (en) Systems and methods for assigning clock taps based on timing
US8621412B1 (en) Micro-regions for auto place and route optimization
Rabinowicz et al. A New Physical Design Flow for a Selective State Retention Based Approach
US10140202B1 (en) Source code annotation for a system on chip
US10318682B1 (en) Systems and methods for analyzing node impedance state
CN106650033B (zh) 一种输入输出端口的工艺映射方法
CN109901054A (zh) 定浮点转换电路的功能覆盖率模型测试点提取方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150617

RJ01 Rejection of invention patent application after publication