KR20090069094A - 반도체 소자 형성 방법 - Google Patents

Abstract

본 발명은 노광 검증 단계에서 결함을 검증할 때 중복되는 결함을 감소시켜 효율적으로 검증할 수 있으며, 특정 노광 조건에서만 검출되는 핫 스팟 결함(hot spot defect)을 통해 노광 공정의 문제점을 피드백할 수 있는 기술을 개시한다.

OPC, PW 조건, 결함 항목, 공차(tolerance), 핫 스팟 결함

Description

반도체 소자 형성 방법{Method for manufacturing semiconductor device}

본 발명은 반도체 소자 형성 방법에 관한 것으로, 더욱 상세하게는 노광 검증 단계에서 결함을 검증할 때 중복되는 결함을 감소시켜 효율적으로 검증할 수 있으며, 특정 노광 조건에서만 검출되는 핫 스팟 결함을 통해 노광 공정의 문제점을 피드백할 수 있는 반도체 소자 형성 방법에 관한 것이다.

반도체 소자의 제조 방법 중 노광 공정은 일반적으로 광학 렌즈를 통해 노광 마스크에 정의된 패턴을 웨이퍼에 전사하는 기술을 말한다.

하지만, 반도체 소자가 고집적화됨에 따라 반도체 칩에 집적된 소자 및 연결선의 최소 선 폭(Critical Dimension; 이하 CD라 함)이 작아져 일반적인 노광 기술로는 웨이퍼에 원하는 패턴을 형성할 수 없게 되었다. 즉, 노광 장치에서 사용하는 광원의 회절, 간섭 등에 의한 패턴의 광 근접 효과(Optical Proximity Effect; 이하 OPE라 함)가 노광 공정에서 심각한 제약 조건이 되었다.

따라서, 노광 공정의 해상 한계에서 발생하는 패턴의 OPE를 보정하여 해상도를 높이는 광 근접 보정(Optical Proximity Correction; 이하 OPC라 함) 방법을 사 용한다.

OPC 방법은 OPE를 감안하여 미리 노광 마스크의 패턴 모양을 변형하여 웨이퍼에 전사되는 최종 패턴이 원하는 모양이 되도록 하는 방법이다.

이러한 OPC 방법으로는 룰 베이스(rule based) 방법 및 모델 베이스(model based) 방법이 있다.

먼저, 룰 베이스 방법은 회로를 구현하기 위해 설계가 완료된 레이아웃 패턴의 라인이나 스페이스(space)의 CD에 대한 룰 파일(rule file)을 작성하고, 룰 파일에 대해 디자인 룰 체크(Design Rule Check; 이하 DRC라 함)를 수행한 후, 노광 마스크의 패턴 모양을 변형하여 웨이퍼에 전사되는 최종 패턴 형태가 원하는 패턴 모양이 되도록 하는 OPC 방법을 말한다.

모델 베이스 방법은 회로를 구현하기 위해 설계된 패턴 레이아웃을 웨이퍼에 전사하는 과정의 모델을 준비하고, 이러한 모델을 이용하여 웨이퍼 상에 실제 인쇄될 이미지를 시뮬레이션(simulation)하고, 이러한 시뮬레이션 된 이미지를 원하는 웨이퍼 이미지와 비교하여 매칭(matching)되도록 노광 마스크의 패턴 모양을 변형하여 웨이퍼에 전사되는 최종 패턴 형태가 원하는 패턴 모양이 되도록 하는 OPC 방법을 말한다.

한편, 반도체 소자 제조 공정에서 OPC를 완료한 후 노광 검증(verification) 단계에서 DOF(Depth Of Focus), 노광 크기(Exposure Latitude ; 이하 EL이라 함) 마진을 확보한 마스크를 제작하기 위한 PW(process window) 조건(condition)에서 핫 스팟 결함(hot spot defect)의 여부를 검증한다.

도 1은 일반적으로 각 PW 조건에서 검출된 결함의 수를 나타낸 개념도로써, 최적 조건(best condition)에서 검출한 결함이 다른 조건에서도 동일하게 검출되어 정확한 검증이 이루어지지 않는 문제점을 보여주고 있다.

본 발명은 노광 검증 단계에서 결함을 검증할 때 중복되는 결함을 감소시켜 효율적으로 검증할 수 있으며, 특정 노광 조건에서만 검출되는 핫 스팟 결함을 통해 노광 공정의 문제점을 피드백할 수 있는 반도체 소자 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 소자 형성 방법은

회로를 구현하기 위한 목표 패턴의 레이아웃을 설계하는 단계;

룰 파일(rule file)을 작성하여 디자인 룰 체크(Design Rule Check; 이하 DRC라 함)를 수행한 후 노광 마스크의 패턴 모양을 변형하여 웨이퍼에서 노광 되는 최종 패턴 형태가 원하는 패턴 모양이 되도록 광 근접 보정 방법(Optical Proximity Correction; OPC)을 수행하는 단계;

상기 광 근접 보정을 수행한 후 동일한 결함 항목의 임의의 PW(Precess Window) 조건에서 검출한 결함은 다른 PW 조건에서는 검출하지 않는 방법으로 결함의 여부를 검증(verification)하는 단계; 및

상기 광 근접 보정 수행 결과 및 상기 검증 결과에 따라 상기 목표 패턴이 정의된 상기 노광 마스크를 제작하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 검증하는 단계는

상기 결함을 다수의 항목으로 분류하는 단계;

상기 각 항목별로 다수의 결함 리스트를 작성하는 단계; 및

상기 각 결함 리스트별로 다수의 PW 조건을 설정하는 단계를 포함하고,

상기 검증하는 단계는 결함이 발생하는 지점의 좌표에 GDS(Graphic Design System)의 사이즈 또는 퍼센트로 공차(tolerance)를 주어 상기 공차 범위 내의 결함은 동일한 결함으로 설정하는 것을 특징으로 한다.

본 발명은 노광 검증 단계에서 결함을 검증할 때 중복되는 결함을 감소시켜 효율적으로 검증할 수 있으며, 특정 노광 조건에서만 검출되는 핫 스팟 결함을 통해 노광 공정의 문제점을 피드백할 수 있는 효과가 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위 해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.

도 2는 본 발명에 따른 반도체 소자 형성 방법을 나타낸 순서도이다.

먼저, 회로를 구현하기 위한 목표 패턴의 레이아웃을 설계하고(S1), 룰 파일(rule file)을 작성하여 디자인 룰 체크(Design Rule Check; 이하 DRC라 함)를 수행한 후 노광 마스크의 패턴 모양을 변형하여 웨이퍼에서 노광 되는 최종 패턴 형태가 원하는 패턴 모양이 되도록 해상력을 증가시키는 기술(Resolution Enhancement Technology; RET) 중의 하나인 광 근접 보정 방법(Optical Proximity Correction; 이하 OPC라 함)을 수행한다(S2).

OPC를 수행한 후 각 PW(Precess Window) 조건에서 핫 스팟 결함(hot spot defect)의 여부를 검증하는 노광 검증(verification) 과정을 수행한다(S3). 이때, 동일한 검출 항목의 최적 조건에서 검출한 결함은 다른 PW 조건에서는 검출하지 않는다.

OPC 수행 결과 및 노광 검증 결과에 따라 DOF 및 EL 마진을 확보하는 목표 패턴이 정의된 노광 마스크를 제작하고(S4), 그 제 1 노광 마스크를 이용한 노광 공정을 수행한다.

도 3은 본 발명에 따른 반도체 소자 형성 방법의 노광 검증 방법을 설명하기 위해 결함을 분류하는 방법을 나타낸 개념도이다.

노광 검증 방법에서 먼저 결함들을 검출 항목(예를 들어 병목(necking), 브리지(bridge), extra, miss 등)별로 분류하고, 각 검출 항목에 대한 결함 리스 트(defect list)를 작성한 후, 각 결함 항목에 대응하는 PW 조건들(process window condition)(예를 들어, 최적 조건(best condition), over dose 5%, under dose 5%, under defocus 60nm, over defocus 60nm 등)을 분류한다.

따라서, 본 발명은 동일한 검출 항목에서 어떤 하나의 PW 조건(예를 들어 최적 조건)에서 검출된 결함은 다른 PW 조건에서 검출하지 않도록 설정할 수 있다.

도 4는 본 발명에 따른 반도체 소자 형성 방법에 적용하는 두 개의 다른 조건에서의 시뮬레이션 컨투어(simulation contour)를 나타낸 평면도이다. 여기서, A는 핫 스팟 결함 지점, B는 제 1 조건에서의 결함 지점, C는 제 2 조건에서의 결함 지점을 각각 나타낸다. 또한, 공차(tolerance)는 10nm인 경우를 예를 들어 설명한다.

도 4를 참조하면, 핫 스팟 결함이 노광 조건에 따라 검출한 좌표가 차이를 나타낼 수 있다는 것을 보여준다. 하지만, 좌표에 공차(tolerance)를 주어 여러 PW 조건에서 공차 영역 내에서 검출되는 결함들은 하나의 결함 항목으로 분류한다.

상기한 바와 같이, 본 발명은 노광 검증 단계에서 이루어지는 결함의 분류 방법을 제시한다. 즉, 여러 개의 PW 조건에서 핫 스팟 결함을 효율적으로 검출하기 위해 하나의 PW 조건에서 검출한 결함은 중복되지 않게 검증하는 방법이다.

다시 말해서 본 발명은 결함을 항목별로 분류하고, 각 항목별 결함 리스트를 작성하되 중복되지 않게 하여 서로 다른 노광 조건에 따른 중복된 결함들을 다음 분류로 조건별로 분류한다.

도 4를 참조하면, 두 개 PW 조건의 컨투어가 검출해낸 결함의 좌표가 서로 다르다는 것을 보여주고 있으며, 이를 같은 결함으로 검출해 내기 위해 검출 조건으로 좌표에 GDS(Graphic Design System)의 사이즈 또는 퍼센트로 공차(tolerance)를 주어 공차 범위 내의 결함은 동일한 결함으로 설정하여 분류해 내는 방법을 사용한다.

도 5는 본 발명에 따른 각각의 조건 결함(condition defect)을 검출하여 PW 조건에 검출된 결함의 수를 나타낸 개념도로써, 각각의 PW 조건에서 중복된 결함을 제거한 결함 수를 나타내고 있다.

예컨대 최적 조건에서 검출된 결함은 적어도 3개 이상 겹치게 된다. 이는 본 발명의 방법을 적용할 경우 다른 PW 조건에서 결함의 개수가 1/3로 줄어들 수 있다는 것을 보여준다.

하지만, 최적 조건에서 검출된 결함들이 임의의 PW 조건에서 정확히 그 결함 지점의 좌표에 해당하지 않기 때문에 이를 동일한 결함으로 설정하기 위해 결함이 발생한 좌표에 대해 일정 공차(tolerance)를 주어 그 공차 내에 포함되는 결함들의 좌표는 모두 동일한 결함으로 판정한다.

결과적으로 본 발명은 노광 검증 단계에서 결함을 검증할 때 중복되는 결함을 감소시켜 효율적으로 검증할 수 있으며, 특정 노광 조건에서만 검출되는 핫 스팟 결함을 통해 노광 공정의 문제점을 피드백할 수 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.

도 1은 일반적으로 각각의 조건 결함(condition defect)을 검출하여 각 조건의 PW에 검출된 결함의 수를 나타낸 개념도이다.

도 2는 본 발명에 따른 반도체 소자 형성 방법을 나타낸 순서도이다.

도 3은 본 발명에 따른 반도체 소자 형성 방법의 노광 검증 방법을 설명하기 위해 결함을 분류하는 방법을 나타낸 개념도이다.

도 4는 본 발명에 따른 반도체 소자 형성 방법에 적용하는 두 개의 다른 조건에서의 시뮬레이션 컨투어(simulation contour)를 나타낸 평면도이다.

도 5는 본 발명에 따른 각각의 조건 결함(condition defect)을 검출하여 각 조건의 PW에 검출된 결함의 수를 나타낸 개념도이다.

<도면의 주요 부분에 대한 부호 설명>

S1: 레이아웃 설계

S2: OPC

S3: 노광 검증

S4: 마스크 제작

Claims (3)

1. 회로를 구현하기 위한 목표 패턴의 레이아웃을 설계하는 단계;

   룰 파일(rule file)을 작성하여 디자인 룰 체크(Design Rule Check; 이하 DRC라 함)를 수행한 후 노광 마스크의 패턴 모양을 변형하여 웨이퍼에서 노광 되는 최종 패턴 형태가 원하는 패턴 모양이 되도록 광 근접 보정 방법(Optical Proximity Correction; OPC)을 수행하는 단계;

   상기 광 근접 보정을 수행한 후 동일한 결함 항목의 임의의 PW(Precess Window) 조건에서 검출한 결함은 다른 PW 조건에서는 검출하지 않는 방법으로 결함의 여부를 검증(verification)하는 단계; 및

   상기 광 근접 보정 수행 결과 및 상기 검증 결과에 따라 상기 목표 패턴이 정의된 상기 노광 마스크를 제작하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
2. 제 1 항에 있어서,

   상기 검증하는 단계는

   상기 결함을 다수의 항목으로 분류하는 단계;

   상기 각 항목별로 다수의 결함 리스트를 작성하는 단계; 및

   상기 각 결함 리스트별로 다수의 PW 조건을 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
3. 제 1 항에 있어서,

   상기 검증하는 단계는 결함이 발생하는 지점의 좌표에 GDS(Graphic Design System)의 사이즈 또는 퍼센트로 공차(tolerance)를 주어 상기 공차 범위 내의 결함은 동일한 결함으로 설정하는 것을 특징으로 하는 반도체 소자 형성 방법.

Images