CN109166856A - Sonos器件制作工艺方法 - Google Patents

Sonos器件制作工艺方法 Download PDF

Info

Publication number
CN109166856A
CN109166856A CN201810984641.3A CN201810984641A CN109166856A CN 109166856 A CN109166856 A CN 109166856A CN 201810984641 A CN201810984641 A CN 201810984641A CN 109166856 A CN109166856 A CN 109166856A
Authority
CN
China
Prior art keywords
layer
polysilicon gate
polysilicon
silicon nitride
storage tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810984641.3A
Other languages
English (en)
Other versions
CN109166856B (zh
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810984641.3A priority Critical patent/CN109166856B/zh
Publication of CN109166856A publication Critical patent/CN109166856A/zh
Application granted granted Critical
Publication of CN109166856B publication Critical patent/CN109166856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种自对准SONOS器件制作工艺方法，选择管多晶硅栅采用自对准刻蚀，使得选择管的尺寸不受限于光刻，有利于缩小选择管；存储单元源漏接触孔采用自对准刻蚀，有利于缩小存储单元的面积。本发明能够减小存储单元面积。

Description

SONOS器件制作工艺方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种SONOS(Semiconductor-Oxide-Nitride-Oxide-Semiconductor闪速存储器)器件的制作工艺方法。
背景技术
具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品，如金融IC卡、汽车电子等应用。2-T SONOS(2transistors两个晶体管存储一个比特位的数据)技术由于其低功耗得到了很多低功耗应用的青睐。2-T SONOS应用中由于SONOS存储管的源漏端在操作时是直接连接到固定电压上，因此容易受到干扰。采用SONOS存储管全隔离器件结构能更好的抑制各种干扰，提高器件性能。
SONOS存储管全隔离器件结构如图1所示，SONOS存储管的两侧各有一个选择管，两侧的选择管将中间SONOS存储管与源漏区完全隔离。因此，可以通过电压控制使得两侧的选择管处于关断状态，使得选中行的操作对非选中行的干扰大大减小。图1中，31为衬底，32为ONO(氧化层-氮化层-氧化层)层，33为存储管栅，34为栅氧化层，35为选择管栅，36为存储管上方的氧化层。
虽然上述SONOS存储管全隔离器件结构由三个器件组成，但是选择管和存储管之间没有共用源漏区。因此相对于2-TSONOS结构(参见图2)，该SONOS存储管全隔离器件结构所占用的芯片面积更具竞争力。优化该SONOS存储管全隔离器件的制造工艺方法，减小存储单元面积，将会使得该器件结构更具竞争力。图2中，41为衬底，42为ONO层，43为多晶硅栅，44为源漏注入，45为轻掺杂漏注入，46为中压氧化层，47为氮化硅，88为选择管和存储管之间的共用源漏区。
发明内容
本发明要解决的技术问题是提供一种自对准SONOS器件制作工艺方法，能够减小存储单元面积。
为解决上述技术问题，本发明的自对准SONOS器件制作工艺方法，包括如下步骤：
步骤1、在P型衬底的上端依次形成一层第一氧化层、第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层，在打开的第一氮化硅层的开口内进行第一多晶硅层选择管多晶硅栅重掺杂注入并进行热激活扩散，实现选择管多晶硅栅的多晶硅掺杂；
步骤3、刻蚀所述第一多晶硅层，使步骤2中形成的开口向下在第一多晶硅层中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙，并将开口底部处的P型衬底暴露出来；
步骤4、形成ONO层；
步骤5、淀积第二多晶硅层，并进行离子注入掺杂；
步骤6、以预留的第一氮化硅层为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层之上的第二多晶硅层和ONO层去除，形成存储管SONOS多晶硅栅；
步骤7、在所述存储管SONOS多晶硅栅顶部形成氧化层的结构；
步骤8、湿法去除第一氮化硅层，淀积第二氮化硅层并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅的上半部分的两侧形成第一氮化硅侧墙；该第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小；采用光刻胶显影定义逻辑区晶体管多晶硅栅；
步骤9、干法刻蚀所述第一多晶硅层，同时形成选择管多晶硅栅和逻辑区晶体管多晶硅栅；热氧化在选择管多晶硅栅的侧壁、逻辑区晶体管多晶硅栅的侧壁和顶部形成侧墙氧化层，在P型衬底的上端进行轻漏极掺杂形成PN结；
步骤10、淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端，刻蚀第二氧化层、侧墙氧化层和第一氧化层，将存储管SONOS多晶硅栅极的顶部、逻辑区晶体管多晶硅栅极的顶部、源漏处P型衬底1暴露出来；进行自对准多晶硅化物生长；
步骤11、介质隔离层生长并平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔、存储管SONOS多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；选择管两侧的源漏接触孔的刻蚀以第一氮化硅侧墙和第二氮化硅侧墙作为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，通过金属将各电极引出，选择管的栅极在垂直选择管多晶硅栅沟道方向的整条多晶硅的两端分别引出。
采用本发明的方法，可以实现选择管多晶硅栅的自对准刻蚀，使得选择管的尺寸不受限于光刻，有利于缩小选择管；实现存储单元源漏接触孔自对准刻蚀，有利于缩小存储单元的面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是SONOS存储管全隔离器件结构示意图；
图2是2-TSONOS结构示意图；
图3是所述自对准SONOS器件制作工艺方法制作的器件结构示意图；
图4～图13是所述自对准SONOS器件制作工艺方法流程示意图。
具体实施方式
所述自对准SONOS器件制作工艺方法在下面的实施例中，实施过程如下：
步骤1、参见图4，在P型衬底1的上端形成一层第一氧化层17，该氧化层17用于最终形成逻辑区晶体管的栅氧化层8和选择管栅氧化层2。在所述第一氧化层17上依次淀积第一多晶硅层18和第一氮化硅层22，所述第一多晶硅层18用来形成选择管多晶硅栅5和逻辑区晶体管多晶硅栅23。所述第一氮化硅层22作为CMP(化学机械研磨)停止层的预留层，其淀积厚度为
步骤2、参见图5，光刻打开，刻蚀第一氮化硅层22，在打开的第一氮化硅层22的开口内进行第一多晶硅层18选择管多晶硅栅重掺杂(多晶硅掺杂)注入，注入后经过热过程将开口处注入的杂质激活，由于杂质在第一多晶硅层18中很容易激活并扩散，因此被所述第一氮化硅层22遮挡住的并靠近开口处的部分第一多晶硅层18也被充分掺杂(即用作选择管多晶硅栅的部分被充分掺杂),但是远离开口处的第一多晶硅层部分，即逻辑区晶体管多晶硅栅23不会被掺杂。从而实现选择管多晶硅栅5和逻辑区晶体管多晶硅栅23共用第一多晶硅层18。
步骤3、参见图6，刻蚀第一多晶硅层18，使步骤2中形成的开口向下在第一多晶硅层18中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙6，并将开口底部处的P型衬底1暴露出来。所述氧化层侧墙6的厚度为
步骤4、参见图7，形成ONO层3，开口内底部的ONO层3用于存储管的电荷存储，开口内侧端的ONO层3与氧化层侧墙6共同构成选择管多晶硅栅5和存储管SONOS多晶硅栅4的介质隔离层。第一氮化硅层22顶部的ONO层3在后续的CMP时被去除。
步骤5、参见图8，淀积第二多晶硅层19，其厚度为并进行离子注入掺杂；该第二多晶硅层19只用作形成存储管SONOS多晶硅栅4。
步骤6、参见图9，以预留的第一氮化硅层22为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层22之上的第二多晶硅层19和ONO层3去除，形成存储管SONOS多晶硅栅4。
步骤7、参见图10，CMP之后，热氧化在存储管SONOS多晶硅栅4顶部的表面形成第二氧化层20。为减少热过程，第二氧化硅层20也可以通过在过量刻蚀掉顶端的存储管SONOS多晶硅栅4后，淀积第二氧化层20，最后通过CMP形成位于存储管SONOS多晶硅栅4顶部有氧化层的结构。
步骤8、参见图11，湿法去除第一氮化硅层22，淀积第二氮化硅层，厚度为并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅4的上半部分的两侧形成第一氮化硅侧墙7。该第一氮化硅侧墙7淀积的厚度决定了两侧存储管的大小。采用光刻胶21显影定义逻辑区晶体管多晶硅栅23。
步骤9、参见图12，再次干法刻蚀第一多晶硅层18，同时形成选择管多晶硅栅5和逻辑区晶体管多晶硅栅23。光刻胶定义了逻辑区晶体管多晶硅栅23，第一氮化硅侧墙7定义了选择管多晶硅栅5。逻辑区晶体管多晶硅栅23与选择管多晶硅栅5都由第一多晶硅层18形成。第二多晶硅层19只用来形成存储管SONOS多晶硅栅4。由于选择管的大小(沟道长度)是由第一氮化硅侧墙7的厚度决定的，即可实现选择管多晶硅栅的自对准刻蚀，因此选择管的大小(沟道长度)不受光刻限制，有利于缩小选择管器件；热氧化在选择管多晶硅栅5的侧壁、逻辑区晶体管多晶硅栅23的侧壁和顶部形成侧墙氧化层9，在P型衬底1的上端进行轻漏极掺杂形成PN结11(N型轻漏极掺杂后和P型硅衬底1形成的PN结)。
步骤10、参见图13，淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙10，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端12，刻蚀第二氧化层20、侧墙氧化层9和第一氧化层17，将存储管SONOS多晶硅栅极4的顶部、逻辑区晶体管多晶硅栅极23的顶部、源漏处P型衬底1暴露出来，并形成选择管栅氧化层2、逻辑区晶体管栅氧化层8；进行自对准多晶硅化物生长。
第二氮化硅侧墙10和第一氮化硅侧墙7共同构成存储单元的源漏接触孔刻蚀的硬掩膜层，因此有利于缩小存储单元的源漏接触孔。
步骤11、结合图3所示，介质隔离层13生长以及平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔14、存储管SONOS多晶硅栅4上端的接触孔16和逻辑区晶体管的接触孔15。源漏接触孔14的刻蚀可以第一氮化硅侧墙7和第二氮化硅侧墙10作为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，因此可以减小该源漏接触孔的尺寸，有利于缩小存储单元源漏端接触孔。存储管SONOS多晶硅栅4上端的接触孔16和逻辑区晶体管的接触孔15均为非自对准刻蚀形成的接触孔。最后通过金属将各电极引出。选择管的栅极在垂直选择管多晶硅栅沟道方向的整条多晶硅的两端分别引出。后续工艺与传统CMOS工艺一致。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (13)

1.一种自对准SONOS器件制作工艺方法，其特征在于，包括如下步骤：
步骤1、在P型衬底的上端依次形成一层第一氧化层、第一多晶硅层和第一氮化硅层；
步骤2、光刻打开，刻蚀所述第一氮化硅层，在打开的第一氮化硅层的开口内进行第一多晶硅层选择管多晶硅栅重掺杂注入并进行热激活扩散，实现选择管多晶硅栅的多晶硅掺杂；
步骤3、刻蚀所述第一多晶硅层，使步骤2中形成的开口向下在第一多晶硅层中延伸，进行存储管阈值电压调整的离子注入；在所述开口内淀积侧墙氧化层并刻蚀，刻蚀后只在开口内的侧端形成氧化层侧墙，并将开口底部处的P型衬底暴露出来；
步骤4、形成ONO层；
步骤5、淀积第二多晶硅层，并进行离子注入掺杂；
步骤6、以预留的第一氮化硅层为停止层进行CMP，将存储管SONOS多晶硅栅极区域之外的第一氮化硅层之上的第二多晶硅层和ONO层去除，形成存储管SONOS多晶硅栅；
步骤7、在所述存储管SONOS多晶硅栅顶部形成氧化层的结构；
步骤8、湿法去除第一氮化硅层，淀积第二氮化硅层并刻蚀，刻蚀完之后在存储管SONOS多晶硅栅的上半部分的两侧形成第一氮化硅侧墙；该第一氮化硅侧墙淀积的厚度决定了两侧存储管的大小；采用光刻胶显影定义逻辑区晶体管多晶硅栅；
步骤9、干法刻蚀所述第一多晶硅层，同时形成选择管多晶硅栅和逻辑区晶体管多晶硅栅；热氧化在选择管多晶硅栅的侧壁、逻辑区晶体管多晶硅栅的侧壁和顶部形成侧墙氧化层，在P型衬底的上端进行轻漏极掺杂形成PN结；
步骤10、淀积第三氮化硅层并刻蚀形成第二氮化硅侧墙，进行源漏注入形成逻辑区晶体管的源端和漏端，同时形成选择管的漏端，刻蚀第二氧化层、侧墙氧化层和第一氧化层，将存储管SONOS多晶硅栅极的顶部、逻辑区晶体管多晶硅栅极的顶部、源漏处P型衬底暴露出来；进行自对准多晶硅化物生长；
步骤11、介质隔离层生长并平坦化，进行接触孔光刻以及刻蚀，形成位于选择管两侧的源漏接触孔、存储管SONOS多晶硅栅上端的接触孔和逻辑区晶体管的接触孔；选择管两侧的源漏接触孔的刻蚀以第一氮化硅侧墙和第二氮化硅侧墙作为刻蚀硬掩膜层进行自对准刻蚀形成接触孔，通过金属将各电极引出。
2.如权利要求1所述的方法，其特征在于：步骤1所述第一氮化硅层作为CMP停止层的预留层，其淀积厚度为
3.如权利要求1所述的方法，其特征在于：步骤1所述第一氧化层用于最终形成逻辑区晶体管的栅氧化层和选择管栅氧化层。
4.如权利要求1所述的方法，其特征在于：步骤1所述第一多晶硅层用来形成选择管多晶硅栅和逻辑区晶体管多晶硅栅。
5.如权利要求1所述的方法，其特征在于：步骤3所述氧化层侧墙的厚度为
6.如权利要求1所述的方法，其特征在于：实施步骤4时，开口内底部的ONO层用于存储管的电荷存储，开口内侧端的ONO层与氧化层侧墙共同构成选择管多晶硅栅和存储管SONOS多晶硅栅的介质隔离层；第一氮化硅层顶部的ONO层在后续的CMP时被去除。
7.如权利要求1所述的方法，其特征在于：步骤5所述第二多晶硅层厚度为该第二多晶硅层只用作形成存储管SONOS多晶硅栅。
8.如权利要求1所述的方法，其特征在于：步骤7所述氧化层的结构通过热氧化实现。
9.如权利要求1所述的方法，其特征在于：步骤7所述氧化层的结构，在过量刻蚀掉顶端的存储管SONOS多晶硅栅后，淀积第二氧化层，最后通过CMP形成位于存储管SONOS多晶硅栅顶部有氧化层的结构。
10.如权利要求1所述的方法，其特征在于：步骤8所述第二氮化硅层厚度为
11.如权利要求1所述的方法，其特征在于：实施步骤10时，第二氮化硅侧墙和第一氮化硅侧墙共同构成存储单元的源漏接触孔刻蚀的硬掩膜层。
12.如权利要求1所述的方法，其特征在于：步骤11所述存储管SONOS多晶硅栅上端的接触孔和逻辑区晶体管的接触孔均为非自对准刻蚀形成的接触孔。
13.如权利要求1所述的方法，其特征在于：选择管的栅极在垂直选择管多晶硅栅沟道方向的整条多晶硅的两端分别引出。
CN201810984641.3A 2018-08-28 2018-08-28 Sonos器件制作工艺方法 Active CN109166856B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810984641.3A CN109166856B (zh) 2018-08-28 2018-08-28 Sonos器件制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810984641.3A CN109166856B (zh) 2018-08-28 2018-08-28 Sonos器件制作工艺方法

Publications (2)

Publication Number Publication Date
CN109166856A true CN109166856A (zh) 2019-01-08
CN109166856B CN109166856B (zh) 2020-08-11

Family

ID=64896966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810984641.3A Active CN109166856B (zh) 2018-08-28 2018-08-28 Sonos器件制作工艺方法

Country Status (1)

Country Link
CN (1) CN109166856B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
CN101211973A (zh) * 2006-12-27 2008-07-02 冲电气工业株式会社 半导体存储器件及其制造方法
CN105390465A (zh) * 2014-08-25 2016-03-09 台湾积体电路制造股份有限公司 用于集成闪存器件和高k金属栅极逻辑器件的凹进的硅化物结构
CN108155193A (zh) * 2017-12-21 2018-06-12 上海华力微电子有限公司 半导体结构的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
CN101211973A (zh) * 2006-12-27 2008-07-02 冲电气工业株式会社 半导体存储器件及其制造方法
CN105390465A (zh) * 2014-08-25 2016-03-09 台湾积体电路制造股份有限公司 用于集成闪存器件和高k金属栅极逻辑器件的凹进的硅化物结构
CN108155193A (zh) * 2017-12-21 2018-06-12 上海华力微电子有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN109166856B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
US10741698B2 (en) Semi-floating gate FET
US8084316B2 (en) Method of fabricating single transistor floating-body DRAM devices having vertical channel transistor structures
CN100459161C (zh) 多栅晶体管及其制造方法
US20060043457A1 (en) Nonvolatile semiconductor memory device having a recessed gate and a charge trapping layer and methods of forming the same, and methods of operating the same
Cho et al. A novel pillar DRAM cell for 4 Gbit and beyond
US20020146885A1 (en) Method of fabricating a nitride read only memory cell
WO2015131527A1 (zh) 一种半浮栅器件及其制备方法
KR20080027905A (ko) 트렌치내에 나노크리스탈 기억 소자들을 포함한 프로그래밍가능한 구조
US6420232B1 (en) Methods of fabricating a scalable split-gate flash memory device having embedded triple-sides erase cathodes
CN102282651A (zh) 具有非平面浮动栅极的存储器晶体管及其制造方法
CN106298789A (zh) Sonos闪存存储器的制造方法
CN104701316A (zh) 一种双槽形结构的半浮栅器件及其制造方法
CN109166855B (zh) 二比特分栅sonos器件制造工艺方法
CN105990359B (zh) 分离栅式闪存器件及制备方法
CN108666317B (zh) 分栅sonos闪存存储器的制造方法
KR100748003B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
CN110504273A (zh) 1.5t sonos闪存器件及工艺方法
CN111883536B (zh) 嵌入式镜像位sonos存储器的工艺方法
CN111883537B (zh) 嵌入式镜像位sonos存储器的工艺方法
US8097913B2 (en) Electrically erasable and programmable read only memory device comprising common source region and method of manufacturing same
CN109166856A (zh) Sonos器件制作工艺方法
CN114927528A (zh) 存储器结构及其形成方法
US10714479B2 (en) One-transistor dram cell device based on polycrystalline silicon with FinFET structure and fabrication method thereof
CN104638018B (zh) 一种半浮栅器件及其制备方法
CN109119422B (zh) 1.5-t sonos器件制作工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant