CN109153095A - 用于在二元体系中形成接头的方法及其接头 - Google Patents

用于在二元体系中形成接头的方法及其接头 Download PDF

Info

Publication number
CN109153095A
CN109153095A CN201780033536.5A CN201780033536A CN109153095A CN 109153095 A CN109153095 A CN 109153095A CN 201780033536 A CN201780033536 A CN 201780033536A CN 109153095 A CN109153095 A CN 109153095A
Authority
CN
China
Prior art keywords
temperature
binary system
component
phase
ingredient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780033536.5A
Other languages
English (en)
Other versions
CN109153095B (zh
Inventor
A.拉尔森
T.A.托勒弗森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teckney Holdings Ltd
Original Assignee
Teckney Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teckney Holdings Ltd filed Critical Teckney Holdings Ltd
Publication of CN109153095A publication Critical patent/CN109153095A/zh
Application granted granted Critical
Publication of CN109153095B publication Critical patent/CN109153095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023Thermo-compression bonding
    • B23K20/026Thermo-compression bonding with diffusion of soldering material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/22Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded
    • B23K20/233Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating taking account of the properties of the materials to be welded without ferrous layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/30Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3013Au as the principal constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C5/00Alloys based on noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32501Material at the bonding interface
    • H01L2224/32503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • H01L2224/83075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/8309Vacuum
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/8383Solid-solid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Ceramic Products (AREA)
  • Catalysts (AREA)

Abstract

本发明涉及一种形成将两个固态物体结合在一起的接头的方法以及通过该方法形成的接头,其中,接头通过一层二元体系形成,该二元体系一经热处理就形成横跨接头的结合层延伸的多孔、连贯且连续的单一固溶体相。

Description

用于在二元体系中形成接头的方法及其接头
技术领域
本发明涉及形成将两个固态部件结合在一起的接头的方法以及通过该方法制成的接头。本发明适用于连接结构和/或电子部件,尤其是作为用于结合金属部件以及电子封装目的的结合技术。
背景技术
连接材料或部件是古老的技术,其在时间上始于数千年前。在更近的时间内,连接金属已经变成非常重要的技术。
如今使用的一些用于连接金属部件的最先进的技术在复杂电子系统的组装(通常称为结合)的范围内。典型应用的示例包括电子部件到晶片或其他基材(通常由陶瓷或玻璃制成)和IC(例如,基于Si或SiC的IC)上的结合,所述电子部件诸如例如:宽-带隙半导体装置(例如,由SiC、GaN、GaAs、AlN制成的晶体管或二极管)、微机械系统(MEMS)、微型-装置、微结构、电容器、电阻器、电感器。其他应用包括连接热电发生器(TEG)、在包装中形成气密密封或者连接结构部件。在电子封装的领域内结合包括形成互连件、模具附接件等。此类技术包括:软钎焊、硬钎焊、熔焊、接触熔化、热压、超声波、固液间扩散(SLID)/瞬间液相(TLP)和烧结。
部件的连接可以分成两类:(1)利用不同材料的技术,以及(2)使用一种单一材料的技术。
用于连接的利用不同的材料的技术通常要求在材料成分之间的相互扩散。在许多连接技术中使用相互扩散,这些连接技术包括:软钎焊、硬钎焊、熔焊、和固液间扩散(SLID)结合和瞬间液相(TLP)结合。
用于连接的使用一种单一材料的技术通常要求苛刻的过程参数,诸如高温、高压、高真空和高品质结合表面。因此,使用一种单一材料的结合技术通常不适用于电子装置,因为MEMS可能很容易与高压不相容,半导体材料可能不遵从高温,或者更大的部件难以满足表面光洁度要求。此外,高真空水平和样品表面制备为封装过程增加了显著的成本。
现有技术
“软钎焊”是用于电子器件的最常见的连接技术。其主要成分是填充材料。其被称为焊料,焊料典型的是带有三个相的双金属体系[1]。焊料组分通常接近共晶点以降低过程温度。焊料置放在待连接的两个表面之间。焊料被加热直到其熔化且润湿两个结合表面。通过顺序冷却,焊料凝固并形成固态接头。偏离共晶的软钎焊有时用于具有稍微偏离共晶组分的合金组分。焊料过程特征在于,当其暴露于再流动过程时,焊料在相同的基本温度(典型地在共晶温度处)熔化。一些软钎焊材料体系形成金属间化合物(IMC)。
硬钎焊的特征类似于软钎焊,但是其在更高的过程温度(典型地高于400-450℃)处执行。
熔焊是另一种非常常见的连接技术。存在许多不同形式的熔焊,诸如电阻焊、电弧焊、气焊和激光焊。他们全都具有的共同之处在于接合界面被加热到高于部件中的至少一个的熔点。表面然后被压在一起且在冷却时,熔化物凝固且形成固态接头[1]。熔焊典型特征在于其高的过程温度和接近单金属接头。
接触熔化或者扩散结合是类似于热压结合和熔焊的另一技术。其包括被压在一起的具有不同材料组分的两个部件。一个部件典型地是具有固溶体形式的双金属[1]。固体相互扩散然后在两个邻接的表面之间形成结合部,包括固溶体。该过程通常花费长的时间且在高温处执行。
热压和超声波结合将类似组分的两个部件压在一起,同时热能或者热能和超声波能被传递到结合表面。这加速了在结合表面之间的相互扩散过程,从而在显著低于所使用的材料的熔点的温度处形成固态接头。原理上,其类似于常规的熔焊,其中启动结合所需要的能量通过热、压力和振动的组合供应,而不是仅仅通过热供应。
烧结是另一种途径,其中,小的金属颗粒被置放在相同或者类似材料的结合表面处。所施加的压力和热驱动固态扩散过程,这形成固态接头。例如,与熔焊相比,该技术通过在高压和相对低的温度下形成具有均匀但是多孔的几何形状的单金属接头被分类。
固液间扩散(SLID)和瞬间液相(TLP)是形成金属接头的更完善的技术 [2]。使用具有第一金属和第二金属的双金属体系,其中,第一金属和第二金属具有不同的熔点。通过形成使至少一层第一金属接触至少一层第二金属的夹层结构以及加热夹层结构直到低熔点金属熔化成液态为止,获得结合。然后,使温度稳定,使得另一金属保持处于固相。液态金属润湿在夹层结构中的结合表面,且实现在两个金属相之间的相对迅速的相互扩散。相互扩散引起在材料体系中的溶质和溶剂的相对浓度的变化。最终,这将液相转变成具有新的均匀材料组分的固相,即,凝固过程或者相移。然后,接头被冷却下来。典型地,新的相可以现在被加热超过结合材料的原始熔点,且用于其中期望增加的高温相容性的应用。为了形成稳定的相,在其中固相线(在恒压下)随温度不恒定的复杂双金属体系中,SLID-结合部力图达到特定的相,例如,化学计量相,或者金属间化合物(IMC)。IMC通常脆且不可靠,且因此,在传统的连接应用中通常避免IMC。然而,一些材料体系具有稳定的材料相,其与原始低熔点材料相比具有高得多的熔点。因此,最终材料组分可以用于高可靠性或者高温应用。评估了若干SLID体系,这些体系包括:Au-In、Au–Sn、Ag–In、Ag–Sn、Cu–Sn和Ni–Sn。
文献US 2013/0152990公开了用于将电极结合到热电转换材料的SLID技术的使用。文献提到作为热电转换材料的示例的Bi2Te3、GeTe、PbTe、CoSb3和Zn4Sb3,且热电转换材料首先利用Ni或者其他合适的材料的1至5 µm厚的阻挡层涂覆,然后利用2-10 µm厚的Ag、Ni或Cu层涂覆,且最后利用1-10 µm厚的Sn层涂覆。电极在一侧上首先利用2-10 µm厚的Ag、Ni或者Cu层涂覆,且然后利用1-10 µm厚的Sn层涂覆。然后,涂覆的热电转换材料和电极放置成使其Sn层一起且在缓慢的加热下压在一起,直到Sn层熔化且与Ag、Ni或者Cu反应以形成固态金属间化合物,从而将电极结合到热电转换材料。
文献US 3 025 439公开了用于将硅半导体装置安装到头座上的方法,其包括如下步骤:利用金涂覆头座和硅半导体装置的一部分、通过由12%的锗和88%的金构成的预制件的中间体堆叠金涂覆层,以及之后,提升所得的堆叠的温度以实现金的合金化。在US 3 025439的图2中示出了所得的产品,且所得的产品在该文献中被描述成金涂覆层和预制件的完全合并且丧失身份。金涂覆层和预制件已经转变成在头座和硅半导体之间形成的一个大体连续的金连接件或者触头。
从US 3 200 490已知一种形成到硅本体的连接的方法,其包括:利用锗涂覆本体的表面,利用能够与锗形成共晶溶液(硅能溶于其中)的金属涂覆连接部分的表面,将涂覆表面置放成相互接触及加热到高于共晶温度。
文献US 5 038 996公开了用于结合两个金属表面的方法,其包括利用第一材料的层和接触第一材料的层的第二且不同材料的层涂覆每一个金属表面。第一材料和第二材料被选择成使得,将在其之间的界面处形成共晶液层。在每一个金属表面上的第二材料的层邻靠在一起,且然后这些层被加热到高于共晶温度以形成局部液体,其在凝固后导致在表面之间的互连。
文献US 7 628 309公开了用于将两个部件结合在一起的方法,其包括如下步骤:提供第一部件,提供第二部件,以及将第一共晶结合材料定位在第一部件和第二部件之间。第一共晶结合材料包括锗、锡或者硅中的至少一者。方法还包括如下步骤:在第一部件和第二部件之间且邻近于第一共晶结合材料定位第二共晶结合材料。第二共晶结合材料包括金。方法还包括如下步骤:将第一和第二共晶结合材料加热到高于第一和第二共晶结合材料的合金的共晶温度的温度,以允许从第一和第二共晶结合材料形成亚共晶合金。方法包括冷却亚共晶合金以形成将第一和第二部件结合在一起的固溶合金的另外的步骤。
文献US 5 623 127公开了一种焊料保护层印刷电路板(100),其包括具有铜电路轨迹(105)(其多个部分能够焊接)的电绝缘基板。焊接组分的大体平坦层(120)被熔融至能够焊接的轨迹,以形成非成圆顶的焊盘。层由大量偏离共晶的焊料颗粒(115)组成,焊料颗粒被熔融在一起以形成具有多孔结构的结块(120)。通过将偏离共晶的焊料加热到在固相线温度和焊料的液相线温度之间的温度,焊料颗粒被熔融在一起。焊料然后被冷却到低于固相线温度以使其凝固。
文献US 6 854 636公开了一种电子封装,其具有焊料互连件液相线温度分层结构,以在随后的第二级连接/组装和再加工操作期间限制C4焊料互连件的熔化程度。焊料分层结构采用具有用于C4第一级焊料互连件的更高液相线温度的Sn/Ag和Sn/Cu的偏离共晶的焊料合金和用于第二级互连件的更低液相线温度合金的使用。当发生第二级芯片载体到PCB的连接/组装操作时,芯片到芯片载体C4互连件不完全熔化。与完全熔化的合金相比,其持续具有特定比例的固体和更低比例的液体。这提供焊料连接的降低的膨胀,且因此在C4互连件上提供更低的应力。
发明目的
本发明的主要目的是提供一种方法和通过该方法形成的接头,所述方法用于形成有机械弹性且柔韧的两相混合物接头,该接头包括用于将固态部件结合在一起的单相固溶体结构。
可以通过在所附专利权利要求中给出的特征实现该目的。
对发明的描述
可以认为本发明是可以在成分A和成分B的特定能混溶或者部分能混溶(共晶)二元体系中在体系的固相线温度和液相线温度之间的温度处形成的“糊状区”可以被用于形成横跨结合层延伸的连贯单一固溶体相的实现方式的付诸实践。单一固溶体相可以用于在处于在固相线温度但是低于二元体系的液相线温度之间的特定范围处的温度处在两个固态部件之间形成有机械弹性且柔韧的结合部。
因此,在第一方面中,本发明涉及一种方法,其用于在第一固态物体的结合表面和第二固态物体的结合表面之间形成接头。
其中,所述方法包括:
A)提供成分A和B的二元体系,其中,所述二元体系是:
i)在具有如下范围内的总组分 C0 的能混溶二元体系:
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Tliq,B)/2时,与单相固溶体共存的液相的组分,
Cα 是当所述二元体系处于温度T1时,与所述液相共存的单相固溶体的组分,
Tliq,A是100%纯成分A的熔化温度,
Tliq,B是100%纯成分B的熔化温度,
f α 是在温度T1处,在所述能混溶二元体系中存在的单相固溶体的比例,
以及其中,f α 在[0.26,1)的范围内,
ii)或者,在其固态区域中仅具有三个相区的亚共晶或者过共晶组分的部分能混溶二元体系,
-且如果所述部分能混溶二元体系的组分是亚共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与α相共存的液相的组分,
Cα 是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与所述液相共存的α相的组分,
Tliq,A是100%纯成分A的熔化温度,
T eut是共晶二元体系的共晶温度,以及
f α 在[0.26,1)的范围内,
-或者如果所述部分能混溶二元体系的组分是过共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,B+Teut)/2时,与β相共存的液相的组分,
Cβ是当所述二元体系处于温度T1 = (Tliq,B + Teut)/2时,与所述液相共存的β相的组分,
Tliq,B是100%纯成分B的熔化温度,
T eut是所述共晶二元体系的共晶温度,以及
f β 在[0.26,1)的范围内,
B)通过使所述第二固态物体的结合表面面朝所述第一固态物体的结合表面,形成包括所述第一固态物体、所述二元体系和所述第二固态物体的夹层结构,其中,所述二元体系被插置在所述第一和第二物体两者的结合表面之间且接触所述结合表面,以及,
C)通过在上限为温度T1的温度处热处理所述夹层结构形成结合所述第一和第二物体的接头,所述热处理导致成分A和成分B的能混溶或者部分能混溶二元体系形成被插置在所述第一和第二物体两者的结合表面之间的A和B成分的单相固溶体的多孔、连贯且连续结构,以及分散在A和B成分的单相固溶体的所述多孔、连贯且连续结构中的A和B成分的第二相。
在第二方面中,本发明涉及在第一固态物体的结合表面和第二固态物体的结合表面之间的接头,其特征在于,
-接头包括由成分A和B的二元体系制成的结合层,其中,二元体系是:
i)在具有如下范围内的总组分 C0 的完全能混溶二元体系:
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Tliq,B)/2时,与单相固溶体共存的液相的组分,
Cα是当所述二元体系处于温度T1时,与所述液相共存的单相固溶体的组分,
Tliq,A是100%纯成分A的液相线温度,
Tliq,B是100%纯成分B的液相线温度,
以及
f α 在[0.26,1)的范围内,
ii)或者,在其固态区域中仅具有三个相区的亚共晶或者过共晶组分的部分能混溶二元体系,
-且如果所述部分能混溶二元体系的组分是亚共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与α相共存的液相的组分,
Cα 是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与所述液相共存的α相的组分,
Tliq,A是100%纯成分A的熔化温度,
T eut是所述共晶二元体系的共晶温度,以及
f α 在[0.26,1)的范围内,
-或者如果所述部分能混溶二元体系的组分是过共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,B+Teut)/2时,与β相共存的液相的组分,
Cβ是当所述二元体系处于温度T1 = (Tliq,B + Teut)/2时,与所述液相共存的β相的组分,
Tliq,B是100%纯成分B的熔化温度,
T eut是所述共晶二元体系的共晶温度,以及
f β 在[0.26,1)的范围内,以及其中,
-所述能混溶或者部分能混溶成分A和B的二元体系包括:被插置在所述第一和第二物体两者的结合表面之间的所述A和B成分的单相固溶体的多孔、连贯且连续结构,以及分散在所述A和B成分的单相固溶体的多孔、连贯且连续结构中的A和B成分的第二相。
本文中使用的用于区间的符号遵循国际标准ISO 80000-2,其中,括号“[”和“]”指示闭合的区间边界,而圆括号“(”和“)”指示开放的区间边界。例如,[a,b]是闭合区间,其包含从所包括的a到所包括的b的每个实数:[a,b] = {x ∈ ℝ ∣ axb},而(a,b]是从被排除的a到被包括的b的左半开区间:(a,b] = {x ∈ ℝ ∣ a < xb}。
如本文中使用的术语“朝彼此挤压第一和第二结合表面”,在形成结合层的背景中被解释为将第一固态部件的结合表面和第二部件的结合表面结合在一起。因此,术语“挤压”暗示,在用于将二元体系转变成两相混合物(包括横跨结合层延伸的连贯且连续的单相固溶体)的热处理期间,使用合适的按压力以将夹层结构保持在一起。
如本文中使用的术语“总组分”指的是,二元体系本身的组分,即,在能混溶或者部分能混溶(共晶)二元体系中存在的成分A和/或成分B的总量-以对在二元体系中存在的相的组分进行区分。除非另外明确指出,否则总组分以成分A(或者B)的重量%在本文中给出。作为示例,如果总组分是20重量%的A,则在二元体系中的成分B的量变成80重量%,因为在二元体系中,A和B的总重量%必须加起来为100%。然而,这不应当以该术语的绝对数学意义解释,在实际生活中,将不可避免地存在微量的杂质,使得在二元体系中的重量%A和重量%B的和可能稍微偏离100。
在图1中示出典型的相图,其示出随组分和温度而变的成分A和成分B的能混溶二元体系的热动力稳定相区。相图的横坐标或者水平坐标代表二元能混溶二元体系的(总)组分,从图的左侧远端的100%纯A到在图的右侧远端的100%纯B。纵坐标或者垂直坐标代表温度,其中,温度朝图的上部增加。
如在本文中使用的术语“成分A和成分B的能混溶二元体系”意思是具有彼此能完全混溶的两种成分A和B的任何组分,即,其中,在从100%纯A到100%纯B范围内的任何组分处,通过间隙溶解或者取代溶解,成分在同一晶体晶格中完全可溶。成分A和成分B可以是具有总组分C0的任何化学或者物理混合物,以及其中,A和B成分能够通过相互扩散反应以形成A和B成分的单相固溶体的多孔、连贯且连续结构。二元体系可以以适用于通过相互扩散形成结合层的任何形式提供,所述结合层包括被置于待结合的物体的结合表面之间且与所述结合表面接触的单相固溶体的多孔、连贯且连续结构。这包括但是不受限于,颗粒成分A和成分B的混合物、由一片或者多片成分B插置的一片或者多片成分A形成的夹层结构、插置在两片或者更多片成分A或者B之间的成分A和B的一片或者多片化学混合物(例如,合金)等。
如在本文中使用的术语“能混溶”和“部分能混溶”涉及所应用的二元体系的固相。在完全能混溶二元体系中,在从100%纯A到100%纯B范围内的任何组分处,通过间隙溶解或者取代溶解,成分A和B在同一晶体晶格中完全可溶。在其固态区域中具有三个相区的部分能混溶二元体系中,将存在三个不同的溶解区域,其限定具有分离的A和B组分范围的三种不同的晶体晶格。一个相区仅由α相(其主要由A成分和相对少的B成分构成)构成,一个β相主要由B成分和相对少的A成分构成,以及一个相区是α相和β相的混合物。
如例如在图1的相图中所示,当在二元体系中仅仅存在一个这样的固溶体相时,A和B成分的单相固溶体通常标记为α相。如果在二元体系中存在两种不同的固溶体相,则其通常通过将其标记为α相和β相来区分。因此,如在本文中使用的术语“成分A”或者“成分B”包括任何化学化合物或者化学元素,其能够形成(当具有总组分C0时)能混溶或者部分能混溶二元体系,该二元体系具有两相区,其包含A和B成分的单相固溶体和在高于固相线温度的温度处变成液体的A和B成分的另一相。
如在本文中使用的术语“连贯的”是术语“连贯”的形容词形式,且将被解释为使得,根据本发明通过对能混溶或者部分能混溶二元体系进行热处理形成的α相或者β相的成分A和B的多孔固溶体是α相或者β相的固态本体,其与待结合的基体接触且将基体结合在一起。当被加热到在固相线温度和T1之间的温度时,α相或者β相的单相本体将保持固态且用作根据本发明的结合部的负载承载结构。
通过A和B成分在总组分C0的混合物中由相互扩散引起的重新分布,获得根据本发明的横跨结合层延伸的连贯的单一固溶体相。可以通过热处理增强相互扩散过程。热处理可以涉及范围从室温直到高于二元体系的固相线温度的温度。即,取决于所利用的成分A和成分B的实际二元体系,从A和B成分的混合物形成连贯且连续负载承载结构的(α相或者β相的)单相固溶体的相互扩散过程可以完全在固态中或者在部分液态和部分固态的混合区中发生。对于许多二元体系来说,与纯固态相互扩散过程相比,液态-固态相互扩散过程要快若干数量级,使得热处理可以有利地在高于A和B成分的混合物中的至少一种成分的固相线温度的温度处执行。然而,在热处理期间的温度不应当被提升到太接近液相线,以避免使得太多的二元体系处于液态。因此,热处理,即,二元体系的加热应当上限为温度T1,以避免太接近液相线温度。一些二元体系具有可接受的快速相互扩散,从而允许在低至室温的温度处形成连贯且连续的负载承载结构,但是大多数体系要求显著更高的热处理温度,以获得可接受的热处理时期。因此,在实践中,如下区间中的一个是用于激活形成根据本发明的热处理的相互扩散过程的合适范围,所述相互扩散过程形成连贯且连续的负载承载结构:[0.5∙TS,T1];[0.7∙TS,T1];[0.75∙TS,T1];[0.8∙TS,T1];[0.85∙TS,T1];[0.9∙TS,T1]或者[0.95∙TS,T1],其中,TS是在组分C0处对于二元体系的固相线温度。替代地,热处理可以有利地被首先加热到糊状区若干分钟的时期(诸如例如4–5分钟),即,加热到在从Tsol到T1的范围内的温度,其中,Tsol是在总组分C0处的二元体系的固相线温度,之后将二元体系冷却到在从0.8∙Tsol到Tsol的范围内的温度且维持该温度若干小时,诸如例如,2到10小时,优选地3到6小时,更优选地3到4小时。
根据本发明形成A和B成分的单相固溶体的多孔、连贯且连续结构的相互扩散过程是动能控制的反应,其要求一定量的时间来完成且其必须被加热到至少其激活温度以启动。在根据本发明的第一方面的方法中的热处理因此包括将二元体系加热到激活该相互扩散过程的任何温度,以及维持该温度执行反应所需要长度的时间。取决于应用哪一种二元体系和热处理温度,该时间段可以从数秒到若干小时或者更多改变。可以通过简单的反复实验来获得对热处理时期的长度和所应用的温度的确定以在特定二元体系中形成结合结构。
完全能混溶二元体系的特征在于,体系仅形成一个固相,该固相是在从(但是不包括)纯A直到(但是不包括)纯B的范围内的总组分处在低于体系固相线的温度处的成分A和B的单相固溶体。在完全能混溶二元体系中形成的成分A和B的单相固溶体通常被标记为α相且在图1中示出为α相。在部分能混溶二元体系中,多少B成分可以被溶解到单相固溶体的晶体晶格内是有限制的。因此,部分能混溶二元体系通常形成两种单相固溶体,一个是溶解到A成分的晶体晶格内的B成分的单相固溶体,其通常被标记为α相,另一个是溶解到B成分的晶体晶格内的A成分的单相固溶体,其通常被标记为β相。因此,如在本文中使用的,“成分A和B的单一固溶体”意思是成分A和B的任何混合物,其中,在固态中,成分A和B分享共同的晶体晶格且作为单一均匀晶相存在。
当温度增加时,固溶体(α相或者β相)将在特定温度处开始熔化。该温度称为固相线温度且通常是固溶体的(总)组分的函数,使得对于整个组分范围,固相线温度形成标记固相线的线,其在图1中是利用附图标记1标记的线。
在高于固相线的相区中,能混溶二元体系将作为固态α相和液相的两相混合物存在,温度越高,液态部分的比例越大,直到全部α相熔化。全部固态α相都熔化时的温度称为液相线温度。对于整个组分范围,指示液相线温度的线称为液相线,其在图1中利用附图标记2标记。在图1中利用“L”标记的高于液相线的相区中,成分A和成分B的能混溶二元体系是完全液态的。
通过单一成分形成的相具有单个明确限定的温度,其既是液相线温度又是固相线温度。该温度通常被标记为熔化温度或者熔化点。如在本文中使用的,术语“熔化温度”意思是,纯成分的A或者B的液相线温度。因此,在100%纯A的总组分处,二元体系具有既是液相线温度又是固相线温度的单个温度,本文中标记为:T liq,A 。类似地,在100%纯B处,也存在明确限定的温度T liq,B ,其既是液相线温度又是固相线温度。
在100%纯A和100%纯B之间的总组分处,能混溶二元体系的液相线温度和固相线温度通常彼此分离,使得在这些总组分处,二元体系在一定温度范围内熔化。这种“熔化间隙”的示例在图1中通过在标记为“C1”的点处截断横坐标的装订竖直线(stapled line)指示。在对应于在该竖直装订线和固相线1之间的交点(在图1中用附图标记3标记)的温度处,二元体系将从仅单一α相转变成α相和液相两者的“糊状状态”。当温度进一步增加到高于固相线温度时,越来越多的α相熔化且增加液相的比例,直到所有α相熔化且二元体系完全处于液态。该温度对应于在该竖直装订线与液相线2之间的交点(在图1中用附图标记4标记)。在整个组分范围内位于固相线和液相线之间的相区(在图1中用“L + α”标记)由于其是固态α相和液相的混合物,所以有时被标记为“糊状区”。
本发明基于如下实现方式:能混溶和部分能混溶(共晶)二元体系可以形成具有多孔,即,连贯连续结构的结合层或者接头,其在稍微高于固相线温度的温度处将出现作为结构材料。在这些升高的温度处,孔将被A和B成分两者的熔化物填充,而过量的溶剂仍然形成连续且连贯的结构,从而提供机械刚度,且因此可以被用作结构接头。
发明人所作的实验和理论考虑指示,该多孔或者连贯的连续结构的α相使得二元体系能够被用作结构接头,当二元体系的总组分在围绕其中二元体系存在于α + L相区的温度范围的中点某处的温度处,处于对应于等温线(在文献中也标记为连接线(tie line))的从固相线的交点延伸到液相线的交点的特定部分的范围内时,获得该α相。具有在该“结合有效”范围内的总组分的能混溶二元体系允许被用于形成结合层,其在至少到在固相线温度和液相线温度之间的平均温度的温度处维持所要求的机械完整性。
可以以许多方式确定能混溶二元体系的“结合有效”组分范围。在本发明中,应用实际能混溶二元体系的二元相图和杠杆定律来限定根据本发明的第一和第二方面的能混溶二元体系的清晰且明确的组分范围。确定方法锚定到两个特定材料常数,分别为对于100%纯A和100%纯B的熔点Tliq,A和Tliq,B。然后通过纯粹的选择,应用在等于Tliq,A和Tliq,B的中间值的温度T1处的等温线(连接线)来确定α相在温度 T1处的组分Cα和液相在温度T1处的组分Cliq。在固相线和对于温度T1的连接线之间的交点指示α相(在温度T1处)的组分Cα,且在连接线和液相线之间的交点指示液相(在温度T1处)的组分Cliq。连接线在图1中示出且通过附图标记6标记。通过装订线7指示组分 Cα,且通过装订线8指示组分Cliq。杠杆定律指出,在带有组分C0且在温度T1处处于热动力平衡的二元体系的糊状区中存在的α相的比例fα由连接线的从总组分C0到液态组分Cliq的部分对连接线的从Cα到Cliq的长度的比率给出,且液相的比例fliq由连接线的从C0组分到Cα组分的部分对连接线的从Cα到Cliq的长度的比率给出:
可以在糊状区中在α相含量的比例的范围内形成横跨边界层延伸的连贯且连续的单一固溶体相。根据第一和第二方面的本发明因此利用等式(1) (即,杠杆定律)和用于能混溶二元体系的相图来限定明确的材料特定常数,其与用于α相的比例的特定范围一起提供对根据本发明的能混溶二元体系的总组分范围的清晰且简洁的确定。即,成分A和B的能混溶二元体系的总组分C0应当在如通过f α 的给定范围和等式(1)限定的范围内:
当α相的组分,和液相的组分,通过在温度T 1 = (T liq,A + T liq.B )/2处的连接线与固相线和液相线之间的交点确定,且比例f α在[0.26,1)的范围内。用于C0的该范围在图1中通过标记有“C0”的花括号指示。
从如下确定比例 f α 的上限和下限。显而易见,(在高于固相线温度的温度处)结合层的机械刚度随着α相的比例增加而增加。因此,用于α相的范围的上限尽可能接近在T1处的连接线和固相线之间的交点,即,一直到但是不包括等于一的比例f α 。比例的下限的确定基于如下实验观察:在根据本发明的结合层中的液相通常倾向于作为具有球形、椭圆形或者类似形状的相分散在α相的多孔或者连贯的连续结构的基质中。在由以菱形模式堆积的相同大小(独立于晶粒大小)的球形颗粒组成的材料中,自由空间或者孔隙的比例是0.26[3]。该比例表示需要被α相占据的最小空间以确保液相的部分作为分散在α相中的单独的球存在,即,这使得α相作为多孔且连贯的连续结构存在。因此,用于根据本发明的第一和第二方面的比例 f α 的最大范围在[0.26,1)的范围内。替代地,比例f α处于如下范围中的一个内:
[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
此外,多孔且连贯的连续单一固溶体结构可以在具有带有固相和液相的混合相区(即,“糊状区”)的任何体系中形成。非常适合本发明的另一二元体系是部分能混溶二元体系,其中,跨从100%纯A到100%纯B的整个范围,成分A和B不是完全能混溶的,但是当在总组分中的A和B的量变得分别高于B在A的晶体晶格中的溶解度以及A在B的晶体晶格中的溶解度时,将在由两个不同的固溶体相(α和β)构成的固态区域中分成两相区。如果两相区区域变得足够大以致于能触及固相线,则可以说体系是共晶二元体系。如在本文中使用的术语“成分A和成分B的共晶二元体系”意思是具有两种成分A和B的任何组分,其取决于该组分的总组分及其温度可以形成一个或者两个固相,α和/或β。α相是具有溶解到(A原子的)其母相晶格中的一定量的B原子的成分A的固溶体,且相反,β相是具有溶解到(B原子的)其母相晶格中的一定量的A原子的成分B的固溶体。
在图2中示出成分A和成分B的共晶二元体系的典型相图的示例。共晶二元体系的固态区域典型地包含三个相区。在左侧,在高含量的A处,存在由溶解在A的晶体晶格中的B原子的固溶体构成的相区,在图2上标记为α相。在最右侧,在高含量的B处,相区是溶解在B的晶体晶格中的A原子的固溶体,在图2上标记为β相。在这两个相区之间的相区是固态混合物,更精确地说是α相和β相两者的两相区。在图2中利用附图标记11标记的线通常称为溶解度曲线且表示B在A中的溶解度极限,以及对应地,在图2中利用附图标记12标记的线是表示A在B中的溶解度极限的溶解度曲线。固相线利用附图标记13标记。对于一些共晶二元合金,A在B中,或者相反B在A中的溶解度可以如此低,使得对于所有实践意义,其可以被认为是零溶解度。在这种情形中,在相图中,溶解度曲线11和/或12可以落到在100% A和/或100% B处的纵轴上且不能与纵轴区分开。
在图2中,利用附图标记14标记液相线。如在附图中可见,在液相线中存在局部最小值,在该处液相线与固相线相交。这是共晶点且在图2中利用附图标记15标记。共晶二元体系的特征在于,其可以形成至少两个“糊状区”,一个在共晶点左侧的“富A”组分处,以及一个在共晶点右侧的“富B”组分处。落入共晶点左侧的相图的区域内的总组分通常称为亚共晶组分。对应地,落入共晶点右侧的相图的区域内的总组分通常称为过共晶组分。
在共晶点处,共晶二元体系的总组分使得当达到液相线温度时,α相和β相两者同时凝固。因此,在该特定组分处(通常标记为共晶组分),共晶二元体系具有单个明确限定的熔点(和凝固点),使得液相线温度与固相线温度相同,即,在高于共晶温度的(适度)温度处,其将完全是液态的,且在低于共晶温度的温度处,其将完全是固态的。这是其中三个共轭相共存的不变点。这是为什么在通过软钎焊的常规结合中,优选地应用具有或者接近共晶组分的焊膏(通常称为偏离共晶的软钎焊)的原因。
最简单的共晶二元体系具有α相和液相(对于亚共晶组分)或者β相和液相(对于过共晶组分)的两个“糊状区域”。可以应用共晶二元体系的这些“糊状区域”二者以形成根据本发明的单一固溶体相的多孔连贯且连续的结合结构。对于共晶二元体系,无论如何都是有利的是应用在相图中的其他“锚定点”来确定共晶二元体系的总组分C0。当利用用于形成根据本发明的结合部的共晶二元体系时,用于确定总组分范围的“锚定点”可以有利地对于100%纯A是熔点Tliq,A,并且对于亚共晶组分是共晶温度Teut,以及对于100%纯B是熔点Tliq,B,以及对于过共晶组分是共晶温度Teut。否则,应用同一确定过程。
因此,在应用具有亚共晶总组分的共晶二元体系的情形中,在给定温度T1处存在的α相的比例可以通过在共晶二元体系的相图的亚共晶范围处画出在温度T1处从固相线13的交点到液相线14的交点延伸的连接线来确定。在固相线和连接线之间的交点指示α相(在温度T1处)的组分Cα,且在连接线和液相线之间的交点指示液相(在温度T1处)的组分Cliq。在亚共晶范围内的连接线的示例在图2中示出且通过附图标记16标记。通过装订线17指示组分 Cα,且通过装订线18指示组分Cliq。在亚共晶范围内对于成分A和B的共晶二元体系所得的总组分范围应当在如下范围内:
其中,α相的组分,和液相的组分,通过在温度T 1 = (T liq,A + T eut )/2处的连接线与固相线和液相线之间的交点确定,且比例f α在[0.26,1)的范围内。对于C0的该范围在图2中通过标记有“C0”的(左侧)花括号指示。替代地,比例f α处于如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
类似地,在应用具有过共晶总组分的共晶二元体系的情形中,可以通过在共晶二元体系的相图的过共晶区域中在温度T1 = (Tliq,B + Teut)/2处画出连接线19来确定总组分C0,以通过在相图的过共晶区域处在连接线与固相线和液相线之间的交点来确定β相的组分C β ,以及液相的组分,C liq 。在该情形中,杠杆定律给出,在对于带有组分C0的在温度T1处处于热动力平衡的二元体系的糊状区中存在的β相C β 的比例由连接线的从总组分C0到液态组分Cliq的部分对连接线的从Cβ到Cliq的长度比率给出,且液相的比例fliq通过连接线的从C0组分到Cβ组分的部分对连接线的从Cβ到Cliq的长度的比率给出:
在具有过共晶组分范围的成分A和B的共晶二元体系的情形中,等式(3)和杠杆定律给出,总组分C0应当在如通过f β 的给定范围和等式(3)限定的范围内:
其中β相的组分,和液相的组分通过在温度T 1 = (T liq,B + T eut )/2处的连接线与固相线和液相线之间的交点被确定,且比例f β 在[0.26,1)的范围内。对于C0的该范围在图2中通过标记有“C0”的(右侧)花括号指示。替代地,比例f β 处于如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
本发明相对于现有技术结合技术的区别特征在于,结合是二元体系的总组分的选择。更具体地,被应用以形成结合的能混溶或者部分能混溶二元体系的总组分被调整,使得在高于固相线温度(且低于液相线温度)的温度处的热动力平衡处将不完全处于固态,而是部分处于固态且部分处于液态。就发明人所知,现有技术的结合技术调整结合材料的组分,使得其在高于固相线温度处变得完全处于液态(共晶组分或者接近共晶组分以及纯元素组分),或者完全处于固态(作为单相固溶体或者金属间化合物)。
本发明的优点在于能够在相对低的过程温度处形成结合部,该过程温度可以小于结合部(类似于例如SLID结合或者TLP结合)的预期操作温度。然而,本发明的额外优点在于如果操作温度变得高于固相线温度,则结合层部分地再熔化,这与SLID结合部或者TLP结合部相反,SLID结合部或者TLP结合部在远高于形成结合部的温度的温度处保持完全处于固态。根据本发明的结合层的部分再熔化被认为提供如下优点:释放结合部中的热应力、可能恢复在晶界处具有显著缺陷浓度的区、以及还可能降低在结合部件之间的不利的柯肯达尔空洞效应(Kirkendall voiding effect)的出现。因此,根据本发明的接头被认为在暴露于诸如循环和高温操作的热负载时,尤其是在热循环涉及高于固相线温度的温度时,更有弹性。根据本发明的接头的另一益处是避免如有时在SLID-结合部中存在的脆性金属间化合物,以及结合部可以在相比通常在TLP结合中遇到的显著更短的过程时间内形成。本发明还使得能够从具有非常有限的互溶性的材料体系(诸如In–Si体系)形成结合部。对于这样的体系,由于诸如结合层厚度、表面粗糙度和平坦度的极端几何形状要求,所以TLP是不现实的。
本发明可以应用处于如上文中针对本发明的第一和第二方面给出的总组分的具有成分A和B的任何二元体系,其使得能够形成横跨结合层延伸且具有承载机械负载的能力的连贯的单一固溶体相。成分A和成分B的合适的能混溶二元体系的示例包括但是不受限于:Ge–Si、Mo–W、Nb–W和V–W。成分A和成分B的合适的部分能混溶二元体系的示例包括但是不受限于:Ag–Bi、Ag–Cu、Ag–Ge、Ag–Mo、Ag–Pb、Ag–Si、Ag–Ti、Al–Be、Al–Bi、Al–Ga、Al–Ge、Al–N、Al–Sn、Au–Bi、Au–Ge、Au–Mo、Au–Sb、Au–Si、Au–W、Bi–Cu、Bi–Ge、Bi–Ni、Bi–Sn、Cr–Sn、Cu–Si、Fe–In、Ga–Ge、Ga–Si、Ga–Zn、Ge–In、Ge–Pb、Ge–Sb、Ge–Sn、Ge–Zn、In–Si、In–Zn、Pb–W、Pd–W、Sb–Si、Si–Sn、Si–Zn、Sn–Zn、或SiO2–Al2O3。在这些二元体系中,如下体系被示出为是用于形成本发明的接头的尤其优选的体系:Al–Ge、Al–Sn、Au–Ge、Au–Si、Bi–Cu、Bi–Ge、Bi–Sn、Ga-Ge、Ge-In、In-Si、或Si-Sn。
由根据本发明的二元体系的混合物构成的边界层可以以本领域技术人员已知或者可设想的任何方法形成。在图3a)和图3b)中示意性地示出根据本发明的第一和第二方面用于形成接头的方法的一个可能的示例实施例。在图3a)中,第一部件被示意性地示出为利用附图标记20标记的矩形。第一部件20将要在其结合表面21与结合层的预制件之间发生接触,结合层在该情形中由上层成分A、中间层的成分B和下层的成分A的夹层结构构成。在利用附图标记24标记的夹层结构中的A和B的总量被调整,使得总组分C0在上文中针对本发明的第一和第二方面给出的区间中的一个内。待结合到第一部件的第二部件被示出为利用附图标记22标记的矩形且将要在其结合表面23与结合层的同一预制件24之间发生接触。替代地,夹层结构可以通过使成分A插置在两层成分B之间形成。在其中成分B具有比成分A更低的熔点的情形中,这是有利的。当第一物体20和第二物体22的结合表面21、23分别与预制件24邻接时,夹层结构在一定温度处被加热,在该温度处,成分A和B通过相互扩散形成根据本发明的接头的α相或β相的负载承载的连贯且连续的单相固溶体。所得到的结构在图3b)中示意性地示出,其中,利用附图标记25标记单相固溶体α相与A和B成分的液相的两相混合物,或者替代地,单相固溶体β相与A和B成分的液相的两相混合物。
如所提及的,在结合层的两相混合物中的液相可以以差不多相等大小的球相分散在(α相或者β相的)单相固溶体的基质中。图4a)是图画,其示出当差不多相等大小的球相(在附图中指示为空洞)在单相固溶体的基质中被立方堆积时,根据本发明的接头的α相或者β相的所得的负载承载的连贯且连续的单相固溶体,在该情形中,比例fα或fβ是0.48。图4b)示出根据本发明的接头的α相或者β相的负载承载的连贯且连续的单相固溶体的其他可能的构型,其从差不多相等大小的球相在单相固溶体的基质中的菱形堆积得到。在后一种情形中,比例fα或fβ是0.26。
根据第一和第二方面的本发明可以应用根据本发明的接头的结合层的任何可设想且实际的厚度。取决于应用哪种二元体系以及接头应用于何种应用,实际厚度可以变化若干个数量级。在实践中,结合层的厚度可以有利地处于如下范围中的一个内:从1到1000µm、从2到800 µm、从3到600 µm、从5到400 µm、从6到200 µm、从7到100 µm、从8到50 µm、从9到30 µm,或者从10到20 µm。
根据本发明被成形为接头的结合层的二元体系可以是两种成分的任何混合物,化学或者物理混合物,该混合物在热处理时通过相互扩散转变成两相区混合物,其中,一个相是α相或者β相的连贯且连续的负载承载结构。被热处理以形成根据本发明的接头的夹层结构可以以任何已知或者可设想的方式获得,所述夹层结构包括具有在其之间的二元体系的插置层的第一和第二固态物体。例如,通过使成分A和B具有如在图3a)中示意性地示出的插置的固态片状材料的堆叠的形式、具有A成分和B成分的颗粒的粉末混合物的层的形式、呈粉末和片状材料的组合等。优选地,夹层结构的结合层包括A成分的若干薄片,其以交替模式与B成分的若干薄片插置,如在图3a)中示意性地示出在两片A成分和一片B成分的情形。可以应用比图3a)中所示的显著更多片的A和B成分两者,以增强在成分之间的接触面积,且因此降低形成连贯且连续的负载承载结构所需的相互扩散时间。替代地,还设想使用包括A和B的共晶组分的片的若干片,其被插置在A或者B成分的片之间。
此外,可以有利地包括一个或者多个粘结层,其分别插置在第一和第二物体的结合表面21、23与根据本发明的接头25之间。类似地,在其中需要约束在接头和物体之间的相互扩散的情形中,还可以有利地包括至少一个扩散阻挡层。还可以包括邻近的耗尽层用于最终接头组分的进一步的浓度控制。耗尽层还可以用于过程控制,从而改善扩散速率和过程时间。本发明可以包括用于粘结、扩散阻挡层或者耗尽层的任何已知或者可设想的材料。
如在本文中使用的术语“第一或者第二物体”意思是待结合在一起的任何实体物体,诸如例如Si、SiC、GaAs、GaN、(SOI)、铝、AlN、Si3N4、玻璃、科瓦铁镍钴合金、Cu、Al等的材料,和/或诸如例如MEMS、晶体管、基体、电阻电容器、IC、二极管等的部件。
附图说明
图1是完全能混溶二元体系的典型相图。
图2是共晶二元体系的典型相图。
图3a)是从侧面看的图画,其示意性地示出根据本发明形成夹层结构的示例实施例。
图3b)是在图3a)中所示的示例实施例在热处理之后已经获得根据本发明的接头的图画。
图4a)和图4b)是示出根据本发明的接头的连贯且连续的负载承载结构的可能构型的示例实施例的图画。
图5是从侧面看到的图画,其示意性地示出本发明的示例实施例。
图6是本发明的示例实施例的接头的横截面的光学显微图像。
图7a)是在暴露于高于共晶温度的温度处数分钟的短期热处理的样本中得到的接头的SEM-照片。
图7b)是在已经以与图7a)的样本相同的方式处理且额外在300℃处退火4小时后的样本中的类似接头的SEM-照片。
图8是在本发明的示例实施例中应用的二元Au-Ge体系的从侧面看到的示意图。
图9是根据本发明在Au-Ge体系中形成的结合部的光学照片。
图10是图9中所示的同一结合部的截面的SEM-照片。
本发明的示例实施例
将通过根据本发明的接头的示例实施例更详细地描述本发明。
第一示例实施例
根据本发明的第一示例实施例的接头是富Au的Au-Ge二元体系,其将SiC的第一物体与Si3N4的第二物体结合在一起。
材料
共晶Au-Ge预制件被夹置在SiC的样品芯片(双极型结式晶体管或者BJT)和Si3N4基体之间。芯片已经溅射了Ni2Si (140 nm)/Ni (300 nm)/Au (100 nm)金属镀膜。基体具有活性金属结合的(AMB) Cu (150 µm)导体,这些导体镀有Ni-P (7 wt% P)。在基体的前侧和后侧两者上都存在对称金属镀膜(Cu/Ni–P)以最小化翘曲。芯片和基体两者使用氰化金溶液在333 K到338 K(60℃到65℃)的温度范围处且以2.7 mA/cm的电流密度电镀均匀的5 µmAu层。在电镀之后,基体被切成6 × 6 mm2的样本,而芯片被切成3.4 × 1.86 mm2的样本。使用来自Goodfellow的具有共晶Au-Ge总组分(72原子%的Au和28原子%的Ge)的25µm厚,1.86 mm宽且3.4 mm深的商业预制件。材料堆叠在图5中示出。在该二元体系(如在图5中所示,即,在样品芯片上的5 µm厚的金层、在Si3N4基体上的5 µm厚的金层以及共晶Au-Ge预制件的25 µm厚的层)中的Au和Ge的总量是3.08 mg的Au和0.13 mg的Ge,对应于11.5原子%的Ge和88.5原子%的Au的总组分。
制作
芯片和预制件被手动对齐到基体的顶部。堆叠然后被置放到热板上。在定制结合器中在干燥的氮气环境中执行结合过程。带有PR5-3T编程器的来自Harry Gestigkeit GmbH PZ28-3TD的热板用于控制过程温度。过程温度被提升到高于共晶熔化温度:大约360℃。高于共晶温度的总时间是大约6分钟,以提供足够的时间,使得液态和固态扩散过程适当地发生。铅(lead)用于形成大致1000 kPa的结合压力。所施加的压力将过量的材料挤出结合界面,因此最小化用于形成接头的相互扩散过程的共晶材料的有效体积。压力还确保在芯片和基体之间的热机械接触。在随后的4小时内,温度然后缓慢地降低到室温。利用集成到在芯片的顶部上的铅的J-型热电偶测量温度。通过在结合期间利用µm位移探针(TESA)测量铅的位移来测量预制件的完全熔化(再流动)。
利用稍微不同的过程参数制备了13个样本。此外,利用如在图5中描绘的基体相同的基体更换芯片制备了一个样本,即,形成带有高度降低的CTE错配的完全对称系统。
结合构型
通过使用满足特定目的的不同材料层的堆叠来构建接头。Ni层具有组合的功能。其在邻近的金属层之间提供基本的扩散阻挡层且作为用于降低在最终结合部中的溶质浓度的耗尽层。为了提供用于最终结合材料组分的种源材料(seed material),为结合层制备了Au。在液相期间,共晶Au-Ge预制件提供良好的润湿性质。
表征
通过再加热所制作的样本超过初始预制件的共晶温度,同时施加小的剪切力以显示可能的接头再流动来评估过程完成验证。最大测试温度达到大约600℃。
通过破坏性剪切测试来测试结合部品质(Nordson Dage 4000 Plus剪切测试仪,其带有200 kgf负载筒)。
通过在光学显微镜(Olympus)中对断裂面进行视觉检查来执行断口分析。所报告的强度被标准化至实际的结合面积。失效模式分成粘结断裂、内聚断裂或者两者的混合。粘结意味着断裂面在相邻的金属层(例如,Ni和Au-Ge)之间。内聚意味着断裂定位到单层中的体积内。
通过使用光学显微镜(Neophot32)和扫描电子显微镜(SEM)(FEI Nova NanoSEM650)评估了“已经结合”的样本的横截面。通过研磨和抛光制备样本的横截面。研磨在2000级处停止,之后利用使用抛光布和5 µm的金刚石研磨膏的抛光过程来继续制备。在进行SEM之前,利用碳的薄层涂覆样本。
通过能量色散X射线光谱分析(EDS或EDX)(Oxford X-MAX 50)评估接头组分。
分别在图7a)和图7b)中示出SEM照片,其拍摄于已经受数分钟高于固相线温度(即,大致360℃的共晶温度)的初始加热且然后冷却到室温的接头的一个样本和已经受数分钟高于固相线温度的初始加热且然后冷却到大约300℃且维持在该温度4小时的接头的一个样本。与初始加热之后未退火的样本相比,在已经在300℃退火4小时的样本的照片中,更清楚地示出由于加热引起的二元体系的形态变化。该形态变化被认为是根据本发明的A和B成分的单相固溶体的多孔、连贯且连续结构。通过在上文中提到的应力测试和在下文中给出的脱离结果强化该假设。
可靠性
对一个样本评估了在极端热震处理之后的残余强度。样本在大致10分钟内加热到大致600℃。然后其被丢到一杯0℃的冰水内。该循环然后再重复一次。然后对样本进行剪切测试且执行断口分析。
过程完成
当温度超过360℃时,再加热的接头没有示出任何再流动的迹象。
结合强度
所制作的样本的强度在数MPa到大致50MPa之间变化。带有连接在一起的两个基体的对称样本测得多于56 MPa的强度,这是剪切测试仪可以施加的最大负载(200 kgf),即,样本从未断裂。
断口分析
断口分析示出大多数样本在结合期间适当地再流动。过量的预制件材料存在于样本周围。这些样本示出接头自身的内聚断裂面。没有存在于样本周围的该过量预制件材料的样本示出被解释为在预制件和一个邻近的Au层之间的粘结断裂的断裂面。若干样本还示出在结合界面处出现的部分润湿,从而减小有效结合面积。
横截面
结合样本的横截面典型地示出没有可见结合线的均匀结合部(参考图6)。发现最终的结合厚度是9-10 µm。显微图像还示出,在接头中存在至少两种不同的材料组分。进一步的检查显示,已发生在结合材料(即,Au或Ge)和邻近的Ni-P层之间的扩散过程。在若干位置中,发现看起来是横向裂纹的结构。
接头组分
通过对横截样本的SEM和EDX分析示出,接头主要由带有在4原子%和5原子%之间的Ge浓度的整体富Au的Au-Ge组分组成。进一步观察到,Ge被孤立在原本是α相内的小‘区域’中(带有溶解的Ge的Au)。元素分析进一步揭示,Ge已经扩散通过Au-Ge结合部,从而与邻近的Ni形成金属间化合物(IMC)。SEM和EDS证实在结合的样本周围存在过量的预制件。
可靠性
暴露于热震处理的样本的残留强度测得是12.3 MPa。随后的断口分析示出,在芯片侧上的粘结层中,断裂模式已经改变至粘结断裂。
结论
这示出具有显著的热循环潜力且高于固相线具有显著强度的接头。
第二示例实施例
根据本发明的第二示例实施例的接头是富Au的Au-Ge二元体系,其将Si的第一物体与Si的第二物体结合在一起。
材料
硅的样品芯片和在其结合侧上具有150 nm厚的TiW层的硅的样品基体通过在硅基体之间的二元Au-Ge体系结合在一起。在热处理和形成结合部之前,Au-Ge体系具有5.4原子%的Ge的总组分。在图8中示意性地示出从侧面看到的两个硅基体的堆叠。
在附图上,尺寸为1.9 x 1.9 mm2且厚度为525 µm的样品芯片被示出为框100,其2.8 µm厚的金层被示出为层101,25 µm厚、1 mm宽且0.7 mm深的共晶Au-Ge的预制件被示出为框105,尺寸为3.9 x 3.9 mm2 且厚度为525 µm的样品基体被示出为框103,且其2.8 µm厚的金层被示出为层104。
共晶Au-Ge预制件被夹置在Si的样品芯片和Si的样品基体之间。25 µm厚、1 mm宽且0.7 mm深的商业预制件由Goodfellow供应,其具有72原子%的Au和28原子%的Ge的共晶Au-Ge组分。
制作
芯片和预制件被手动对齐到基体的顶部以形成对称的Si/Au/Au–Ge/ Au/Si结构且被置放到Budatec结合器VS160S的加热板上,该结合器装备有定制的样本保持器,其带有用于将结构挤压在一起的弹簧。在真空中执行结合过程。温度被提升到高于共晶熔化温度到大约380℃,且然后降低到大约330℃,且维持在该温度多达10小时。所施加的压力(大致2MPa)将过量的材料挤出结合界面,因此最小化用于相互扩散过程以形成接头的共晶材料的有效体积。压力还确保在芯片和基体之间的热机械接触。随后的退火步骤在330℃执行10小时以形成期望的形态;在固相线之上的固态且连贯多孔结构。
表征
通过在真空中将所制作的样本附连到垂直表面(来自Watlow的热板:Ultramic 600)来执行所制作的结合部的完整性测试,其中,垂直表面的温度能够被控制。重量被施加到结构,从而在结合部上形成在20-50 kPa范围内的剪切力。温度以30℃/min的速率提升到最大600℃,或者直到芯片脱离基体。观察到该示例实施例的所制作的结合部在被加热到600℃处时在结合部中的温度处不脱离,从而证明根据本发明的结合部在“糊状区”内(即,远高于大约360℃的固相线(共晶)温度)保持其完整性良好。
通过使用光学显微镜(II Neophot32)和扫描电子显微镜(SEM)(Hitachi SU8320)分析“已经结合”的样本的横截面。通过切割和Ar离子研磨(Hitachi IM4000)来制备样本的横截面。通过能量色散X射线光谱分析(EDX)(Oxford硅漂移探测器-XmaxN)评估接头组分。
接头组分
对样本的结合层的SEM和EDX分析示出,结合部主要由具有大约11原子%的Ge浓度的整体富Au的Au-Ge组分组成。进一步观察到,已经通过被孤立在原本α相内部的小的“区域”中的Ge-相(带有溶解的Ge的Au)实现了期望形态,而没有示出共晶形态的任何显著的区域。该形态变化在图9中清楚可见,图9是在导致结合部破裂的(低温)应力测试之后拍摄的结合层的光学照片,使得照片仅仅示出样品硅基体及其结合层的剩余部分的截面。在照片中,能够清楚地看到,结合层通过使一部分锗偏析至富含Ge的相的灰色区域中而在形态上从共晶Au-Ge变化。黄色的相是富金的α相,其被认为是根据本发明的结合结构。通过SEM和EDX分析确认灰色区域含锗量高,且黄色区域是富金的α相。图10是图9中所示的区域的截面的SEM-照片(以镜面对称示出)。分析发现,结合层的总组分是11原子%的Ge。
结论
这指示在固相线上方共存的结构性α相(Au)与液相(Au-Ge)。其进一步展示了高于固相线具有显著强度的最终接头。
第三示例实施例
根据本发明的第三示例实施例的接头是将Si的第一物体结合到Si的第二物体的In–Si二元体系。
材料
1 µm厚的纯In层被热蒸发到Si的样品芯片和样品基体二者的结合表面上。在In沉积之后,基体被切成3.9 × 3.9 mm2的样本,而芯片被切成1.9 × 1.9 mm2的样本。样品芯片和样品基体都是525 µm厚。在热处理和形成结合部之前,In-Si体系具有99.86原子%的Si的总组分。
制作
芯片被手动对齐到基体的顶部,从而形成对称的Si / In / In / Si 结构。堆叠然后被置放到热板(Budatec结合器 VS160S)上。在真空中执行结合过程。对于所制作的样本,过程温度和停留时间二者都不同。温度被提升到大约170℃。高于共晶温度的总时间(停留时间)是5分钟,之后是在135℃处退火10小时。定制的样本保持器(参考第二示例)施加大约2MPa的压力。压力确保在芯片和基体之间的热机械接触。
脱离温度
样本被暴露于如上文中针对实验2给出的类似完整性测试。结合部在400℃(远高于In–Si体系的157℃的固相线(共晶)温度)处展示了显著的结构完整性。
第四示例实施例
根据本发明的第四示例实施例的接头是将Si的第一物体结合到Si的第二物体的Si-Sn二元体系。
材料
200 nm厚的纯Sn层被热蒸发到Si的样品芯片和样品基体二者的结合表面上。在Sn沉积之后,基体被切成3.9 × 3.9 mm2的样本,而芯片被切成1.9 × 1.9 mm2的样本。样品芯片和样品基体二者都是525 µm厚。在热处理和形成结合部之前,Si-Sn体系具有99.97原子%的Si的总组分。
制作
芯片被手动对齐到基体的顶部,从而形成对称的Si / Sn / Sn / Si 结构。堆叠然后被置放到前述热板(参考示例2和3)和样本保持器上。在真空中执行结合过程。对于所制作的样本,过程温度和停留时间二者都不同。温度被提升到大约250℃。高于共晶温度的总时间(停留时间)是1分钟,之后是在大致200℃处退火4-5小时。在样本保持器中的弹簧形成大约2MPa的接触压力,从而确保在芯片和基体之间的热机械接触。
脱离温度
样本被暴露于如上文中针对实验2给出的类似完整性测试。结合部在400℃(远高于Si–Sn体系的232℃的固相线(共晶)温度)处展示了显著的结构完整性。
参考文献
[1]A. A. Ahkubekov, S. N. Ahkubekova, O. L. Enaldieva,T. A. Orkvasov andV. A. Sozaev, "The influence of small impurity additions and direct electriccurrent on the kinetics of contact melting in metals," Journal of Physics: Conference Series, vol. 98, no. 062031, 2008.
[2]T. A. Tollefsen, A. Larsson, O. M. Løvvik, and K.Aasmundtveit, "Au-SnSLID Bonding—Properties and Possibilities," Metallurgical and Materials Transactions B, vol. 43, no. 2, pp. 397-405, April 2012.
[3]AAPG Wiki, 由技术专家的国际协会,美国石油地质学家协会维护的开放获取资源,可以通过网址: http://wiki.aapg.org/Porosity网上获得。

Claims (14)

1.一种用于在第一固态物体的结合表面和第二固态物体的结合表面之间形成接头的方法,
其中,所述方法包括:
A)提供成分A和成分B的二元体系,其中,所述二元体系是:
i)具有在如下范围内的总组分 C0 的能混溶二元体系:
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Tliq,B)/2时,与单相固溶体共存的液相的组分,
Cα 是当所述二元体系处于温度T1时,与所述液相共存的单相固溶体的组分,
Tliq,A 是100%纯成分A的熔化温度,
Tliq,B是100%纯成分B的熔化温度,以及
f α 是在温度T1处,存在于所述能混溶二元体系中的单相固溶体的比例,
以及其中,f α 是[0.26,1)的范围,
ii)或者,在其固态区域中仅具有三个相区的亚共晶或者过共晶组分的部分能混溶二元体系,
-且如果所述部分能混溶二元体系的组分是亚共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与α相共存的液相的组分,
Cα是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与所述液相共存的α相的组分,
Tliq,A 是100%纯成分A的熔化温度,
T eut是共晶二元体系的共晶温度,以及
f α 在[0.26,1)的范围内,
-或者如果所述部分能混溶二元体系的组分是过共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,B+Teut)/2时,与β相共存的液相的组分,
Cβ是当所述二元体系处于温度T1 = (Tliq,B + Teut)/2时,与所述液相共存的β相的组分,
Tliq,B是100%纯成分B的熔化温度,
T eut是所述共晶二元体系的共晶温度,以及
f β 在[0.26,1)的范围内,
B)通过使所述第二固态物体的结合表面面朝所述第一固态物体的结合表面,形成包括所述第一固态物体、所述二元体系和所述第二固态物体的夹层结构,其中,所述二元体系被插置在第一和第二物体两者的结合表面之间且接触所述结合表面,以及
C)通过在上限为温度T1的温度处热处理所述夹层结构形成结合所述第一和第二物体的接头,所述热处理导致成分A和成分B的能混溶或者部分能混溶二元体系形成被插置在所述第一和第二物体两者的结合表面之间的A成分和B成分的单相固溶体的多孔、连贯且连续结构,以及分散在A成分和B成分的单相固溶体的所述多孔、连贯且连续结构中的A成分和B成分的第二相。
2.根据权利要求1所述的方法,其中,f α 在如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
3.根据权利要求1所述的方法,其中,f β 在如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
4.根据任一前述权利要求所述的方法,其中,所述二元体系是从如下之一选择的成分A和成分B的化学或物理混合物:Ge–Si、Mo–W、Nb–W、V–W、Ag–Bi、Ag–Cu、Ag–Ge、Ag–Mo、Ag–Pb、Ag–Si、Ag–Ti、Al–Be、Al–Bi、Al–Ga、Al–Ge、Al–N、Al–Sn、Au–Bi、Au–Ge、Au–Mo、Au–Sb、Au–Si、Au–W、Bi–Cu、Bi–Ge、Bi–Ni、Bi–Sn、Cr–Sn、Cu–Si、Fe–In、Ga–Ge、Ga–Si、Ga–Zn、Ge–In、Ge–Pb、Ge–Sb、Ge–Sn、Ge–Zn、In–Si、In–Zn、Pb–W、Pd–W、Sb–Si、Si–Sn、Si–Zn、Sn–Zn、或SiO2–Al2O3
5.根据权利要求4所述的方法,其中,所述二元体系是从如下之一选择的成分A和成分B的化学或物理混合物:Al–Ge、Al–Sn、Au–Ge、Au–Si、Bi–Cu、Bi–Ge、Bi–Sn、Ga-Ge、Ge-In、In-Si、或Si-Sn。
6.根据任一前述权利要求所述的方法,其中,所述夹层结构的热处理在如下区间中的一个内的温度处执行:[0.5∙TS,T1];[0.7∙TS,T1];[0.75∙TS,T1];[0.8∙TS,T1];[0.85∙TS,T1];[0.9∙TS,T1]或[0.95∙TS,T1],其中,TS是在组分C0处对于所述二元体系的固相线温度。
7.根据权利要求1-5中的任一项所述的方法,其中,所述热处理包括将所述二元体系初始加热到在从Tsol 到T1的范围内的温度,其中,Tsol是在总组分C0处所述二元体系的固相线温度,以及维持该温度数分钟的时期,之后将所述二元体系冷却到在从0.8∙Tsol到Tsol的范围内的温度并且维持该温度数小时。
8.根据权利要求7所述的方法,其中,在从0.8∙Tsol到Tsol的范围内的温度被维持2到10小时,优选地3到6小时,更优选地3到4小时。
9.一种在第一固态物体的结合表面和第二固态物体的结合表面之间的接头,其特征在于,
-所述接头包括由成分A和成分B的二元体系制成的结合层,其中,所述二元体系是:
i)完全能混溶二元体系,其具有在如下范围内的总组分 C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Tliq,B)/2时,与单相固溶体共存的液相的组分,
Cα是当所述二元体系处于温度T1时,与所述液相共存的单相固溶体的组分,
Tliq,A是100%纯成分A的液相线温度,
Tliq,B是100%纯成分B的液相线温度,
以及
f α 在[0.26,1)的范围内,
ii)或者,在其固态区域中仅具有三个相区的亚共晶或者过共晶组分的部分能混溶二元体系,
-且如果所述部分能混溶二元体系的组分是亚共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与α相共存的液相的组分,
Cα 是当所述二元体系处于温度T1 = (Tliq,A+Teut)/2时,与所述液相共存的α相的组分,
Tliq,A 是100%纯成分A的熔化温度,
T eut是共晶二元体系的共晶温度,以及
f α 在[0.26,1)的范围内,
-或者如果所述部分能混溶二元体系的组分是过共晶的,
则其具有在如下范围内的总组分C0
其中:
Cliq是当所述二元体系处于温度T1 = (Tliq,B+Teut)/2时,与β相共存的液相的组分,
Cβ是当所述二元体系处于温度T1 = (Tliq,B + Teut)/2时,与所述液相共存的β相的组分,
Tliq,B是100%纯成分B的熔化温度,
T eut是所述共晶二元体系的共晶温度,以及
f β 在[0.26,1)的范围内,
以及其中,
-能混溶或者部分能混溶成分A和成分B的所述二元体系包括:被插置在第一和第二物体二者的结合表面之间的A成分和B成分的单相固溶体的多孔、连贯且连续结构,以及分散在A成分和B成分的单相固溶体的所述多孔、连贯且连续结构中的A成分和B成分的第二相。
10.根据权利要求9所述的接头,其中,f α 在如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
11.根据权利要求9所述的接头,其中,f β 在如下范围中的一个内:[0.30,1);[0.36,1);[0.42,1);[0.48,1);[0.54,1);[0.60,1);[0.66,1);[0.72,1);[0.78,1);[0.84,1);[0.90,1);[0.95,1);[0.26,0.99];[0.30,0.98];[0.36,0.97];[0.42,0.96];[0.48,0.95];[0.52,0.94];[0.58,0.93];[0.64,0.92];[0.72,0.91];[0.95,0.99];或[0.80,0.90]。
12.根据权利要求9-11中的任一项所述的接头,其中,所述二元体系是从如下中的一个选择的成分A和成分B的化学或物理混合物:Ge–Si、Mo–W、Nb–W、V–W、Ag–Bi、Ag–Cu、Ag–Ge、Ag–Mo、Ag–Pb、Ag–Si、Ag–Ti、Al–Be、Al–Bi、Al–Ga、Al–Ge、Al–N、Al–Sn、Au–Bi、Au–Ge、Au–Mo、Au–Sb、Au–Si、Au–W、Bi–Cu、Bi–Ge、Bi–Ni、Bi–Sn、Cr–Sn、Cu–Si、Fe–In、Ga–Ge、Ga–Si、Ga–Zn、Ge–In、Ge–Pb、Ge–Sb、Ge–Sn、Ge–Zn、In–Si、In–Zn、Pb–W、Pd–W、Sb–Si、Si–Sn、Si–Zn、Sn–Zn或SiO2–Al2O3
13.根据权利要求12所述的接头,其中,所述二元体系是从如下中的一个选择的成分A和成分B的化学或物理混合物:Al–Ge、Al–Sn、Au–Ge、Au–Si、Bi–Cu、Bi–Ge、Bi–Sn、Ga-Ge、Ge-In、In-Si、或Si-Sn。
14.根据权利要求9-12中的任一项所述的接头,其中,在应用热处理以形成横跨结合层延伸的单相固溶体的所述多孔、连贯且连续结构之前,所述结合层的厚度在如下范围中的一个内:从1到1000 µm、从2到800 µm、从3到600 µm、从5到400 µm、从6到200 µm、从7到100µm、从8到50 µm、从9到30 µm、或者从10到20 µm。
CN201780033536.5A 2016-03-31 2017-03-31 用于在二元体系中形成接头的方法及其接头 Active CN109153095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16163263.3A EP3226282A1 (en) 2016-03-31 2016-03-31 Non-eutectic bonding method with formation of a solid solution with a porous structure with a second phase dispersed therein and corresponding joint
EP16163263.3 2016-03-31
PCT/NO2017/000008 WO2017171554A1 (en) 2016-03-31 2017-03-31 Method for forming a joint in a binary system and joint thereof

Publications (2)

Publication Number Publication Date
CN109153095A true CN109153095A (zh) 2019-01-04
CN109153095B CN109153095B (zh) 2021-05-18

Family

ID=55696994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033536.5A Active CN109153095B (zh) 2016-03-31 2017-03-31 用于在二元体系中形成接头的方法及其接头

Country Status (13)

Country Link
US (1) US11141810B2 (zh)
EP (1) EP3226282A1 (zh)
JP (1) JP2019520220A (zh)
KR (1) KR20180136461A (zh)
CN (1) CN109153095B (zh)
BR (1) BR112018070120A2 (zh)
CA (1) CA3019386A1 (zh)
DE (1) DE112017001768T5 (zh)
GB (1) GB2564331A (zh)
IL (1) IL262014A (zh)
NO (1) NO20181260A1 (zh)
RU (1) RU2018136792A (zh)
WO (1) WO2017171554A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113020736A (zh) * 2021-03-25 2021-06-25 哈尔滨工业大学 一种方钴矿热电材料与铜电极的钎焊连接方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10376997B2 (en) * 2016-06-23 2019-08-13 Purdue Research Foundation Transient liquid phase bonding process and assemblies formed thereby
CN110683855A (zh) * 2018-07-05 2020-01-14 哈尔滨工业大学 一种具有生物相容性的Al2O3/Ti扩散连接方法
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
JP7126229B2 (ja) * 2019-04-26 2022-08-26 Tpr株式会社 多孔体
US11605608B2 (en) * 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
EP3852140A1 (en) * 2020-01-20 2021-07-21 Infineon Technologies Austria AG Silicon carbide power semiconductor device with a diffusion soldered joint comprising ni3sn4 and a corresponding fabrication method
CN113319418A (zh) * 2021-06-29 2021-08-31 哈尔滨工业大学 一种钼铼合金无中间层扩散连接方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365807A1 (en) * 1988-10-12 1990-05-02 International Business Machines Corporation Bonding of metallic surfaces
WO2004088725A2 (de) * 2003-04-01 2004-10-14 Infineon Technologies Ag Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips
US20050106059A1 (en) * 2002-12-06 2005-05-19 Farooq Mukta G. Structure and method for lead free solder electronic package interconnections
EP1720204A1 (en) * 2005-05-03 2006-11-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
EP1722004B1 (en) * 2005-05-03 2007-11-14 Rosemount Aerospace Inc. Substrate with a metallization bonding layer
CN102345078A (zh) * 2011-09-13 2012-02-08 昆明理工大学 一种多孔NiAl金属间化合物的制备方法
CN104404307A (zh) * 2014-10-29 2015-03-11 西安理工大学 一种镍基合金中间层及其tlp焊高温合金新工艺
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
CN103178204B (zh) * 2011-12-20 2016-02-03 财团法人工业技术研究院 热电模块的固液扩散接合结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025439A (en) 1960-09-22 1962-03-13 Texas Instruments Inc Mounting for silicon semiconductor device
US3200490A (en) 1962-12-07 1965-08-17 Philco Corp Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials
US5038996A (en) 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
US4988036A (en) * 1990-04-09 1991-01-29 General Motors Corporation Vacuum braze cycle for clad aluminum sheet
US5623127A (en) 1994-12-02 1997-04-22 Motorola, Inc. Single alloy solder clad substrate
ATE306354T1 (de) * 2000-09-07 2005-10-15 Infineon Technologies Ag Lotmittel zur verwendung bei diffusionslotprozessen
US7538401B2 (en) * 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0365807A1 (en) * 1988-10-12 1990-05-02 International Business Machines Corporation Bonding of metallic surfaces
US20050106059A1 (en) * 2002-12-06 2005-05-19 Farooq Mukta G. Structure and method for lead free solder electronic package interconnections
CN100484686C (zh) * 2002-12-06 2009-05-06 国际商业机器公司 无铅焊料分层结构的产生方法
WO2004088725A2 (de) * 2003-04-01 2004-10-14 Infineon Technologies Ag Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips
EP1720204A1 (en) * 2005-05-03 2006-11-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
EP1722004B1 (en) * 2005-05-03 2007-11-14 Rosemount Aerospace Inc. Substrate with a metallization bonding layer
CN102345078A (zh) * 2011-09-13 2012-02-08 昆明理工大学 一种多孔NiAl金属间化合物的制备方法
CN103178204B (zh) * 2011-12-20 2016-02-03 财团法人工业技术研究院 热电模块的固液扩散接合结构及其制造方法
CN105103287A (zh) * 2013-03-26 2015-11-25 欧司朗光电半导体有限公司 借助于等温凝固反应来连接接合配对件以形成In-Bi-Ag连接层的方法和接合配对件的相应装置
CN104404307A (zh) * 2014-10-29 2015-03-11 西安理工大学 一种镍基合金中间层及其tlp焊高温合金新工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
OHTANI H ET AL: "A Thermodynamic Study of the Phase Equilibria in the Bi-Sn-Sb System", 《JOURNAL OF ELECTRONIC MATERIALS》 *
WEYRICH N ET AL: "Low temperature TLP bonding of Al2O3-ceramics using eutectic Au-(Ge, Si) alloys", 《JOURNAL OF MATERIALS SCIENCE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113020736A (zh) * 2021-03-25 2021-06-25 哈尔滨工业大学 一种方钴矿热电材料与铜电极的钎焊连接方法
CN113020736B (zh) * 2021-03-25 2022-08-30 哈尔滨工业大学 一种方钴矿热电材料与铜电极的钎焊连接方法

Also Published As

Publication number Publication date
CN109153095B (zh) 2021-05-18
RU2018136792A (ru) 2020-04-30
KR20180136461A (ko) 2018-12-24
CA3019386A1 (en) 2017-10-05
NO20181260A1 (en) 2018-09-28
JP2019520220A (ja) 2019-07-18
DE112017001768T5 (de) 2018-12-13
BR112018070120A2 (pt) 2019-02-05
WO2017171554A1 (en) 2017-10-05
GB2564331A (en) 2019-01-09
US11141810B2 (en) 2021-10-12
US20170282287A1 (en) 2017-10-05
EP3226282A1 (en) 2017-10-04
IL262014A (en) 2018-10-31

Similar Documents

Publication Publication Date Title
CN109153095A (zh) 用于在二元体系中形成接头的方法及其接头
CN101641176B (zh) 高温焊接材料
JP6912519B2 (ja) はんだ組成物
US9095936B2 (en) Variable melting point solders
US11440142B2 (en) Alternative compositions for high temperature soldering applications
KR102335066B1 (ko) 반도체 다이 어태치 분야를 위한 금속 로딩량이 많은 소결 페이스트
JP6248107B2 (ja) 流体自己組立のための二重はんだ層並びに電気部品基板及びその使用方法
TWI241351B (en) Solder hierarchy for lead free solder joint
TW201702395A (zh) 低溫高可靠性合金
CN104668792B (zh) 一种锡铟互连焊点金属间化合物的可控制备方法
Sharif et al. Dissolution of electroless Ni metallization by lead-free solder alloys
Choquette et al. Liquid-phase diffusion bonding: Temperature effects and solute redistribution in high-temperature lead-free composite solders
Choi et al. Development of low temperature bonding using in-based solders
Greve et al. Reliability of Sn based LT-TLPS joints for high temperature electronic systems
Liu et al. Universal solders for direct bonding and packaging of optical devices
Chen et al. Amorphization and intermetallic nucleation in early-stage interfacial diffusion during Sn-solder/Ni solid-state bonding
Anderson et al. Liquid-phase diffusion bonding: Temperature effects and solute redistribution in high temperature lead-free composite solders

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant