CN109150736B - 主从式系统以及用于主从式系统的传输频率自适应方法 - Google Patents
主从式系统以及用于主从式系统的传输频率自适应方法 Download PDFInfo
- Publication number
- CN109150736B CN109150736B CN201710499610.4A CN201710499610A CN109150736B CN 109150736 B CN109150736 B CN 109150736B CN 201710499610 A CN201710499610 A CN 201710499610A CN 109150736 B CN109150736 B CN 109150736B
- Authority
- CN
- China
- Prior art keywords
- module
- slave
- master
- frequency
- transmission frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
一种主从式系统和用于主从式系统的传输频率自适应方法,所述主从式系统,包括:主模块;多个从模块,每个从模块配置为通过同步通信总线与所述主模块连接,其中,所述主模块与所述多个从模块中的每个对应的从模块之间的传输频率取决于所述主模块与所述对应的从模块之间的通信延时。
Description
技术领域
本发明涉及主从式系统,尤其涉及具有传输频率自适应的主从式系统。
背景技术
对于具有处理功能的模块(例如,可编程逻辑控制器(PLC)),为了扩展其输入输出(IO)通道,通常需要为其安装扩展模块(extension module)。这样,具有处理功能的模块作为主模块,扩展模块作为从模块,由此构成主从式系统。通常,主模块和从模块之间通过总线传输信号。
在现有技术中,主模块与每个从模块之间的传输频率是相同的,并且,该相同的传输频率需要使得主模块与连接在总线末端、与该主模块的传输距离最远的从模块也能够成功进行传输。
由于每个从模块与主模块之间都具有一定的延时,因此,系统中扩展的从模块的数量越多,延时也会越长,在这种情况下,主模块与每个从模块之间的传输频率也就越低。以通过串行外设接口(SPI)连接主模块与从模块的主从式系统为例,SPI的最大传输频率可以达到40Mhz,然而,由于从模块与主模块之间的通信延时存在,通常,主模块与从模块之间的传输频率仅为1Mhz或2Mhz,并且,随着从模块数目的增加,传输频率还会降低,从而,严重影响了系统的传输速率和效率。图1示出现有技术中的主从式系统的传输频率的示意图。根据图1所示,主模块与各个从模块Ei之间的传输频率都是相同的,且以一个较低的频率进行传输。
此外,由于主模块与各个从模块之间通过较低的频率进行传输,因此,这样的主从式系统不能支持需要较高的频率进行传输的模块。例如,对于运动从模块,为了控制位置和速度,这样的从模块需要以远大于2Mhz的频率与主模块进行传输。然而,现有技术中的主从式系统由于传输频率相对较低,并不能很好地支持这样的从模块,进而影响了主从式系统的应用和性能。
发明内容
有鉴于上述情况,本发明提供了一种主从式系统和用于主从式系统的传输频率自适应方法,其能够自适应调整主模块与各个从模块之间的传输频率,避免了现有技术中主模块与每个从模块之间的传输频率都是相同的且随着从模块的数目的增加而降低的情况,进而提高了主从式系统的传输效率和性能。
根据本发明一实施例,提供了一种主从式系统,包括:主模块;多个从模块,每个从模块配置为通过同步通信总线与所述主模块连接,其中,所述主模块与所述多个从模块中的每个对应的从模块之间的传输频率取决于所述主模块与所述对应的从模块之间的通信延时。
根据本发明另一实施例,提供了一种用于主从式系统的传输频率自适应方法,所述主从式系统包括主模块和通过同步通信总线与所述主模块连接的多个从模块,所述方法包括:选择所述多个从模块中的对应的从模块;以及对于每个所述对应的从模块,根据所述主模块与所述对应的从模块之间的通信延时,确定所述主模块与所述对应的从模块之间的传输频率。
在根据本发明实施例的主从式系统和用于主从式系统的传输频率自适应方法,其能够自适应调整主模块与各个从模块之间的传输频率,避免了现有技术中主模块与每个从模块之间的传输频率都是相同的且随着从模块的数目的增加而降低的情况,进而提高了主从式系统的传输效率和性能。
附图说明
图1示出现有技术中的主从式系统的传输频率的示意图;
图2示意性示出根据本发明实施例的主从式系统的框图;
图3示意性示出根据本发明实施例的主模块和从模块的发送及接收信号的时序图;
图4示意性地示出根据本发明实施例的主从式系统的传输频率自适应调整的时序图;
图5示意性地示出根据本发明实施例的从模块中影响从模块内部延时的结构的框图;
图6示意性地示出根据本发明实施例的主从式系统的传输频率的示意图;
图7示意性地示出了根据本发明实施例的用于主从式系统的传输频率自适应方法的流程图;以及
图8示意性地示出了根据本发明实施例的确定主模块与对应的从模块之间的传输频率的方法的流程图。
具体实施方式
以下将参考附图详细描述本发明实施例。
图2示意性示出根据本发明实施例的主从式系统200的框图。
如图2所示,主从式系统200包括主模块210以及多个从模块220-i(1≤i≤n;n为大于1的正整数),主模块210与每个从模块220-i之间通过同步通信总线230连接,并且,主模块210与多个从模块220-i中的每个对应的从模块之间的传输频率取决于所述主模块210与所对应的从模块220-i之间的通信延时。
主模块210与从模块220-i之间的通信延时Tdelayi可以根据主模块210向对应的从模块220-i发送信号与主模块210接收到来自从模块220-i的响应之间的时间差获取。图3示意性示出根据本发明实施例的主模块和从模块的发送及接收信号的时序图,以示出根据本发明实施例的通信延时。如图3所示,t0时刻(例如,主模块时钟信号到达下降沿的时刻),主模块210向对应的从模块220-i发送信号(例如,协商命令)。由于模块的内部延时的存在,因此,主模块210在t1时刻通过主模块输出端口将信号输出。由于主模块210与从模块220-i之间的传输距离存在,因此,主模块的时钟信号到达从模块也具有一定的延时。在时刻t2,时钟信号到达从模块220-i。由于从模块220-i的内部延时,从模块220-i在时刻t3通过从模块输出端口向主模块210输出响应信号,主模块210在t4时刻接收到该响应信号,由此,主模块210与对应的从模块220-i之间的通信延时Tdelayi可以由主模块210向对应的从模块220-i发送信号的时刻t0(例如,时钟信号的下降沿)与主模块210接收到来自从模块220-i的响应的时刻t4之间的时间差得到。并且,主模块210与每个对应的从模块220-i之间的传输频率Fi可以根据主模块210与对应的从模块220-i之间的通信延时Tdelayi确定。
在一个实施例中,主模块210包括中央处理单元212,中央处理单元212选择多个从模块中的对应的从模块,根据主模块210与所选择的对应从模块220-i之间的通信延时Tdelayi确定主模块210与对应的从模块220-i之间的传输频率Fi。
对于每个对应的从模块220-i,中央处理单元212以预设频率fpre向所对应的从模块220-i发送第一命令(例如,协商命令),并接收所对应的从模块220-i响应于所述第一命令的第一响应,获取接收所述第一响应的时刻与发送所述第一命令的时刻之间的时间差并将所述时间差作为主模块210与所对应的从模块220-i之间的通信延时Tdelayi,并根据所述通信延时Tdelayi确定主模块210与所对应的从模块220-i之间的传输频率Fi。
在一个实施例中,中央处理单元212根据获取的通信延时Tdelayi,确定第一传输周期Ti,并根据所述第一传输周期Ti确定主模块210与对应的从模块220-i之间的传输频率Fi。为了避免通信中出现错误,第一传输周期Ti不小于通信延时Tdelayi与一个预设值的和的2倍。在一个实施例中,通信延时Tdelayi与第一传输周期Ti之间的关系可以根据公式(1)确定:
Ti≥2*(Tdelayi+Δt) 公式(1)
其中,如上文所述,Tdelayi为主模块与对应的从模块220-i之间的通信延时,Ti为第一传输周期,此外,考虑到系统中的信号抖动以及温度漂移等情况,在公式(1)中增加了预设值Δt,该预设值Δt可以根据系统需求而预先设置,例如,为10ns至100ns之间的数值。
在第一传输周期Ti确定之后,根据Fi=1/Ti,确定主模块210与对应的从模块220-i之间的传输频率Fi。
图4示意性地示出根据本发明实施例的主从式系统200的传输频率自适应调整的时序图。在图4中,对于一个从模块220-i,中央处理单元212在时刻T1(例如,主模块时钟信号的下降沿)以预设频率fpre向从模块220-i发送第一命令(例如,协商命令),并在时刻T2接收所对应的从模块220-i响应于所述第一命令的第一响应,获取时刻T2与时刻T1之间的时间差ΔT,并将所述时间差ΔT作为主模块210与从模块220-i之间的通信延时Tdelayi,并根据上述公式(1)确定主模块210与对应的从模块220-i之间的传输频率Fnew,并将确定后的传输频率Fnew确定为主模块210与对应的从模块220-i之间的传输频率。
在一个实施例中,图2所示的主从式系统200中,中央处理单元212在一个时刻t选择主模块210与多个从模块中的一个从模块220-i以确定所述主模块210与所述从模块220-i之间传输频率Fi。当确定Fi之后,中央处理单元212再选择下一个从模块220-j(1≤j≤n;n为大于1的正整数,且j≠i),并确定所述主模块210与所述从模块220-j之间的传输频率Fj,直到中央处理单元212确定主模块210与多个从模块中的每个对应的从模块之间的传输频率为止。
对于每个从模块,中央处理单元212以相同的预设频率fpre向其发送第一命令,并且,所述预设频率fpre尽可能地小,以使得主模块210与相对该主模块210传输距离最远的从模块220-n都能够顺利进行通信传输。在一个实施例中,所述预设频率fpre取决于主模块的内部延时和所述多个从模块的模块内部延时的总和。
图5示意性地示出根据本发明实施例的每个从模块中影响从模块内部延时的结构的框图。对于图5中的从模块,以第一从模块220-1为例,影响从模块的内部延时的部件包括:由电阻R1和电容C1构成的第一滤波电路、由电阻R2和电容C2构成的第二滤波电路、缓冲电路511和512、以及微处理器513。第一滤波电路和第二滤波电路用于滤除通信总线上的噪声,缓冲电路511用于对第一滤波电路的输出信号进行重新整形以得到方波,缓冲电路512用于增强总线驱动能力,微处理器513用于处理来自主模块220的信号。图5中的其他从模块具有与从模块220-1相同的影响从模块内部延时的结构,为简明起见,此处不再赘述。
对于每个从模块,其内部的第一滤波电路和第二滤波电路具有相同的内部延时,例如,为使得RC滤波电路能够完全传输跳变的逻辑信号,该内部延时可以为5*RC,则第一滤波电路和第二滤波电路引起的内部延时Td1可以根据公式(2)得到:
Td1=2*(5*RC) 公式(2)
其中,R为每个滤波电路中的电阻的阻值,C为每个滤波电路中的电容的电容值。
对于每个从模块,其内部的缓冲电路引起的内部延时Td2可以根据公式(3)得到:
Td2=2*(5*Tbuffer delay) 公式(3)
其中,Tbuffer delay为每个缓冲电路的自身延时,该自身延时与缓冲电路的结构相关,并可以从缓冲电路的数据手册中获得。
对于每个从模块,其内部的微处理器引起的内部延时Td3,该延时与微处理器的结构相关,并可以从微处理器的数据手册中获得。
每个从模块引起的从模块内部延时可以根据公式(4)得到:
Td=2*(5*RC)+2*(5*Tbuffer delay)+Td3 公式(4)
对于多个从模块引起的从模块内部延时为各个从模块引起的从模块内部延时的总和。在每个从模块的引起内部延时的结构相同的情况下,多个从模块引起的从模块内部延时为TD=n*Td,其中,n为从模块的数目。
由于主模块自身也有一定的内部延时Tm,因此,主从式系统200的模块内部延时TM为主模块的内部延时和所述多个从模块的内部延时的总和,即TM=Tm+TD。
根据所述模块的内部延时TM,可以得到所述预设频率fpre。在一个实施例中,可以根据公式(5)确定所述预设频率fpre:
fpre=1/2*(TM+Δt) 公式(5)
其中,Δt为预设值,并且可以根据系统需求而预先设置,例如,为10ns至100ns之间的数值。
图5中为了简明起见,示出的从模块具有相同的影响内部延时的结构,但应当理解的是,各个从模块也可以彼此之间具有不同的影响内部延时的结构。对于多个从模块引起的从模块内部延时,为各个从模块引起的从模块内部延时的总和。
对于图2所示的主从式系统200,由于主模块210与从模块220-i之间的传输频率取决于主模块210与从模块220-i之间的通信延时Tdelayi,所以,对于与主模块210之间具有不同通信延时的从模块220-i,主模块与其传输频率也不同,并且,通信延时越高,主模块与其的传输频率越低。
如图2所示的主从式系统200,主模块210与第一从模块220-1之间的传输频率为F1,传输频率F1取决于主模块210与第一从模块220-1之间的通信延时Tdelay1;主模块210与第二从模块220-2之间的传输频率为F2,传输频率F2取决于主模块210与第二从模块220-2之间的通信延时Tdelay2。如图2所示,当第一从模块220-1与主模块210之间的传输距离小于第二从模块220-2与主模块210之间的传输距离时,第一从模块220-1与主模块210之间的通信延时Tdelay1小于第二从模块220-2与主模块210之间的通信延时Tdelay2,因此,主模块210与第一从模块220-1之间的传输频率F1高于主模块210与第二从模块220-2之间的传输频率F2。连接在同步通信总线末端与主模块210相连的从模块220-n,由于与主模块210之间的通信延时Tdelayn最大,因此,主模块210与从模块220-n之间的传输频率Fn最低。
图6示意性地示出根据本发明实施例的主从式系统的传输频率的示意图。结合图2中的主从式系统200,从模块220-1与主模块210之间的通信延时最小,因此,主模块210与从模块220-1之间的传输频率最高,主模块210与从模块220-2之间的传输频率低于主模块210与从模块220-1之间的传输频率。对于从模块220-n,由于其连接在图2中所示的同步通信总线的末端,与主模块210之间的传输距离最远,具有与主模块210之间最大的通信延时,因此,主模块210与从模块220-n之间的传输频率最低。
在一个实施例中,图2中所示的同步通信总线230可以为串行外围设备接口(SPI)总线。在同步通信总线230为SPI总线时,所述主模块210可以通过片选信号CS选择对应的从模块220-i,以确定与对应的从模块220-i之间的传输频率。在另一个实施例中,图2中所示的同步通信总线230可以为I2C总线。在同步通信总线230为I2C总线时,所述主模块210可以通过地址匹配选择对应的从模块220-i,以确定与对应的从模块220-i之间的传输频率。所述同步通信总线230还可以为其它类型的同步通信总线,为简明起见,不再赘述。
在一个实施例中,图2中所示的主模块210可以为可编程逻辑控制器模块(PLC),所述PLC包括中央处理单元。所述从模块220-i可以为所述PLC的扩展模块,用于扩展PLC主模块的IO通道。所述每个扩展从模块都可以通过同步通信总线,例如,SPI总线,与所述PLC主模块相连接,并且,PLC主模块与多个扩展从模块中的每个对应的扩展从模块之间的传输频率取决于所述PLC主模块与所述对应的扩展从模块之间的通信延时。PLC主模块中的中央处理单元可以按照上文所述的方式确定PLC主模块与所述每个对应的扩展从模块之间的传输频率,为了简明起见,不再赘述。
在另一个实施例中,所述主模块还可以包括数字信号处理器(DSP)、现场可编程门阵列(FPAG)等其它具有中央处理单元的处理设备,并且,中央处理单元也可以按照上文所述的方式确定主模块与所述每个对应的从模块之间的传输频率,为了简明起见,不再赘述。
因此,对于图2中所述的主从式系统200,根据系统的实际应用,可以将需要以较高频率传输的从模块配置在与主模块210的传输距离相对较近的位置,而将对于传输频率需求相对不高(例如,可以接受较低频率传输)的从模块配置在与主模块210的传输距离相对较远的位置,从而有效设置主模块与各个从模块之间的传输频率,并使得与主模块210的传输距离相对较远的从模块的传输频率不会影响到与主模块210的传输距离相对较近的从模块与主模块之间的传输频率,进而提高主从式系统200的通信效率和系统的性能。
图7示意性地示出了根据本发明实施例的用于主从式系统200的传输频率自适应方法的流程图。图7将结合图2进行描述。图7所示的具体操作步骤仅仅为示例性的,也就是说,本发明可以使用其他合理的操作流程或对图7进行改进的操作步骤。
如图7所示,在步骤710中,由主模块210选择多个从模块中对应的从模块220-i。当主从式系统200中的同步通信总线230为SPI总线时,所述主模块210可以通过片选信号CS选择对应的从模块220-i。当同步通信总线230为I2C总线时,所述主模块210可以通过地址匹配选择对应的从模块220-i。
在步骤720中,对于每个对应的从模块220-i,主模块210中的中央处理单元212根据主模块210与对应的从模块220-i之间的通信延时,确定主模块210与对应的从模块220-i之间的传输频率。
图8示意性地示出了根据本发明实施例的确定主模块与对应的从模块之间的传输频率的步骤720的流程图。
如图8所示,在步骤822中,所述中央处理单元212以预设频率fpre向所述对应的从模块220-i发送第一命令。在步骤824中,所述中央处理单元212接收所述对应的从模块220-i响应于所述第一命令的第一响应。在步骤826中,所述中央处理单元212获取接收所述第一响应的时刻与发送所述第一命令之间的时间差并将所述时间差作为所述主模块210与所述对应的从模块220-i之间的通信延时Tdelayi。在步骤828中,所述中央处理单元828根据所述通信延时Tdelayi,确定所述主模块210与所述对应的从模块220-i之间的传输频率Fi。
具体地,所述步骤828可以包括:所述中央处理单元212根据所述通信延时Tdelayi,确定第一传输周期Ti;以及根据所述第一传输周期Ti确定与所述对应的从模块220-i之间的传输频率Fi,其中,所述第一传输周期Ti不小于所述通信延时Tdelayi与预设值的和的2倍。在一个实施例中,通信延时Tdelayi与第一传输周期Ti之间的关系可以根据上述公式(1)确定。在第一传输周期Ti确定之后,中央处理单元212根据Fi=1/Ti,确定主模块210与对应的从模块220-i之间的传输频率Fi。
在一个实施例中,在图2所示的主从式系统200中,中央处理单元212在一个时刻t选择主模块210与多个从模块中的一个从模块220-i,按照上述步骤710和720确定所述主模块210与所述从模块220-i之间传输频率Fi。当确定Fi之后,中央处理单元212再选择下一个从模块220-j(1≤j≤n;n为大于1的正整数,且j≠i),并重复执行上述步骤710和720以确定所述主模块210与所述从模块220-j之间的传输频率Fj,直到中央处理单元212按照上述步骤710和720确定主模块210与多个从模块中的每个对应的从模块之间的传输频率为止。
在与每个所述对应的从模块之间的传输频率全部确定之后,由所述主模块210向每个所述对应的从模块发送第二命令(例如,协商命令)。当每个对应的从模块回复的第二响应全都正确时,主模块210确定所述主从式系统200的传输频率自适应成功。
对于每个从模块,中央处理单元212都以相同的预设频率fpre向其发送第一命令,所述预设频率fpre尽可能地小,以使得主模块210与相对该主模块210传输距离最远的从模块220-n都能够顺利进行通信传输。在一个实施例中,所述预设频率fpre取决于所述主模块的内部延时和所述多个从模块的模块内部延时的总和,并且可以按照上述公式(5)确定所述预设频率fpre。
对于图2中所述的主从式系统200,如图2所示,当第一从模块220-1与主模块210之间的传输距离小于第二从模块220-2与主模块210之间的传输距离时,第一从模块220-1与主模块210之间的通信延时Tdelay1小于第二从模块220-2与主模块210之间的通信延时Tdelay2,因此,主模块210与第一从模块220-1之间的传输频率F1高于主模块210与第二从模块220-2之间的传输频率F2。
在一个实施例中,图2中所示的主模块210可以为可编程逻辑控制器模块(PLC),所述PLC包括中央处理单元。所述从模块220-i可以为所述PLC的扩展模块,用于扩展PLC主模块的IO通道。所述每个扩展从模块都可以通过同步通信总线,例如,SPI总线,与所述PLC主模块相连接,并且,PLC主模块与多个扩展从模块中的每个对应的扩展从模块之间的传输频率取决于所述PLC主模块与所述对应的扩展从模块之间的通信延时。PLC主模块中的中央处理单元可以执行上文所述的步骤确定PLC主模块与所述每个对应的扩展从模块之间的传输频率,为了简明起见,不再赘述。
在另一个实施例中,所述主模块还可以包括数字信号处理器(DSP)、现场可编程门阵列(FPAG)等其它具有中央处理单元的处理设备,并且,中央处理单元也可以按照上文所述的步骤确定主模块与所述每个对应的从模块之间的传输频率,为了简明起见,不再赘述。
对于图2所示的主从式系统200,通过采用根据本发明实施例所述的传输频率自适应方法,使得主模块210与从模块220-i之间的传输频率取决于主模块210与从模块220-i之间的通信延时Tdelayi,因此,对于与主模块210之间具有不同通信延时的从模块220-i,主模块与其传输频率也不同,并且,通信延时越高,主模块与对应的从模块220-i之间的传输频率越低,从而能够通过有效设置主模块210与各个从模块220-i之间的传输频率,并使得与主模块210的传输距离相对较远的从模块的传输频率不会影响到与主模块的传输距离相对较近的从模块与主模块之间的传输频率,进而提高主从式系统200的通信效率和性能。
Claims (11)
1.一种主从式系统,包括:
主模块;
多个从模块,每个从模块配置为通过同步通信总线与所述主模块连接,
其中,所述主模块与所述多个从模块中的每个对应的从模块之间的传输频率取决于所述主模块与所述对应的从模块之间的通信延时,
其中,所述主模块包括中央处理单元,其中,对于所述每个对应的从模块,所述中央处理单元以预设频率向所述对应的从模块发送第一命令,接收所述对应的从模块响应于所述第一命令的第一响应,获取接收所述第一响应的时刻与发送所述第一命令的时刻之间的时间差并将所述时间差作为所述主模块与所述对应的从模块之间的通信延时,并根据所述通信延时确定所述主模块与所述对应的从模块之间的传输频率,
其中,所述预设频率取决于所述主模块的内部延时和所述多个从模块的内部延时的总和。
2.根据权利要求1所述的主从式系统,其中,所述中央处理单元根据所述通信延时确定所述主模块与所述对应的从模块之间的传输频率包括:
所述中央处理单元根据所述通信延时,确定第一传输周期,并根据所述第一传输周期确定所述主模块与所述对应的从模块之间的传输频率,
其中,所述第一传输周期不小于所述通信延时与预设值的和的2倍。
3.根据权利要求1所述的主从式系统,其中,所述多个从模块包括第一从模块和第二从模块,并且,当所述第一从模块与所述主模块的传输距离比所述第二从模块与所述主模块的传输距离小时,所述主模块与所述第一从模块之间的第一传输频率高于所述主模块与所述第二从模块之间的第二传输频率。
4.根据权利要求1所述的主从式系统,其中,所述同步通信总线包括串行外围设备接口总线。
5.根据权利要求1所述的主从式系统,其中,所述主模块包括可编程逻辑控制器模块。
6.一种用于主从式系统的传输频率自适应方法,所述主从式系统包括主模块和通过同步通信总线与所述主模块连接的多个从模块,所述方法包括:
选择所述多个从模块中的对应的从模块;以及
对于每个所述对应的从模块,根据所述主模块与所述对应的从模块之间的通信延时,确定所述主模块与所述对应的从模块之间的传输频率,
其中,对于每个所述对应的从模块,根据所述主模块与所述对应的从模块之间的通信延时,确定所述主模块与所述对应的从模块之间的传输频率,包括:
以预设频率向所述对应的从模块发送第一命令;
接收所述对应的从模块响应于所述第一命令的第一响应;
获取接收所述第一响应的时刻与发送所述第一命令之间的时间差并将所述时间差作为所述主模块与所述对应的从模块之间的通信延时;以及
根据所述通信延时,确定所述主模块与所述对应的从模块之间的传输频率,
其中,所述预设频率是根据所述主模块的内部延时和所述多个从模块的内部延时的总和来确定的。
7.根据权利要求6所述的方法,其中,根据所述通信延时,确定所述主模块与所述对应的从模块之间的传输频率,包括:
根据所述通信延时,确定第一传输周期;以及
根据所述第一传输周期确定与所述对应的从模块之间的传输频率,
其中,所述第一传输周期不小于所述通信延时与预设值的和的2倍。
8.根据权利要求6所述的方法,还包括:
在与每个所述对应的从模块之间的传输频率全部确定之后,由所述主模块向每个所述对应的从模块发送第二命令;以及
当所述每个对应的从模块回复的第二响应都正确时,所述主模块确定所述主从式系统的传输频率自适应成功。
9.根据权利要求6所述的方法,其中,所述从模块包括第一从模块和第二从模块,并且,当所述第一从模块与所述主模块的传输距离比所述第二从模块与所述主模块的传输距离小时,所述主模块与所述第一从模块之间的第一传输频率高于所述主模块与所述第二从模块之间的第二传输频率。
10.根据权利要求6所述的方法,其中,所述同步通信总线包括串行外围设备接口总线。
11.根据权利要求6所述的方法,其中,所述主模块包括可编程逻辑控制器模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710499610.4A CN109150736B (zh) | 2017-06-27 | 2017-06-27 | 主从式系统以及用于主从式系统的传输频率自适应方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710499610.4A CN109150736B (zh) | 2017-06-27 | 2017-06-27 | 主从式系统以及用于主从式系统的传输频率自适应方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109150736A CN109150736A (zh) | 2019-01-04 |
CN109150736B true CN109150736B (zh) | 2023-08-29 |
Family
ID=64805099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710499610.4A Active CN109150736B (zh) | 2017-06-27 | 2017-06-27 | 主从式系统以及用于主从式系统的传输频率自适应方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109150736B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101631016A (zh) * | 2009-04-14 | 2010-01-20 | 华中科技大学 | 一种现场总线的时间同步方法 |
CN102722132A (zh) * | 2012-05-25 | 2012-10-10 | 深圳市亿维自动化技术有限公司 | 一种plc扩展总线的动态调频方法及其控制系统 |
CN103368721A (zh) * | 2013-07-23 | 2013-10-23 | 电子科技大学 | 时间触发以太网中透明时钟的计算方法 |
CN104144002A (zh) * | 2014-08-18 | 2014-11-12 | 国家电网公司 | 一种多频洪泛电力线载波通信方法 |
CN105652749A (zh) * | 2016-02-29 | 2016-06-08 | 北京天诚同创电气有限公司 | 多个受控部件的同步控制方法和同步控制系统 |
EP3179676A1 (en) * | 2014-09-16 | 2017-06-14 | Mitsubishi Electric Corporation | Delay measurement device, measurement subject device, and communication system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101467388B (zh) * | 2006-06-13 | 2016-11-16 | 应用转换有限责任公司 | 点对点和点对多点通信 |
-
2017
- 2017-06-27 CN CN201710499610.4A patent/CN109150736B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101631016A (zh) * | 2009-04-14 | 2010-01-20 | 华中科技大学 | 一种现场总线的时间同步方法 |
CN102722132A (zh) * | 2012-05-25 | 2012-10-10 | 深圳市亿维自动化技术有限公司 | 一种plc扩展总线的动态调频方法及其控制系统 |
CN103368721A (zh) * | 2013-07-23 | 2013-10-23 | 电子科技大学 | 时间触发以太网中透明时钟的计算方法 |
CN104144002A (zh) * | 2014-08-18 | 2014-11-12 | 国家电网公司 | 一种多频洪泛电力线载波通信方法 |
EP3179676A1 (en) * | 2014-09-16 | 2017-06-14 | Mitsubishi Electric Corporation | Delay measurement device, measurement subject device, and communication system |
CN105652749A (zh) * | 2016-02-29 | 2016-06-08 | 北京天诚同创电气有限公司 | 多个受控部件的同步控制方法和同步控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN109150736A (zh) | 2019-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102445344B1 (ko) | 시리얼 버스를 위한 수신 클록 캘리브레이션 | |
CN107832246B (zh) | 半导体装置 | |
US20040068682A1 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
JP2002232404A (ja) | データ伝送システム及びデータ伝送方法 | |
JP6496836B2 (ja) | 中継装置、電子制御装置及び車載ネットワークシステム | |
US9722590B1 (en) | Skew adjustment circuit, semiconductor device, and skew calibration method | |
CN104348465B (zh) | 一种控制方法和控制电路 | |
CN109150736B (zh) | 主从式系统以及用于主从式系统的传输频率自适应方法 | |
US11704276B2 (en) | Propagation delay compensation for SPI interfaces | |
JP5143282B2 (ja) | 半導体集積回路装置 | |
JP2002009748A (ja) | インターフェース回路 | |
JP7446517B2 (ja) | 電子装置及び通信制御方法 | |
Robb et al. | CAN bit timing requirements | |
CN109391250A (zh) | 一种模块化多电平脉宽调制的同步系统和同步方法 | |
US11283550B2 (en) | Device and method for acknowledging communications via bus | |
WO2022102334A1 (ja) | データ受信装置 | |
WO2020230412A1 (ja) | 情報処理装置 | |
TW201807591A (zh) | 通用串列匯流排時脈頻率調整裝置及調整方法 | |
JP4945616B2 (ja) | ディジタルインターフェースを有する半導体装置 | |
JP3982517B2 (ja) | データ伝送システム、制御装置及びその方法 | |
JP2007052515A (ja) | シリアルデータ転送システムおよびシリアルデータ転送方法 | |
JP2011049964A (ja) | 通信システムに用いられるノード | |
TW202119221A (zh) | 高速序列電腦匯流排的訊號調整方法及其相關電腦系統 | |
US9160355B2 (en) | Printed circuit board and signal timing control method thereof | |
EP2587711A1 (en) | Data transmission system, data transmission method, and transmission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |