CN109147852A - 控制器及其操作方法 - Google Patents

控制器及其操作方法 Download PDF

Info

Publication number
CN109147852A
CN109147852A CN201810155558.5A CN201810155558A CN109147852A CN 109147852 A CN109147852 A CN 109147852A CN 201810155558 A CN201810155558 A CN 201810155558A CN 109147852 A CN109147852 A CN 109147852A
Authority
CN
China
Prior art keywords
piece
data
reference value
reading
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810155558.5A
Other languages
English (en)
Other versions
CN109147852B (zh
Inventor
李奎林
金荣均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109147852A publication Critical patent/CN109147852A/zh
Application granted granted Critical
Publication of CN109147852B publication Critical patent/CN109147852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/16—Flash programming of all the cells in an array, sector or block simultaneously

Abstract

本发明公开一种控制器，其控制包括多个存储块的半导体存储器装置。控制器可以包括控制器控制单元和存储单元。控制器控制单元将多个存储块中的原始存储块的读取的次数与预定的复制生成参考值进行比较，确定是否要生成存储在原始存储块中的原始数据的复制数据，并生成对应于确定的命令。存储单元存储复制生成参考值和关于原始存储块的地址信息。

Description

控制器及其操作方法
相关申请的交叉引用
本申请要求于2017年6月27日提交的申请号为10-2017-0081376 的韩国专利申请的优先权，其整体通过引用被并入本文。
技术领域
本公开的各个示例性实施例总体涉及一种电子装置。特别地，各 个示例性实施例涉及一种控制半导体存储器装置的控制器及其操作方 法。
背景技术
存储器装置可以形成为其中串被水平地布置在半导体衬底上的二 维(2D)结构，或者其中串被竖直地堆叠在半导体衬底上的三维(3D) 结构。3D存储器装置是为了解决2D存储器装置的集成限制而构思的存 储器装置，并且3D存储器装置可以包括竖直地堆叠在半导体衬底上的 多个存储器单元。
发明内容
本公开提供一种控制半导体存储器装置、从而使得半导体存储器 装置被更可靠地操作的控制器。
本公开提供一种控制半导体存储器装置、从而使得半导体存储器 装置被更可靠地操作的控制器的操作方法。
本公开的示例性实施例提供一种控制器，该控制器控制包括多个 存储块的半导体存储器装置。控制器可以包括控制器控制单元和存储 单元。控制器控制单元将对多个存储块中的原始存储块进行读取的读 取计数值与预定的复制生成参考值进行比较，确定是否要生成存储在 原始存储块中的原始数据的复制数据，并生成对应于确定的命令。存 储单元存储复制生成参考值和关于原始存储块的地址信息。
本公开的另一示例性实施例提供一种控制半导体存储器装置的控 制器的操作方法。方法可以包括：控制半导体存储器装置以读取第一 块的数据，并且更新第一块的读取计数值；当第一块的读取计数值达 到预定的复制生成参考值时，控制半导体存储器装置将第一块的数据 复制到第二块；当第一块的读取计数值达到第一参考值时，控制半导 体存储器装置读取第二块的数据；以及当第二块的读取计数值达到第 一参考值时，控制半导体存储器装置读取第一块的数据。
本公开的又一示例性实施例提供一种控制半导体存储器装置的控 制器的操作方法。方法可以包括：控制半导体存储器装置读取第一块 的数据，并且更新第一块的读取计数值；当第一块的读取计数值达到 预定的复制生成参考值时，控制半导体存储器装置以将第一块的数据 复制到第二块；当第一块的读取计数值达到第一参考值时，控制半导 体存储器装置以读取第二块的数据；以及当第二块的读取计数值达到 大于第一参考值的第二参考值时，控制半导体存储器装置以擦除第二 块的数据并且读取第一块的数据。
本公开的又一示例性实施例提供一种存储器系统。存储器系统可 以包括：具有第一存储块和第二存储块的存储器装置。控制器可以被 配置成当第一存储块的读取计数达到第一参考值时，控制存储器装置 将第一存储块的原始数据复制到第二存储块，以及每当第一存储块和 第二存储块的读取计数各自达到第二参考值时，交替地读取原始数据 和复制数据中的一个。第二参考值可以大于第一参考值。
根据本公开的示例性实施例，可以提供控制半导体装置、以使半 导体装置被更可靠地操作的控制器。
根据本公开的示例性实施例，可以提供控制半导体装置、以使半 导体装置被更可靠地操作的控制器的操作方法。
附图说明
现在将参照附图在下文中更全面地描述示例性实施例；然而，它 们可以以不同的形式体现并且不应当被解释为限于本文阐述的实施 例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向 本领域技术人员完全传达本示例性实施例的范围。
在附图中，为了说明的清楚起见，尺寸可能被放大。将理解的是， 当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元 件，或也可存在一个或多个中间元件。相同的附图标记始终表示相同 的元件。
图1是示出根据本公开的示例性实施例的存储器系统的框图。
图2是示出图1的半导体存储器装置的示例性实施例的框图。
图3是示出图2的存储器单元阵列的示例性实施例的框图。
图4是示出图2和图3所示的存储器单元阵列的示例性实施例110_1 的示图。
图5是示出图2和图3所示的存储器单元阵列的另一示例性实施例 110_2的示图。
图6A是示出多层单元的阈值电压分布的示图。
图6B是示出根据读取压力的阈值电压分布的变化的示图。
图6C是示出根据时间推移根据存储器单元的保持特性的阈值电压 分布的变化的示图。
图7是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图8A至图8E是描述根据图7的操作方法的示图。
图9A是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图9B是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图9C是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图10是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图11是示出根据本公开的另一示例性实施例的控制器的操作方法 的流程图。
图12A至图12E是用于描述根据图11的操作方法的示图。
图13是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图14是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。
图15是示出根据本公开的另一示例性实施例的控制器的操作方法 的流程图。
图16A到图16D是用于描述根据图15的操作方法的示图。
图17是示出根据本公开的又一示例性实施例的控制器的操作方法 的流程图。
图18是示出图1的存储器系统的框图。
图19是示出图18的存储器系统的应用示例的框图。
图20是示出包括参照图19描述的存储器系统的计算系统的框图。
具体实施方式
参照以下与附图一起详细描述的示例性实施例，本公开的优点和 特征以及实现这些优点和特征的方法将是清楚的。然而，本公开不限 于本文描述的示例性实施例，并且可以以各种不同的形式来实施。然 而，本文描述的示例性实施例被提供以详细地描述本公开，使得本领 域技术人员可以容易地执行本公开的技术实质。
在整个说明书和所附权利要求书中，当描述元件被“联接”到另 一元件时，元件可以“直接联接”到其它元件或者通过第三元件“电 联接”到其它元件。在整个说明书和权利要求书中，除非明确地相反 地描述，否则词语“包括”和诸如“包含”或“包含有”的变体将被理解为暗示包括陈述的元件，但不排除任何其它元件。
在下文中，将参照附图详细地描述本公开的示例性实施例。在该 情况下，应当注意的是，在附图中相同的元件将由相同的参考标记来 表示。进一步地，在本公开的以下描述中，当可能使本公开的主题相 当不清楚时，将省略对包含在本文中的已知功能和配置的详细描述。
图1是示出根据本公开的示例性实施例的存储器系统10的框图。
参照图1，存储器系统10可以包括半导体存储器装置100和控制器 200。
半导体存储器装置100可以响应于控制器200的控制而操作。半导 体存储器装置100可以包括存储器单元阵列110和用于驱动存储器单元 阵列110的外围电路105。存储器单元阵列110可以包括多个存储块 BLK1至BLKz。存储块BLK1至BLKz中的每一个可以包括多个非易失 性存储器单元。
根据示例性实施例，每个存储块可以包括单层单元或多层单元。 包括在多个存储块BLK1至BLKz的部分中的每一个存储器单元可以被 定义为存储一位的单层单元。单层单元在每个存储器单元中存储一位。 包括在多个存储块BLK1至BLKz的另一部分中的每一个存储器单元可 以被定义为存储多位的多层单元。多层单元在每一个存储器单元中存 储多位。例如，多层单元可以在每个存储器单元中存储两位数据。在 另一示例性实施例中，每个存储块还可以包括存储三位或更多位的数 据的存储器单元。
外围电路105连接到存储器单元阵列110。外围电路105可以响应于 控制器200的控制而操作。外围电路105可以响应于控制器200的控制而 将数据编程在存储器单元阵列110中、从存储器单元阵列110获取数据， 以及擦除存储器单元阵列110的数据。
根据示例性实施例，半导体存储器装置100的读取操作和编程操作 可以以逻辑页面为单元被执行。半导体存储器装置100的擦除操作可以 以存储块为单位被执行。
在编程操作期间，外围电路105可以从控制器200接收写入数据和 物理地址编号。可以通过物理地址编号指定一个存储块和包括在该存 储块中的一个物理页面。可以通过物理地址编号指定相应的物理页面 内的逻辑页面。外围电路105可以将写入数据编程在相应的物理页面 中。例如，写入数据可以被存储为相应的物理页面的最低有效位或者 可以被存储为相应的物理页面的最高有效位。
在读取操作期间，外围电路可以从控制器200接收物理地址编号。 可以通过物理地址编号指定一个存储块和包括在该存储块中的一个物 理页面。可以通过物理地址编号指定相应的物理页面内的逻辑页面。 外围电路105可以从相应的物理页面读取最低有效位或最高有效位，并 且将读取的数据输出到控制器200。
在擦除操作期间，从控制器200传输到外围电路105的物理地址编 号可以指定一个存储块。外围电路105可以擦除与物理地址编号对应的 存储块的数据。根据示例性实施例，擦除操作可以以页面为单位被执 行，而不是以块为单位被执行。在该情况下，作为擦除目标的物理页 面可以通过从控制器200传输到外围电路105的物理地址编号而被指 定。外围电路105可以擦除与物理地址编号对应的物理页面的数据。
根据示例性实施例，半导体存储器装置100可以是闪速存储器装 置。
控制器200可以控制半导体存储器装置100的一般操作。控制器 1100可以响应于来自主机Host的请求来访问半导体存储器装置100。例 如，控制器200可以控制半导体存储器装置100的读取操作、写入操作、 擦除操作和后台操作。控制器200可以在半导体存储器装置100和主机 Host之间提供接口。控制器200可以驱动用于控制半导体存储器装置 100的固件(FW)。
控制器200可以包括控制器控制单元210和存储单元230。控制器控 制单元210可以将多个存储块BLK1至BLKz中存储原始数据的特定存 储块的读取计数(即，读取次数)与预定的复制生成参考值进行比较。 控制器控制单元210可以根据比较结果确定是否要生成存储在原始存 储块中的原始数据的复制数据，并生成对应于确定的命令。同时，存 储单元230可以存储复制生成参考值和关于原始存储块的地址信息。
控制器控制单元210可以作为闪存转换层(FTL)来操作，并且可 以控制存储单元230。同时，控制器控制单元210可以包括读取计数比 较单元211、映射表控制单元213和命令生成单元215。存储单元230可 以包括读取计数存储单元231、参考值存储单元233和映射表235。
读取计数比较单元211可以从参考值存储单元233接收复制生成参 考值，从读取计数存储单元231接收原始存储块的读取计数值，并且将 复制生成参考值与原始存储块的读取计数值进行比较。此处，读取计 数值可以指读取操作的次数。映射表控制单元213可以将地址信息存储 在映射表235中并且更新地址信息。命令生成单元215可以生成命令， 该命令基于读取计数比较单元211的比较结果来生成复制数据。命令可 以被传输到半导体存储器装置100，使得复制数据可以被存储在复制存 储块中。读取计数存储单元231可以存储原始存储块的读取计数值。参 考值存储单元233可以存储复制生成参考值。映射表235可以存储关于 原始存储块的地址信息。
映射表235可以包括存储器单元阵列110内的存储块BLK1至BLKz 的页面与相应的逻辑地址编号之间的映射关系。映射关系可以被称为 “地址信息”。映射表235和包括映射表235的存储单元230可以被实施 为包括在控制器200中的随机存取存储器。存储单元230可以响应于控 制器控制单元210的控制而操作。根据示例性实施例，存储单元230可 以包括例如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM (SDRAM)等。进一步地，除了映射表235、读取计数存储单元231 和参考值存储单元233的配置之外，存储单元230可以被用作控制器控 制单元210的操作存储器。根据示例性实施例，存储单元230可以用作 半导体存储器装置100与主机Host之间的缓冲存储器。例如，在读取操 作期间，从半导体存储器装置100读取的数据可以被临时存储在存储单 元230中然后被输出到主机Host。在编程操作期间，从主机Host接收的 写入数据可以被临时存储在存储单元230中然后被提供给半导体存储 器装置100。
根据本公开的示例性实施例，当命令生成单元215生成用于生成复 制数据的命令时，映射表控制单元215可以将关于复制存储块的地址信 息存储在映射表235中，其中复制数据被存储在复制存储块中。同时， 关于复制存储块的地址信息可以被另外存储为与关于原始存储块的地 址信息对应。在该情况下，映射表235可以存储下面的表1中表示的信 息。
[表1]
数据 逻辑地址 原始存储块的地址 复制存储块的地址
Data A ADDR_L ADDR_PO ADDR_PC
在表1中，省略了块地址以外的页面地址等。表1表示与逻辑地址 ADDR_L对应的数据Data A被存储在与地址ADDR_PO对应的原始存 储块中并且也被存储在与地址ADDR_PC对应的复制存储块中。
根据示例性实施例，读取计数比较单元211可以将原始存储块的读 取计数值与预定的第一参考值进行比较。在该情况下，映射表控制单 元213可以基于比较结果来更新映射表235，使得其中存储复制数据的 复制存储块被访问。因此，当原始存储块的读取计数值达到与第一参 考值对应的预定次数时，映射表控制单元213参考地址ADDR_PC以用 于在将来对数据Data A的读取期间访问复制存储块。因此，可以防止 由于对原始存储块的重复读取操作、由原始存储块的存储器单元的读 取压力引起的错误，从而提高半导体存储器装置的操作可靠性。
此外，读取计数比较单元211可以通过参考复制存储块来将复制存 储块的读取计数值与第一参考值进行比较，同时读取复制数据。此外， 映射表控制单元213可以基于比较结果来更新映射表235，使得其中存 储原始数据的原始存储块被访问。因此，当对复制存储块的读取操作 的次数达到第一参考值时，映射表控制单元213参考地址ADDR_PO以 用于在将来对数据Data A的读取期间再次访问原始存储块。因此，可 以防止由于对复制存储块的重复读取操作、由复制存储块的存储器单 元的读取压力引起的错误，从而提高半导体存储器装置的操作可靠性。
下面将参照图6A至图17来描述根据本公开的示例性实施例的控制 器200的详细操作。
图2是示出图1的半导体存储器装置100的示例性实施例的框图。
参照图2，半导体存储器装置100可以包括存储器单元阵列110、地 址解码器120、读取和写入电路130、控制逻辑140和电压发生器150。
存储器单元阵列110可以包括多个存储块BLK1至BLKz。多个存储 块BLK1至BLKz通过字线WL连接到地址解码器120。多个存储块BLK1 至BLKz通过位线BL1至BLm连接到读取和写入电路130。存储块BLK1 至BLKz中的每一个可以包括多个存储器单元。在示例性实施例中，多 个存储器单元可以是非易失性存储器单元，并且可以由具有竖直通道 结构的非易失性存储器单元形成。存储器单元阵列110可以由具有2D 结构的存储器单元阵列形成。然而，根据示例性实施例，存储器单元 阵列110可以由具有3D结构的存储器单元阵列形成。包括在存储器单元 阵列中的多个存储器单元中的每一个存储器单元可以存储至少一位的数据。根据示例性实施例，包括在存储器单元阵列110中的多个存储器 单元中的每一个存储器单元可以是存储一位数据的单层单元(SLC)。 然而，本公开不限于此。即，根据实施例，包括在存储器单元阵列110 中的多个存储器单元中的每一个存储器单元可以是存储两位数据的多 层单元(MLC)、存储三位数据的三层单元、存储四位数据的四层单元， 或者包括各自存储五位或更多位的数据的多个存储器单元。
地址解码器120、读取和写入电路130、控制逻辑140和电压发生器 150用作驱动存储器单元阵列110的外围电路。外围电路可以对应于以 上参照图1描述的外围电路105。地址解码器120通过字线WL连接到存 储器单元阵列110。地址解码器120可以响应于控制逻辑140的控制而操 作。地址解码器120可以通过半导体存储器装置100内部的输入/输出缓 冲器(未示出)来接收地址。
地址解码器120可以对接收的地址中的块地址进行解码。地址解码 器120根据解码的块地址来选择至少一个存储块。进一步地，在读取操 作中的读取电压施加操作期间，地址解码器120将从电压发生器150生 成的读取电压Vread施加到选择的存储块中的选择的字线并且将通过 电压Vpass施加到剩余的未选择的字线。进一步地，在编程验证操作期间，地址解码器120将从电压发生器150生成的验证电压施加到选择的 存储块中的选择的字线，并且将通过电压Vpass施加到剩余的未选择的 字线。
地址解码器120可以对接收的地址中的列地址进行解码。地址解码 器120将解码的列地址传输到读取和写入电路130。
半导体存储器装置100的读取操作和编程操作可以以页面为单位 被执行。在读取操作和编程操作的请求期间接收的地址可以包括块地 址、行地址和列地址。地址解码器120根据块地址和行地址选择一个存 储块和一个字线。列地址被地址解码器120解码以提供给读取和写入电 路130。
地址解码器120可以包括块解码器、行解码器、列解码器、地址缓 冲器等。
读取和写入电路130可以包括多个页面缓冲器PB1至PBm。读取和 写入电路130可以在存储器单元阵列110的读取操作期间用作“读取电 路”，并且可以在存储器单元阵列110的写入操作期间用作“写入电路”。 多个页面缓冲器PB1至PBm通过位线BL1至BLm连接到存储器单元阵 列110。为了在读取操作和编程验证操作期间感测存储器单元的阈值电 压，多个页面缓冲器PB1至PBm根据相应的存储器单元的编程状态来感 测流动电流的量的变化，同时将感测电流连续地供给到与存储器单元 连接的位线，并且锁存所检测的电流的量的变化作为感测数据。读取 和写入电路130响应于从控制逻辑140输出的页面缓冲器控制信号来操 作。
读取和写入电路130在读取操作期间感测存储器单元的数据并且 临时存储读取数据，然后将数据DATA输出到半导体存储器装置100的 输入/输出缓冲器(未示出)。根据示例性实施例，除了页面缓冲器(或 页面寄存器)之外，读取和写入电路130还可以包括列选择电路。
控制逻辑140连接到地址解码器120、读取和写入电路130以及电压 发生器150。控制逻辑140通过半导体存储器装置100的输入/输出缓冲 器(未示出)来接收命令CMD和控制信号CTRL。控制逻辑140可以响 应于控制信号CTRL来控制半导体存储器装置100的一般操作。进一步 地，控制逻辑140输出用于调整多个页面缓冲器PB1至PBm的感测节点 预充电电位电平的控制信号。控制逻辑140可以控制读取和写入电路 130执行存储器单元阵列110的读取操作。
电压发生器150响应于从控制逻辑140输出的电压发生器控制信号 在读取操作期间生成读取电压Vread和通过电压Vpass。
图3是示出图2的存储器单元阵列的示例性实施例的框图。
参照图3，存储器单元阵列110可以包括多个存储块BLK1至BLKz。 每一个存储块可以具有2D或3D结构。每一个存储块可以包括堆叠在衬 底上的多个存储器单元。当存储块具有3D结构时，如图4所示，存储器 单元阵列110可以包括各自具有3D结构(或竖直结构)的多个存储块 BLK1至BLKz。多个存储器单元被布置在+X轴方向、+Y轴方向和+Z 轴方向上。将参照图4和图5更详细地描述以3D结构形成的每个存储块 的结构。
图4是示出图2和图3所示的存储器单元阵列110的示例性实施例 110_1的示图。
参照图4，存储器单元阵列110可以包括多个存储块BLK1至BLKz。 在图4中，为了说明的目的和简要，仅示出了第一存储块BLK1的内部 配置，并且省略了剩余的存储块BLK2至BLKz的内部配置。可以理解 的是，第二存储块BLK2至第z存储块BLKz中的每一个都以与第一存储 块BLK1相同的方式来配置。
参照图4，第一存储块BLK1可以包括多个单元串CS11至CS1m和 CS21至CS2m。根据示例性实施例，多个单元串CS11至CS1m和CS21 至CS2m中的每一个可以形成为“U”形。在第一存储块BLK1内，m个 单元串被布置在行方向(即，+X轴方向)上。图4示出在列方向(即， +Y轴方向)上布置两个单元串。虽然图4仅示出在列方向上布置的两 个单元串，但是应当注意的是，本公开不限于此，并且任何合适数量 的单元串可以被布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至 少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元 MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1 至MCn可以具有相似的结构。根据示例性实施例，选择晶体管SST和 DST以及存储器单元MC1至MCn中的每一个可以具有沟道层、隧穿绝 缘层、电荷存储层和阻挡绝缘层。根据示例性实施例，用于提供沟道 层的柱(pillar)可以被提供给每个单元串。用于提供沟道层、隧穿绝 缘层、电荷存储层和阻挡绝缘层中的至少一个的柱可以被提供给每个 单元串。
每个单元串的源极选择晶体管SST连接在共源线CSL与存储器单 元MC1至MCp之间。
根据示例性实施例，布置在相同行中的单元串的源极选择晶体管 连接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串 的源极选择晶体管连接到不同的源极选择线。在图4中，第一行的单 元串CS11至CS1m的源极选择晶体管连接到第一源极选择线SSL1。第 二行的单元串CS21至CS2m的源极选择晶体管连接到第二源极选择 线SSL2。
根据另一示例性实施例，单元串CS11至CS1m和CS21至CS2m的源 极选择晶体管可以共同地连接到一个源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在 源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分成第一存 储器单元MC1至第p存储器单元MCp，以及第p+1存储器单元MCp+1至 第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以 被顺序地布置在+Z轴方向的相反方向上，并且串联地连接在源极选择 晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储 器单元MCn顺序地被布置在+Z方向上，并且串联地联接在管道晶体管 PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元 MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn可以通过管 道晶体管PT连接。每个单元串的第一存储器单元MC1至第n存储器单元 MCn的栅极可以分别连接到第一字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极可以连接到管线PL。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单 元MCp+1至MCn之间。在行方向上布置的单元串连接到在行方向上延 伸的漏极选择线。第一行的单元串CS11至CS1m的漏极选择晶体管连接 到第一漏极选择线DSL1。第二行的单元串CS21至CS2m的漏极选择晶 体管连接到第二漏极选择线DSL2。
在列方向上布置的单元串连接到在列方向上延伸的位线。在图4 中，第一列的单元串CS11和CS21连接到第一位线BL1。第m列的单元 串CS1m和CS2m连接到第m位线BLm。
在行方向上布置的单元串内连接到相同字线的存储器单元形成一 个页面。例如，第一行的单元串CS11至CS1m中连接到第一字线WL1 的存储器单元形成一个页面。第二行的单元串CS21到CS2m中连接到第 一字线WL1的存储器单元形成另一页面。将通过选择漏极选择线DSL1 和DSL2中的任何一个来选择待被布置在一个行方向上的单元串。可以 通过选择字线WL1至WLn中的任何一个来选择所选择的单元串中的一 个页面。
图5是示出图2和图3所示的存储器单元阵列110的另一示例性实施 例110_2的示图。
参照图5，存储器单元阵列110_2可以包括多个存储块BLK1'至 BLKz'。在图5中，为了说明的目的和简要，仅示出了第一存储块BLK1' 的内部配置，并且省略了剩余的存储块BLK2'至BLKz'的内部配置。 可以理解的是，第二存储块BLK2'至第z存储块BLKz'中的每一个都以 与第一存储块BLK1'相同的方式来配置。
第一存储块BLK1'可以包括多个单元串CS11'至CS1m'和CS21' 至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个在 +Z轴方向上延伸。在第一存储块BLK1'内，m个单元串可以被布置在 +X轴方向上。虽然图5仅示出在列方向上布置的两个单元串，但是应 当注意的是，本公开不限于此，并且任何合适数量的单元串可以被布 置在列方向上。
多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个可以包 括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单 元MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在共源线CSL与存储器单 元MC1至MCn之间。在相同行中布置的单元串的源极选择晶体管连接 到相同的源极选择线。在第一行中布置的单元串CS11'至CS1m'的源极 选择晶体管连接到第一源极选择线SSL1。在第二行中布置的单元串 CS21'至CS2m'的源极选择晶体管连接到第二源极选择线SSL2。根据 另一示例性实施例，单元串CS11'至CS1m'和CS21'至CS2m'的源极选 择晶体管可以共同地连接到一个源极选择线。
每个单元串的第一存储器单元MC1'至第n存储器单元MCn'串联 地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器 单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n 字线WLn。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单 元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管连接 到在行方向上延伸的漏极选择线。第一行的单元串CS11'至CS1m'的漏 极选择晶体管连接到第一漏极选择线DSL1。第二行的单元串CS21'至 CS2m'的漏极选择晶体管连接到第二漏极选择线DSL2。
因此，除了在每个单元串中排除管道晶体管PT之外，图5的存储块 BLK1'具有与图4的存储块BLK1的电路基本上类似的电路。
图6A是示出多层单元的阈值电压分布的示图。图6B是示出根据读 取压力的阈值电压分布的变化的示图。图6C是示出根据时间推移根据 存储器单元的保持特性的阈值电压分布的变化的示图。
首先，参照图6A，分布了对应于擦除状态E的阈值电压和对应于 第一编程状态P1至第三编程状态P3的阈值电压。在具有图4和图5所示 的3D结构的存储器单元阵列中，用于相邻存储器单元的读取压力可以 在用于特定存储块的读取操作期间被生成。如图6B所示，该读取压力 可以改变阈值电压的分布。即，与擦除状态E对应的阈值电压的分布可 以改变为状态E'，并且第一编程状态P1至第三编程状态P3对应的阈值 电压的分布也可以改变为状态P1'至状态P3'。因此，读取错误可能在 读取操作期间产生，从而降低半导体存储器装置的操作可靠性。
根据本实施例，在其中阈值电压根据读取压力而改变的存储块中， 当经过预定时间时，根据保持特性，阈值电压的变化可以被减轻。这 种情况在图6C中示出。状态E、状态P1、状态P2和状态P3可以根据读 取压力而改变为状态E'、状态P1'、状态P2'和状态P3'，并且可以根 据时间的推移而改变为状态E"、状态P1"、状态P2"和状态P3"。基于 前述特征构思本公开，并且当原始存储块的读取计数值达到预定的第 一阈值时，根据本公开的控制器对复制存储块执行读取操作，从而使 得原始存储块的阈值电压的分布改变为如图6C所示的减轻的状态。下 面将参照图7至图17详细描述根据本公开的控制器200的详细操作。
图7是示出根据本公开的示例性实施例的控制器的操作方法的流 程图。图8A至图8E是描述根据图7的操作方法的示图。
参照图7，在步骤S110处，控制器200控制半导体存储器装置100 以读取第一块的数据，并且更新第一块的读取计数值。然后，在步骤 S112处，当第一块的读取计数值达到预定的复制生成参考值时，控制 器200控制半导体存储器装置100将第一块的原始数据复制到第二块。 在步骤S114处，当第一块的读取计数值达到预定的第一参考值时，控 制器200控制半导体存储器装置100读取第二块的复制数据。在步骤 S116处，当第二块的读取计数值达到第一参考值时，控制器200控制半 导体存储器装置100读取第一块的原始数据。在下文中，下面参照图8A 至图8E详细描述图7中所示的操作方法。
参照图8A，原始数据Data A被存储在第一块BLKi中。在第一块 BLKi的读取计数值(在下文中被称为读取计数值RC1)小于复制生成 参考值CRV的同时提出对原始数据Data A的读取请求的情况下，其中 复制生成参考值CRV是用于生成原始数据Data A的复制数据的参考 值，对第一块BLKi仅执行读取操作。当重复对第一块BLKi的读取操作 时，读取计数值RC1增加。前述进程示出图7的步骤S110。
如图8B所示，当读取计数值RC1达到复制生成参考值CRV时，存 储在第一块BLKi中的原始数据Data A被复制到第二块BLKp中。因此， 第一块BLKi是原始存储块，并且第二存储块BLKp是复制存储块。前 述进程示出图7的步骤S112。然后，如图8C所示，在读取计数值RC1 小于预定的第一参考值RV1的同时提出对原始数据Data A的读取请求 的情况下，对第一块BLki执行读取操作。当重复对第一块BLKi的读取 操作时，读取计数值RC1增加。在该情况下，对第一块BLKi执行原始 数据Data A的读取操作，并且数据Data A的复制数据被存储在第二块 BLKp中。
然后，如图8D所示，当读取计数值RC1达到第一参考值RV1时， 当提出对原始数据Data A的读取请求时，对第二块BLKp执行读取操 作。在本文中，复制生成参考值CRV是小于第一参考值RV1的值。因 此，根据读取计数值RC1的增加，读取计数值RC1首先达到复制生成参 考值CRV，使得复制数据Data A被存储在第二块BLKp中，并且然后读 取计数值RC1达到第一参考值RV1，使得对第二块BLKp执行读取操作。 然而，根据实施例，复制生成参考值CRV可以是与第一参考值RV1相 同的值。在该情况下，第一块BLKi的读取计数值RC1达到复制生成参 考值(CRV＝RV1)，使得原始数据Data A被复制到第二块BLKp，并且 同时对第二块BLKp执行读取操作。如上所述，可以在与第一参考值 RV1相同或小于第一参考值RV1的范围内确定复制生成参考值CRV。
读取计数值RC1达到第一参考值RV1的事实可以表示其中对于第 一块BLKi产生大量读取压力的状态，并且因此，第一块BLKi内的存储 器单元的阈值电压分布可以类似于图6B中所示的阈值电压分布。因此， 为了减少读取错误，对第二块BLKp执行读取操作。为此，更新关于图 1所示的映射表235的地址信息。即，更新关于映射表235的地址信息， 使得通过第二块BLKp而不是通过第一块BLKi访问数据Data A。前述进 程在图7的步骤S114中示出。
然后，如图8E所示，在第二块BLKp的读取计数值RC2达到第一参 考值RV1的情况下，当提出对数据Data A的读取请求时，再次对第一块 BLKi执行读取操作。由于在第二块的读取计数值RC2达到第一参考值 RV1的同时不对第一块BLKi执行读取操作，因此如图6C所示，阈值电 压分布可能在向下方向上稍微偏移。因此，当对第二块BLKp执行若干 次读取操作并且第二块BLKp的存储器单元的阈值电压分布改变时，再 次对第一块BLKi执行读取操作，从而减少由读取压力导致的读取错 误。前述进程在图7的步骤S116中示出。
当再次对第一块BLKi执行读取操作时，可以初始化第一块BLKi 的读取计数值RC1。因此，在初始化的读取计数值RC1'小于第一参考 值RV1时，对第一块BLki执行读取操作。在该情况下，读取计数值RC1' 可以被初始化为0，并且也可以根据需要被初始化为大于0的值。当第 一块BLKi的阈值电压没有被充分地返回，同时对第二块BLKp执行读 取操作时，读取计数值RC1'可以被初始化为大于0的值。在该情况下， 可以更新映射表，使得以比初始情况的读取操作的次数少的读取操作 的次数再次对第二块RC2执行读取操作。
图9A是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。图9A的流程图以与图7的流程图不同的方面表示控制器200 的操作方法。
参照图9A，在步骤S121处，控制器200从主机接收数据读取请求。 在步骤S123处，控制器200的读取计数比较单元211参照存储在读取计 数存储单元231中的第一块BLKi的读取计数值RC1。在步骤S125处，控 制器200的读取计数比较单元211将读取计数值RC1与复制生成参考值 CRV进行比较。在步骤S129处，当读取计数值RC1小于复制生成参考 值CRV(即，在步骤S125中为“否”)时，控制器200读取第一块BLKi 的原始数据Data A，并且更新读取计数值RC1。更新可以是将读取计数 值RC1增加1的操作。前述进程可以是图8A所示的进程。
另一方面，当读取计数值RC1达到复制生成参考值CRV(即，在 步骤S125中为“是”)时，在步骤S127处，控制器200将第一块BLKi 的原始数据Data A复制到第二块BLKp。然后，在步骤S128处，将关于 其中存储复制数据Data A的第二块BLKp的地址信息存储在映射表235 中。在该情况下，可以通过上面的表1中所示的方案来存储关于第二块 BLKp的地址信息。在该情况下，关于第一块BLKi(即原始存储块) 的地址信息可以被存储为ADDR_PO，并且关于第二块BLKp(即复制 存储块)的地址信息可以被存储为ADDR_PC。步骤S127和步骤S128可以是图8B所示的进程。即，图9A示出图8A和图8B所示的进程。下 面将参照图9B描述后续进程。
图9B是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。图9B的流程图以与图7的流程图不同的方面表示控制器200 的操作方法。
图9B是示出在复制数据被存储在第二块BLKp中的状态下执行的 方法的流程图。参照图9B，在步骤S131处，控制器200从主机接收数据 读取请求。在步骤S133处，控制器200的读取计数比较单元211指向存 储在读取计数存储单元231中的第一块BLKi的读取计数值RC1。在步骤 S135处，控制器200的读取计数比较单元211将读取计数值RC1与第一 参考值RV1进行比较。当读取计数值RC1小于第一参考值RV1(即，在 步骤S135中为“否”)时，在步骤S139处，控制器200读取第一块BLKi 的原始数据Data A，并且更新读取计数值RC1。更新可以是将读取计数 值RC1增加1的操作。前述进程可以是图8C所示的进程。另一方面，当 读取计数值RC1达到第一参考值RV1(即，在步骤S135中为“是”)时， 在步骤S137处，控制器200更新映射表235以指向第二块BLKp。然后， 在步骤S138处，控制器200对第二块BLKp执行复制数据Data A的读取 操作，并更新第二块BLKp的读取计数值RC2。步骤S137和步骤S138可 以是图8D所示的进程。即，图9B示出图8C和图8D所示的进程。下面 将参照图9C描述后续进程。
图9C是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。图9C的流程图以与图7的流程图不同的方面表示控制器200 的操作方法。
参照图9C，在步骤S141处，控制器200从主机接收数据读取请求。 在步骤S143处，控制器200的读取计数比较单元211指向存储在读取计 数存储单元231中的第二块BLKp的读取计数值RC2。在步骤S145处， 控制器200的读取计数比较单元211将读取计数值RC2与第一参考值 RV1进行比较。当读取计数值RC2小于第一参考值RV1(即，在步骤S145 中为“否”)时，在步骤S149处，控制器200读取第二块BLKp的复制数 据Data A，并且更新读取计数值RC2。更新可以是将读取计数值RC2增 加1的操作。前述进程可以是图8D所示的进程。
另一方面，当读取计数值RC2达到第一参考值RV1(即，在步骤S145 中为“是”)时，在步骤S147处，控制器200更新映射表235以指向第一 块BLKi。在步骤S148处，控制器200对第一块BLKi执行原始数据Data A 的读取操作，并更新第一块BLKi的初始化的读取计数值RC1'。步骤 S147和步骤S148可以是图8E所示的进程。即，图9C示出图8D和图8E 所示的进程。
图10是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。具体地，图10是组合图9A至图9C的方法的流程图。
参照图10，在步骤S151处，控制器200从主机接收数据读取请求。 在步骤S153处，读取计数比较单元211指向其中存储原始数据Data A的 第一块的读取计数值RC1。然后，在步骤S155处，确定读取计数值RC1 是否小于第一参考值RV1。当读取计数值RC1小于第一参考值RV1时 (即，在步骤S155中为“是”)，在步骤S157处，确定是否存在数据DataA 的复制。当不存在原始数据Data A的复制(即，在步骤S157为“否”) 时，在步骤S159处，确定读取计数值RC1是否等于复制生成参考值 CRV。当读取计数值RC1不同于复制生成参考值CRV(即，在步骤S159 中为“否”)时，在步骤S165处，控制器200读取第一块BLKi的原始数 据Data A，并且更新读取计数值RC1。前述进程对应于图7的步骤S110 以及图8A。
当读取计数值RC1达到复制生成参考值CRV(即，在步骤S159中 为“是”)时，在步骤S161处，控制器200将第一块BLKi的原始数据Data A复制到第二块BLKp。进一步地，在步骤S163处，将关于第二块BLKp 的地址信息存储在映射表235中。前述进程对应于图7的步骤S112以及 图8B。
当存在第一块BLKi的数据Data A的复制(即，在步骤S157中为 “是”)时，不需要确定读取计数值RC1是否等于复制生成参考值CRV， 这意味着控制器200直接执行步骤S165以读取第一块BLKi的原始数据 Data A并且更新读取计数值RC1。前述进程对应于图8C。
当步骤S165完成时，数据Data A的读取操作完成，从而执行接收 下一个读取请求的步骤S151。
当读取计数值RC1达到第一参考值RV1(即，在步骤S155中为“否”) 时，在步骤S171处，控制器200更新映射表235以指向第二块BLKp，并 且初始化第一块BLKi的读取计数值RC1。然后，在步骤S173处，控制 器200读取第二块BLKp的复制数据Data A，并且更新第二块BLKp的读 取计数值RC2。前述进程对应于图7的步骤S114以及图8D。
然后，在步骤S175处，控制器200可以再次从主机接收对数据Data A的读取请求。在该情况下，在步骤S177处，确定读取计数值RC2是否 小于第一参考值RV1。当读取计数值RC2小于第一参考值RV1(即，在 步骤S177中为“是”)时，在步骤S179处，控制器200读取第二块BLKp 的复制数据Data A，并且更新读取计数值RC2。
当读取计数值RC2达到第一参考值RV1(即，在步骤S177中为“否”) 时，在步骤S181处，控制器200更新映射表235以指向第一块BLKi，并 且初始化第二块BLKp的读取计数值RC2。然后，在步骤S165处，控制 器200可以基于映射表235的更新读取第一块BLKi的原始数据Data A， 并且更新第一块的初始化的读取计数值RC1。前述进程对应于图7的步 骤S116以及图8E。
图11是示出根据本公开的另一示例性实施例的控制器200的操作 方法的流程图。图12A到图12E是用于描述根据图11的操作方法的示 图。
参照图11，在步骤S210处，控制器200控制半导体存储器装置100 以读取第一块的原始数据，并且更新第一块的读取计数值。然后，在 步骤S212处，当第一块的读取计数值达到预定的复制生成参考值时， 控制器200控制半导体存储器装置100以将第一块的原始数据复制到第 二块。然后，在步骤S214处，当第一块的读取计数值达到预定的第一 参考值时，控制器200控制半导体存储器装置100以读取第二块的复制 数据。然后，在步骤S216处，当第二块的读取计数值达到不同于第一 参考值的第二参考值时，控制器200控制半导体存储器装置100以擦除 第二块并且再次读取第一块的原始数据。在下文中，参照图12A至图12E详细描述图11中所示的操作方法。
参照图12A至图12E，图12A至图12D与图8A至图8D相同。因此， 将省略重复的描述。
参照图12A，原始数据Data A被存储在第一块BLKi中。当用于第 一块BLKi的读取计数值RC1小于复制生成参考值CRV时，对第一块 BLKi执行读取操作。前述进程示出图11的步骤S210。
如图12B所示，当读取计数值RC1达到复制生成参考值CRV时，将 存储在第一块BLKi中的原始数据Data A复制到第二块BLKp。该进程示 出图11的步骤S212。然后，如图12C所示，在读取计数值RC1小于预定 的第一参考值RV1的同时提出对数据Data A的读取请求的情况下，对第 一块BLki执行读取操作。
然后，如图12D所示，在读取计数值RC1达到第一参考值RV1的情 况下，当提出对数据Data A的读取请求时，对第二块BLKp执行读取操 作。如上所述，可以在与第一参考值RV1相同或小于第一参考值RV1 的范围内确定复制生成参考值CRV。该进程示出图11的步骤S214。
然后，如图12E所示，在第二块BLKp的读取计数值RC2达到第二 参考值RV2的情况下，当提出对数据Data A的读取请求时，再次对第一 块BLKp执行读取操作。该进程示出图11的步骤S216。
第二参考值RV2是不同于第一参考值RV1的值。特别地，第二参考 值RV2是大于第一参考值RV1的值。作为示例，第二参考值RV2可以是 表示其中诸如读取重试的数据读取方法不能被使用的点处的读取压力 的值。更具体地，第二参考值RV2可以是表示读取压力严重到即使使 用错误校正码(ECC)也无法校正存储块内的数据的错误的值。可以 通过实验确定第二参考值RV2。例如，可以通过对存储块执行若干次 读取操作并且统计地计算产生读取压力的点处的读取计数值来确定第 二参考值RV2，从而不通过ECC校正错误。当存储块的读取计数值重 复高达第二参考值RV2时，即使采用诸如读取重试的方案，也不能对 相应的存储块执行读取操作。因此，根据本公开的示例性实施例的控 制器的操作方法，当其中存储数据Data A的副本的第二块BLKp的读取 计数值RC2达到第二参考值RV2时，不再使用第二块BLKp并且将其擦 除。在另一示例性实施例中，当读取第二块BLKp的复制数据并且通过 ECC执行错误校正，但是对错误的校正已经失败时，不再使用第二块 BLKp并且将其擦除，而不再预先确定第二参考值RV2并且将第二参考 值RV2与读取计数值进行比较。在该情况下，不需要预先确定第二参 考值RV2。当错误校正失败时，将第二块BLKp擦除，并且对第一块BLKi 执行读取操作。在该情况下，步骤S216可以被替代为“当对第二块的 错误校正失败时，擦除第二块并且读取第一块的原始数据”的操作。
前述进程在图12E中示出。另一方面，在参照图7至图10描述的示 例性实施例中，执行读取操作仅仅直到第二块BLKp的读取计数值达到 第一参考值RV1。因此，不同之处在于使用第二块BLKp再次执行读取 操作，而不擦除第二块BLKp。
图13是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。图13的流程图以与图11的流程图不同的方面表示控制器200 的操作方法。更特别地，图13的流程图是表示图12D和图12E所示的进 程的流程图。图12A至图12C所示的进程基本上对应于图9A和图9B所 示的流程图，从而省略了重复的说明。
参考图13，在步骤S221处，控制器200从主机接收数据读取请求。 然后，在步骤S223处，控制器200的读取计数比较单元211指向存储在 读取计数存储单元231中的第二块BLKp的读取计数值RC2。进一步地， 在步骤S225处，控制器200的读取计数比较单元211将读取计数值RC2 与第二参考值RV2进行比较。第二参考值RV2是不同于第一参考值RV1 的值，并且通常大于第一参考值RV1。当读取计数值RC2小于第二参考 值RV2(即，在步骤S225中为“否”)时，在步骤S231处，控制器200 读取第二块BLKp的复制数据Data A，并且更新读取计数值RC2。更新 可以是将读取计数值RC2增加1的操作。前述进程可以是图12D所示的 进程。
另一方面，作为比较结果，当读取计数值RC2达到第二参考值RV2 (即，在步骤S225中为“是”)时，在步骤S227处，控制器200更新映 射表235以指向第一块BLKi并且擦除第二块BLKp。可选地，在步骤 S227处，控制器200可以使第二块BLKp无效而不是擦除第二块。在该 情况下，每当稍后在第二块BLKp中编程数据时，可以执行对第二块 BLKp的实质擦除操作。然后，在步骤S229处，控制器200对第一块BLKi 执行原始数据Data A的读取操作，并更新第一块BLKi的初始化的读取 计数值RC1'。步骤S227和步骤S229可以是图12E所示的进程。即，图 13示出图12D和图12E所示的进程。
如上所述，代替在步骤S223和步骤S225处通过指向第二块的读取 计数值来确定读取计数值是否达到第二参考值，那些步骤可以被表示 “确定对第二存储块的错误校正的失败是否产生”的步骤代替。如果 错误校正尚未失败，则可以执行S231。如果错误校正已经失败，则可 以执行S227和S229。
图14是示出根据本公开的示例性实施例的控制器200的操作方法 的流程图。更具体地，图14是描述图12A至图12E所示的操作的特定流 程图。
参照图14，步骤S241、步骤S243、步骤S245、步骤S247、步骤S249、 步骤S251、步骤S253、步骤S255、步骤S261、步骤S263和步骤S265与 图10所示的步骤S151、步骤S153、步骤S155、步骤S157、步骤S159、 步骤S161、步骤S163、步骤S165、步骤S171、步骤S173和步骤S175基 本上相同。因此，将省略对相应的操作的重复性描述。
在图14的步骤S267处，响应于来自主机的数据读取请求，控制器 200确定读取计数值RC2是否小于第二参考值RV2。当读取计数值RC2 小于第二参考值RV2(即，在步骤S267中为“是”)时，在步骤S269处， 控制器200读取第二块BLKp的复制数据Data A，并且更新读取计数值 RC2。当读取计数值RC2达到第二参考值RV2(即，在步骤S267中为 “否”)时，在步骤S271处，控制器200更新映射表235以指向第一块 BLKi并且擦除第二块BLKp。然后，在步骤S255处，控制器200可以基 于映射表235的更新读取第一块BLKi的原始数据Data A，并且更新第一 块的初始化的读取计数值RC1。前述进程对应于图11的步骤S216以及 图12E。
在另一示例性实施例中，代替在步骤S267处将读取计数值RC2与 第二参考值RV2进行比较，还可以确定第二块BLKp的错误校正是否已 经失败。当第二块BLKp的错误校正尚未失败时，执行步骤S269以读取 第二块的复制数据。当第二块BLKp的错误校正已经失败时，执行步骤 S271更新映射表以指向第一块BLKi并且擦除第二块BLKp。
图15是示出根据本公开的另一示例性实施例的控制器200的操作 方法的流程图。图16A至图16D是用于描述根据图15的操作方法的示 图。
参照图15，在步骤S310处，控制器200控制半导体存储器装置100 以读取第一块的数据，并且更新第一块的读取计数值。然后，在步骤 S312处，当第一块的读取计数值达到预定的第一参考值RV1时，控制 器200控制半导体存储器装置100以将第一块的数据复制到第二块。然 后，在步骤S314处，控制器200控制半导体存储器装置100读取第一块 的原始数据，并且更新第一块的读取计数值。然后，在步骤S316处， 当第一块的读取计数值达到预定的第二参考值RV2时，控制器200控制 半导体存储器装置100擦除第一块并且读取第二块的复制数据。在下文 中，参照图16A至图16D详细描述图15中所示的操作方法。
参照图16A，原始数据Data A被存储在第一块BLKi中。在对第一 块BLKi的读取计数值RC1小于第一参考值RV1的同时提出对数据Data A的读取请求的情况下，仅对第一块BLki执行读取操作。当重复对第 一块BLKi的读取操作时，读取计数值RC1增加。在步骤S310处执行前 述进程。与前面的示例性实施例相比，在与图15和图16A相关的示例性 实施例中，第一参考值RV1可以起到与复制生成参考值CRV的功能相 同的功能。
如图16B所示，当读取计数值RC1达到第一参考值RV1时，存储在 第一块BLKi中的原始数据Data A被复制到第二块BLKp中。前述进程示 出图15的步骤S312。然后，如图16C所示，在读取计数值RC1小于预定 的第二参考值RV2的同时提出对数据Data A的读取请求的情况下，对第 一块BLki执行读取操作。当重复对第一块BLKi的读取操作时，读取计 数值RC1增加。在该情况下，对第一块BLKi执行原始数据Data A的读 取操作，并且将数据Data A的副本处于被存储在第二块BLKp中的状态 中。该进程示出图15的步骤S314。
然后，如图16D所示，当读取计数值RC1达到第二参考值RV2时， 擦除第一块BLKi，并且当对数据Data A的读取请求稍后被提出时，对 第二块BLKp执行读取操作。如上所述，第二参考值RV2是不同于第一 参考值RV1的值。具体地，第二参考值RV2是大于第一参考值RV1的值。 作为示例，第二参考值RV2可以是表示其中诸如读取重试的数据读取 方法不能被使用的点处的读取压力的值。可以通过实验确定第二参考 值RV2。前述进程示出图15的步骤S316。
参照图15和图16A至图16D描述的方法与参考图7至图15描述的方 法的不同之处在于可以擦除第一存储块。即，当对复制存储块执行数 据的读取操作时，擦除原始存储块。可选地，也可以使原始存储快无 效。
图17是示出根据本公开的另一示例性实施例的控制器200的操作 方法的流程图。即，图17是更详细地描述图15所示的方法的流程图。
参照图17，在步骤S321处，接收数据读取请求。在步骤S323处， 控制器200的读取计数比较单元211指向被存储在读取计数存储单元 231中的第一块BLKi的读取计数值RC1。
在步骤S325处，确定读取计数值RC1是否小于第二参考值RV2。当 读取计数值RC1小于第二参考值RV2时(即，在步骤S325中为“是”)， 在步骤S331处，确定读取计数值RC1是否小于第一参考值RV1。当读取 计数值RC1小于第一参考值RV1(即，在步骤S331中为“否”)时，在 步骤S337处，控制器200读取第一块BLKi的原始数据Data A，并且更新 读取计数值RC1。当读取计数值RC1达到第一参考值RV1(即，在步骤 S331中为“是”)时，在步骤S333处，将第一块的原始数据复制到第二 块BLKp。进一步地，在步骤S335处，将关于其中复制数据被复制的第 二块的地址信息存储在映射表中。然后，在步骤S337处，读取第一块 的原始数据，并且更新读取计数值RC1。
当读取计数值RC1达到第二参考值RV2(即，在步骤S325中为“否”) 时，在步骤S327处，更新映射表以擦除第一块BLKi和第二块BLKp。 然后，在步骤S329处，读取第二块的复制数据，并且更新第二块的读 取计数值RC2。然后，当第二块的读取计数值RC2达到第一参考值RV1 时，可以将第二块的复制数据复制到另一块。进一步地，当第二块的 读取计数值RC2达到第二参考值RV2时，擦除第二块，并且对其中复制 数据被复制的块执行读取操作。
图18是示出图1的存储器系统的框图。
参照图18，存储器系统1000可以包括半导体存储器装置100和控制 器1100。半导体存储器装置100和控制器1100可以是参照图1描述的半 导体存储器装置和控制器。在下文中，将省略重复的描述。
控制器1100连接到主机Host和半导体存储器装置100。控制器1100 被配置成响应于来自主机Host的请求来访问半导体存储器装置100。例 如，控制器1100被配置成控制半导体存储器装置100的读取操作、写入 操作、擦除操作和后台操作。控制器1100被配置成在半导体存储器装 置100和主机之间提供接口。控制器1100被配置成驱动用于控制半导体存储器装置100的固件。
控制器1100可以包括随机存取存储器(RAM)1110、处理单元1120、 主机接口1130、存储器接口1140和错误校正块1150。RAM 1110被用作 处理单元1120的工作存储器、半导体存储器装置100和主机Host之间的 高速缓冲存储器以及半导体存储器装置100和主机Host之间的缓冲存 储器中的至少一个。处理单元1120控制控制器1100的一般操作。进一 步地，在写入操作期间，控制器1100可以临时存储从主机Host提供的 编程数据。
主机接口1130可以包括用于在主机Host和控制器1100之间执行数 据交换的协议。在实施例中，控制器1100被配置为通过诸如以下的各 种接口协议中的至少一种与主机Host通信：通用串行总线(USB)协 议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI (PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA 协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI) 协议、电子集成驱动器(IDE)协议以及私有协议。
存储器接口1140与半导体存储器装置100接口连接。例如，存储器 接口可以包括NAND接口或NOR接口。
错误校正块1150被配置成通过使用错误校正码(ECC)来检测和 校正从半导体存储器装置100接收的数据的错误。处理单元1120可以根 据错误校正块1150的错误检测结果控制半导体存储器装置100调整读 取电压，并且执行重新读取操作。在实施例中，错误校正块可以被设 置为控制器1100的组成元件。
控制器1100和半导体存储器装置100可以被集成到一个半导体装 置中。在示例性实施例中，控制器1100和半导体存储器装置100可以被 集成到一个半导体装置中以配置存储卡。例如，控制器1100和非易失 性存储器装置100可以被集成为一个半导体器装置以配置诸如以下的 存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、标准闪存 (CF)卡，智能媒体卡(SM、SMC)，记忆棒、多媒体卡(MMC、 RS-MMC和微型MMC)、SD卡(SD、迷你SD、微型SD和SDHC)以及 通用闪速存储器(UFS)等。
控制器1100和半导体存储器装置100可以被集成到一个半导体装 置中以配置半导体驱动器(固态硬盘SSD)。半导体驱动器(SSD)可 以包括被配置为将数据存储在半导体存储器中的存储装置。在存储器 系统1000被用作SSD的情况下，连接到存储器系统1000的主机Host的操 作速度显著提高。
又例如，存储器系统1000被设置为电子装置的诸如以下的各种组 成元件中的一个：计算机、超移动PC(UMPC)、工作站、上网本计算 机、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移 动电话、智能电话、电子书阅读器、便携式多媒体播放器(PMP)、便携式游戏装置、导航系统、黑匣子、数码相机、3维电视、数字音频记 录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视 频记录器、数字视频播放器、能够在无线环境下收发信息的装置、配 置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理网络的各种电子装置中的一个、RFID 装置、或者配置计算系统的装置的各种组成元件中的一个。
在示例性实施例中，半导体存储器装置100或存储器系统1000可以 被安装在各种类型的封装中。例如，半导体存储器装置100或存储器系 统1000可以诸如以下的方法被封装并嵌入：堆叠封装(PoP)、球栅阵 列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料 双列直插封装(PDIP)、窝伏尔组件芯片、晶圆型芯片、片上芯片(COB)、 陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄 四方扁平封装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、 薄型小外形(TSOP)、薄四方扁平封装(TQFP)、系统级封装(SIP)、 多芯片封装(MCP)、晶圆级制造封装(WFP)以及晶圆级处理堆叠封 装(WSP)。
图19是示出图18的存储器系统的应用示例的框图。
参照图19，存储器系统2000可以包括半导体存储器装置2100和控 制器2200。半导体存储器装置2100可以包括多个半导体存储器芯片。 多个半导体存储器芯片被划分成多个组。
在图19中，示出分别通过第一通道CH1至第k个通道CHk与控制器 2200的多组通信。每个半导体存储器芯片可以按照与参照图1或图2描 述的半导体存储器装置100中的一个相类似的方式被配置和操作。
每个组被配置成通过一个公共通道与控制器2200通信。控制器 2200以类似于参照图1或图19描述的控制器1100来配置，并且被配置为 通过多个通道CH1至CHk来控制半导体存储器装置2100的多个存储器 芯片。
图20是示出包括参照图19描述的存储器系统的计算系统的框图。
计算系统3000可以包括中央处理单元3100、随机存取存储器 (RAM)3200、用户接口3300、电源3400、系统总线3500和存储器系 统2000。
存储器系统2000通过系统总线3500电连接到中央处理单元3100、 RAM 3200、用户接口3300和电源3400。通过用户接口3300提供或由中 央处理单元3100处理的数据被存储在存储器系统2000中。
在图20中，示出半导体存储器装置2100通过控制器2200连接到系 统总线3500。然而，半导体存储器装置2100可以被配置为直接连接到 系统总线3500。在该情况下，控制器2200的功能可以由中央处理单元 3100和RAM 3200执行。
在图20中，示出提供参照图19描述的存储器系统2000。然而，可 以利用参照图18描述的存储器系统1000替换存储器系统2000。如示例 性实施例，计算系统3000可以被配置为包括参照图18和图19描述的存 储器系统1000和2000两者。
在本说明书和附图中公开的本公开的示例性实施例仅提供用于清 楚地说明本公开的技术的内容并帮助理解本公开的具体示例，并且不 限制本公开的范围。对于本公开所属技术领域的普通技术人员来说显 而易见的是，除了本文公开的示例性实施例之外，基于本公开的技术 精神可以实施各种变型。

Claims (18)

1.一种控制包括多个存储块的半导体存储器装置的控制器，所述控制器包括：
控制器控制单元，其被配置成将所述多个存储块中的原始存储块的读取计数值与预定的复制生成参考值进行比较，确定是否要生成存储在所述原始存储块中的原始数据的复制数据，并生成对应于所述确定的命令；以及
存储单元，其被配置成存储所述复制生成参考值和关于所述原始存储块的地址信息。
2.根据权利要求1所述的控制器，其中所述存储单元可以包括：
参考值存储单元，其被配置成存储所述复制生成参考值；
读取计数存储单元，其被配置成存储所述原始存储块的所述读取计数值；以及
映射表，其被配置成存储关于所述原始存储块的所述地址信息。
3.根据权利要求2所述的控制器，其中所述控制器控制单元可以包括：
读取计数比较单元，其被配置成从所述参考值存储单元接收所述复制生成参考值，从所述读取计数存储单元接收所述读取计数值，并且将所述复制生成参考值与所述读取计数值进行比较；
映射表控制单元，其被配置成将所述地址信息存储在所述映射表中并且更新所述地址信息；以及
命令生成单元，其被配置成生成命令，所述命令基于所述读取计数比较单元的比较结果生成所述复制数据。
4.根据权利要求3所述的控制器，其中当所述命令生成单元生成用于生成所述复制数据的所述命令时，所述映射表控制单元将关于其中存储所述复制数据的复制存储块的地址信息存储在所述映射表中。
5.根据权利要求4所述的控制器，其中响应于所述原始存储块的所述地址信息，所述复制存储块的所述地址信息被另外地存储。
6.根据权利要求3所述的控制器，
其中所述读取计数比较单元将所述原始存储块的所述读取计数值与预定的第一参考值进行比较，以及
其中基于所述比较结果，所述映射表控制单元更新所述映射表以指向其中存储所述复制数据的所述复制存储块。
7.根据权利要求6所述的控制器，
其中所述读取计数比较单元将所述复制存储块的所述读取计数值与所述预定的第一参考值进行比较，以及
其中基于所述比较结果，所述映射表控制单元更新所述映射表以指向其中存储所述原始数据的所述原始存储块。
8.一种控制半导体存储器装置的控制器的操作方法，所述方法包括：
控制所述半导体存储器装置读取第一块的数据，并且更新所述第一块的读取计数值；
当所述第一块的所述读取计数值达到预定的复制生成参考值时，控制所述半导体存储器装置将所述第一块的数据复制到第二块；
当所述第一块的所述读取计数值达到第一参考值时，控制所述半导体存储器装置读取所述第二块的数据；以及
当所述第二块的读取计数值达到所述第一参考值时，控制所述半导体存储器装置读取所述第一块的数据。
9.根据权利要求8所述的方法，其中所述复制生成参考值小于所述第一参考值。
10.根据权利要求8所述的方法，其中当所述第一块的所述读取计数值达到所述预定的复制生成参考值时，控制所述半导体存储器装置将所述第一块的数据复制到所述第二块包括，将关于所述第二块的地址信息存储在所述映射表中。
11.根据权利要求8所述的方法，其中当所述第一块的所述读取计数值达到所述第一参考值时，控制所述半导体存储器装置读取所述第二块的数据包括，读取所述第二块的数据并且同时更新所述第二块的所述读取计数值。
12.根据权利要求8所述的方法，其中当所述第二块的所述读取计数值达到所述第一参考值时，控制所述半导体存储器装置读取所述第一块的数据包括，读取所述第一块的数据并且更新所述第一块的所述读取计数值。
13.一种控制半导体存储器装置的控制器的操作方法，所述方法包括：
控制所述半导体存储器装置读取第一块的数据，并且更新所述第一块的读取计数值；
当所述第一块的所述读取计数值达到预定的复制生成参考值时，控制所述半导体存储器装置将所述第一块的数据复制到第二块；
当所述第一块的所述读取计数值达到第一参考值时，控制所述半导体存储器装置读取所述第二块的数据；以及
当所述第二块的读取计数值达到大于所述第一参考值的第二参考值时，控制所述半导体存储器装置擦除所述第二块的数据并且读取所述第一块的数据。
14.根据权利要求13所述的方法，其中所述复制生成参考值小于所述第一参考值。
15.根据权利要求13所述的方法，其中当所述第一块的所述读取计数值达到所述预定的复制生成参考值时，控制所述半导体存储器装置将所述第一块的数据复制到所述第二块包括，将关于所述第二块的地址信息存储在所述映射表中。
16.根据权利要求13所述的方法，其中当所述第一块的所述读取计数值达到所述第一参考值时，控制所述半导体存储器装置读取所述第二块的数据包括，读取所述第二块的数据并且同时更新所述第二块的所述读取计数值。
17.根据权利要求13所述的方法，其中当所述第二块的所述读取计数值达到大于所述第一参考值的所述第二参考值时，控制所述半导体存储器装置擦除所述第二块的数据并读取所述第一块的数据包括，对所述第二块执行擦除操作、读取所述第一块的数据并且同时更新所述第一块的所述读取计数值。
18.一种存储器系统，其包括：
存储器装置，其包括第一存储块和第二存储块；以及
控制器，其被配置成当所述第一存储块的读取计数达到第一参考值时，控制所述存储器装置将所述第一存储块的原始数据复制到所述第二存储块，并且每当所述第一存储块的读取计数和所述第二存储块的读取计数各自达到第二参考值时，交替地读取所述原始数据和所述复制数据中的一个，
其中所述第二参考值大于所述第一参考值。
CN201810155558.5A 2017-06-27 2018-02-23 控制器及其操作方法 Active CN109147852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170081376A KR20190001417A (ko) 2017-06-27 2017-06-27 컨트롤러 및 그 동작 방법
KR10-2017-0081376 2017-06-27

Publications (2)

Publication Number Publication Date
CN109147852A true CN109147852A (zh) 2019-01-04
CN109147852B CN109147852B (zh) 2022-05-06

Family

ID=64693517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810155558.5A Active CN109147852B (zh) 2017-06-27 2018-02-23 控制器及其操作方法

Country Status (3)

Country Link
US (1) US10679705B2 (zh)
KR (1) KR20190001417A (zh)
CN (1) CN109147852B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530499A (zh) * 2020-12-09 2021-03-19 合肥康芯威存储技术有限公司 一种数据读取方法及计算机可读存储设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696612B (zh) * 2019-03-12 2022-07-05 中芯国际集成电路制造(上海)有限公司 非易失性存储器的数据读出方法、装置以及介质
KR20210094383A (ko) * 2020-01-21 2021-07-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 저장 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller
US20080288814A1 (en) * 2007-05-16 2008-11-20 Jun Kitahara Apparatus for detecting and recovering from data destruction caused in an unaccessed memory cell by read, and method therefor
CN101546298A (zh) * 2008-03-28 2009-09-30 群联电子股份有限公司 用于闪存的数据读取方法、其控制器与储存系统
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
US20130077400A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Memory device and control method of memory device
US20130138871A1 (en) * 2011-11-30 2013-05-30 Silicon Motion, Inc. Flash Memory Device and Data Access Method for Same
US20150006792A1 (en) * 2013-06-28 2015-01-01 Samsung Electronics Co., Ltd. Memory controller, method of operating, and apparatus including same
CN104658550A (zh) * 2013-11-19 2015-05-27 株式会社东芝 磁盘装置及其控制方法
CN104813408A (zh) * 2012-12-14 2015-07-29 桑迪士克科技股份有限公司 跟踪对非易失性存储器的区域的读访问
CN105653201A (zh) * 2014-12-02 2016-06-08 旺宏电子股份有限公司 读取平均化方法及使用读取平均化方法的存储器装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8719652B2 (en) 2009-05-12 2014-05-06 Stec, Inc. Flash storage device with read disturb mitigation
US8412987B2 (en) * 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
JP2018018271A (ja) * 2016-07-27 2018-02-01 富士通株式会社 ストレージ制御装置、ストレージシステムおよびストレージ制御プログラム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080259708A1 (en) * 2007-02-07 2008-10-23 Megachips Corporation Memory controller
US20080288814A1 (en) * 2007-05-16 2008-11-20 Jun Kitahara Apparatus for detecting and recovering from data destruction caused in an unaccessed memory cell by read, and method therefor
CN101546298A (zh) * 2008-03-28 2009-09-30 群联电子股份有限公司 用于闪存的数据读取方法、其控制器与储存系统
CN101847439A (zh) * 2008-12-12 2010-09-29 三星电子株式会社 非易失性存储器件的存取方法
US20130077400A1 (en) * 2011-09-22 2013-03-28 Kabushiki Kaisha Toshiba Memory device and control method of memory device
US20130138871A1 (en) * 2011-11-30 2013-05-30 Silicon Motion, Inc. Flash Memory Device and Data Access Method for Same
CN104813408A (zh) * 2012-12-14 2015-07-29 桑迪士克科技股份有限公司 跟踪对非易失性存储器的区域的读访问
US20150006792A1 (en) * 2013-06-28 2015-01-01 Samsung Electronics Co., Ltd. Memory controller, method of operating, and apparatus including same
CN104658550A (zh) * 2013-11-19 2015-05-27 株式会社东芝 磁盘装置及其控制方法
CN105653201A (zh) * 2014-12-02 2016-06-08 旺宏电子股份有限公司 读取平均化方法及使用读取平均化方法的存储器装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DAVIDE RESNATI: "Random Telegraph Noise-Induced Sensitivity of Data Retention to Cell Position in the Programmed Distribution of NAND Flash Memory Arrays", 《 IEEE ELECTRON DEVICE LETTERS 》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530499A (zh) * 2020-12-09 2021-03-19 合肥康芯威存储技术有限公司 一种数据读取方法及计算机可读存储设备

Also Published As

Publication number Publication date
CN109147852B (zh) 2022-05-06
US20180374539A1 (en) 2018-12-27
US10679705B2 (en) 2020-06-09
KR20190001417A (ko) 2019-01-04

Similar Documents

Publication Publication Date Title
Parnell et al. Modelling of the threshold voltage distributions of sub-20nm NAND flash memory
CN110471788A (zh) 异步功率损耗影响的数据结构
CN107799150B (zh) 3d nand闪存的错误缓解
CN110097913A (zh) 存储器控制器及其操作方法
CN107068190A (zh) 修正编程电压的存储器设备编程方法
CN109410998A (zh) 存储器装置及其操作方法
CN109215713B (zh) 存储器系统和操作半导体存储器装置的方法
CN110119244A (zh) 存储器控制器及其操作方法
CN109753455A (zh) 存储器控制器及其操作方法
CN109542394A (zh) 控制器、半导体存储器装置及具有它们的存储器系统
CN109147852A (zh) 控制器及其操作方法
CN109754840A (zh) 半导体存储器装置及其操作方法
CN106155582A (zh) 非挥发性储存装置与控制器
CN110532195B (zh) 存储器系统的工作负荷分簇及执行其的方法
US11561725B2 (en) System and operating method thereof
US11527299B2 (en) Polar neural network decoder for memory devices
CN114664342A (zh) Ufs装置及其操作方法
US11650795B2 (en) Raw read based physically unclonable function for flash memory
CN112084119A (zh) 存储装置、主机装置以及操作存储装置和主机装置的方法
CN109558265B (zh) 具有特征增强的存储器系统及其操作方法
CN113253913A (zh) 控制器以及操作该控制器的方法
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
CN112908370A (zh) 存储器装置和操作该存储器装置的方法
CN112216328A (zh) 具有低复杂度解码的存储器系统及其操作方法
US11626168B2 (en) De-noising using multiple threshold-expert machine learning models

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant