CN109147844A - 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 - Google Patents

电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 Download PDF

Info

Publication number
CN109147844A
CN109147844A CN201710463294.5A CN201710463294A CN109147844A CN 109147844 A CN109147844 A CN 109147844A CN 201710463294 A CN201710463294 A CN 201710463294A CN 109147844 A CN109147844 A CN 109147844A
Authority
CN
China
Prior art keywords
resistance
memory cell
voltage
resistive memory
line signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710463294.5A
Other languages
English (en)
Other versions
CN109147844B (zh
Inventor
王炳琨
廖绍憬
林铭哲
魏敏芝
周诠胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710463294.5A priority Critical patent/CN109147844B/zh
Priority to US15/997,717 priority patent/US10475513B2/en
Publication of CN109147844A publication Critical patent/CN109147844A/zh
Application granted granted Critical
Publication of CN109147844B publication Critical patent/CN109147844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

本发明提供一种电阻式存储器及其电阻式存储单元的恢复电阻窗口方法。于第一期间，过重置电压差被施加于电阻式存储单元的上电极与下电极之间，其中该过重置电压差落于电阻式存储单元的重置互补切换电压范围。于第二期间，设定电压差被施加于电阻式存储单元的上电极与下电极之间，以增加电阻式存储单元的限电流。于第三期间，对电阻式存储单元进行重置操作。

Description

电阻式存储器及其电阻式存储单元的恢复电阻窗口方法
技术领域
本发明涉及一种存储器，尤其涉及一种电阻式存储器及其电阻式存储单元的恢复电阻窗口方法。
背景技术
电阻式随机存取存储器(Resistive random access memory,RRAM)是一种非易失性存储器。RRAM可利用阻态的改变来存储或储存数值。电阻式存储器与集成电路制造的相容性极佳。电阻式存储器的写入速度快，而且其写入电压较低，符合可携式电子产品的低功耗需求。
在电阻式存储器中，形成(forming)、设定(set)以及重置(reset)三个操作为确保电阻式存储单元的电气特性以及数据保存力(data retention)的三个重要步骤。在进行设定/重置操作时，可能需要逐步地且多次地提升输入电压才能完成，此即所谓渐进操作(ramping operation)。对于一些有问题的存储单元而言，当使用过高的电压来进行电阻式存储单元的重置操作(或是设定操作)的话，可能会使原本应为低电流状态的电阻式存储单元增加其电流(或是使原本应为高电流状态的电阻式存储单元减少其电流)，此种现象称为是互补切换(complementary switching,CS)现象。CS现象为电阻式存储器的领域中的一种独特现象。
一旦电阻式存储单元出现CS现象，此存储单元的重置操作的电阻窗口(resistance window，或称电压窗口，voltage window)将会变窄(甚至消失)。“电阻窗口变窄”意味着高阻态HRS与低阻态LRS将变得难以辨别，亦即此存储单元将丧失存储能力。因此在进行设定操作以及重置操作时，避免使电阻式存储单元发生互补切换现象是重要的。无论如何，电阻式存储单元的耐久度(Endurance)是有限的。随着操作(重置和/或设定)次数的推进，电阻式存储单元发生互补切换现象是不可避免的。在电阻式存储单元发生互补切换现象时，如何恢复电阻窗口亦是重要的课题之一。
发明内容
本发明提供一种电阻式存储器及其电阻式存储单元的恢复电阻窗口方法，其可以恢复电阻窗口以延长电阻式存储单元的耐久度。
本发明的实施例提供一种电阻式存储单元的恢复电阻窗口方法。所述恢复电阻窗口方法包括：于第一期间施加过重置电压差于电阻式存储单元的上电极与下电极之间，其中该过重置电压差落于电阻式存储单元的重置互补切换(reset complementaryswitching,reset-CS)电压范围；于第二期间施加设定电压差于电阻式存储单元的上电极与下电极之间，以增加电阻式存储单元的限电流(compliance current)；以及于第三期间对电阻式存储单元进行第一重置操作。
本发明的实施例提供一种电阻式存储器。所述电阻式存储器包括电阻式存储单元、字元线信号提供电路、位元线信号提供电路以及源极线信号提供电路。字元线信号提供电路耦接至电阻式存储单元的字元线。位元线信号提供电路耦接至电阻式存储单元的位元线。源极线信号提供电路耦接至电阻式存储单元的源极线。当进行恢复电阻窗口方法时，位元线信号提供电路与源极线信号提供电路于第一期间施加过重置电压差于电阻式存储单元的上电极与下电极之间，其中该过重置电压差落于电阻式存储单元的重置互补切换电压范围。位元线信号提供电路与源极线信号提供电路于第二期间施加设定电压差于电阻式存储单元的上电极与下电极之间，以增加电阻式存储单元的限电流。字元线信号提供电路、位元线信号提供电路与源极线信号提供电路于第三期间对电阻式存储单元进行第一重置操作。
基于上述，本发明诸实施例所述电阻式存储器可以进行电阻式存储单元的恢复电阻窗口方法。过重置电压差被施加于电阻式存储单元，接着设定电压差被施加于电阻式存储单元，藉以恢复电阻窗口。电阻式存储单元的电阻窗口被恢复，意味着电阻式存储单元的耐久度可以被延长。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种电阻式存储器的电路方块(circuit block)示意图；
图2是依照本发明的一实施例的一种电阻式存储单元的恢复电阻窗口方法的流程示意图；
图3是依照本发明的一实施例说明图1所示电阻式存储单元的电流变化示意图；
图4是依照一实施例说明图1所示电阻式存储单元的特性曲线示意图。
附图标号说明：
100：电阻式存储器
110：电阻式存储单元
120：字元线信号提供电路
130：位元线信号提供电路
140：源极线信号提供电路
150：控制电路
401：重置互补切换电压范围
411～414：曲线
BL：位元线
HRS：高阻态
LRS：低阻态
R1：电阻
RST-CS：互补切换现象
S210～S250：步骤
SL：源极线
T1：晶体管
VSET：设定电压
VRESET：重置电压
WL：字元线
具体实施方式
在本案说明书全文(包括申请专利范围)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例的一种电阻式存储器100的电路方块(circuitblock)示意图。电阻式存储器100包括电阻式存储单元110、字元线(word line)信号提供电路120、位元线(bit line)信号提供电路130以及源极线(source line)信号提供电路140。字元线信号提供电路120耦接至电阻式存储单元110的字元线WL。位元线信号提供电路130耦接至电阻式存储单元110的位元线BL。源极线信号提供电路140耦接至电阻式存储单元110的源极线SL。本实施例中，电阻式存储单元110包括开关单元(如，晶体管T1)以及电阻R1。
电阻R1具有上电极(top electrode)与下电极(bottom electrode)。电阻R1可由过度金属氧化层来实现，本发明实施例并不仅限于此。应用本实施例者可以视其设计需求而以任何方式实现上述电阻R1。例如(但不限于此)，上述电阻R1的构造可以是在基板(substrate)垂直方向上按照“下电极、可变电阻体、上电极”的顺序来层叠而成。例如，在镧铝氧化物LaAlO3(LAO)的单晶基板上所沉积的下电极材料可以是钇钡铜氧化物YBa2Cu3O7(YBCO)膜，可变电阻体的材料可以是钙钛矿型氧化物的结晶性镨钙锰氧化物Pr1-XCaXMnO3(PCMO)膜，上电极材料可以是溅镀所沉积的Ag膜。此外，除了上述钙钛矿材料以外，已知ZnSe-Ge异质构造或者关于Ti、Nb、Hf、Zr、Ta、Ni、V、Zn、Sn、In、Th、Al等金属的氧化物亦可能作为上述可变电阻体的材料。基于可变电阻体的材料的不同，电阻R1的电阻特性亦不相同。依据在上电极和下电极之间所施加的电压的方向，此电阻R1的电阻值(阻态)能够可逆改变。通过读取该可变电阻体材料的电阻值(阻态)，电阻R1能够实现电阻式存储器的功效。
电阻R1的第一端(上电极或下电极)经由位元线BL耦接至位元线信号提供电路130。电阻R1的第二端(下电极或上电极)则与晶体管T1的第一端(例如汲极)相耦接。晶体管T1的第二端(例如源极)经由源极线SL耦接至源极线信号提供电路140。字元线信号提供电路120经由字元线WL耦接至电阻式存储单元110中的晶体管T1的控制端(例如栅极)。电阻式存储器100还包括控制电路150。控制电路150可以检测电阻式存储单元110的电流，从而判断其写入操作(如，形成操作、设定操作和/或重置操作)是否完成。
图2是依照本发明的一实施例的一种电阻式存储单元110的恢复电阻窗口方法的流程示意图。请参照图1与图2，在步骤S210中，控制电路150可以控制字元线信号提供电路120、位元线信号提供电路130与源极线信号提供电路140，以对电阻式存储单元110进行重置操作，以及测量电阻式存储单元110的电流(亦即流经电阻R1的电流)。步骤S210所进行的重置操作的细节可以依照设计需求来决定。在一些实施例中，字元线信号提供电路120可以供应3-5伏特的电压(脉宽为100纳秒)至字元线WL，位元线信号提供电路130可以供应接地电压至位元线BL，源极线信号提供电路140可以供应2-4伏特的电压(脉宽为100纳秒)至源极线SL。在另一些实施例中，源极线信号提供电路140可以进行渐进操作(rampingoperation)，例如以2-5伏特之间采用步阶电压依序抬升源极线SL的电压。在其他实施例中，步骤S210所进行的重置操作可以是现有的重置操作，故不再赘述。
在步骤S210所进行的重置操作的过程中，控制电路150可以测量电阻式存储单元110的电流(亦即流经电阻R1的电流)。在步骤S220中，控制电路150可以依照电阻式存储单元110的电流与第一规格spec1的关系而决定是否进行步骤S230(恢复电阻窗口方法)。所述第一规格spec1可以依照设计需求来决定。举例来说，在一些实施例中，所述第一规格spec1可以包含“在重置操作后，电阻式存储单元110的电流不超过1微安培”。当步骤S220判定电阻式存储单元110的电流符合所述第一规格spec1时，表示此电阻式存储单元110的重置操作是成功的，因此完成(结束)了此次重置操作。当步骤S220判定电阻式存储单元110的电流不符合所述第一规格spec1时，表示此电阻式存储单元110的重置操作是失败的，因此需要执行步骤S230(恢复电阻窗口方法)。
图3是依照本发明的一实施例说明图1所示电阻式存储单元110的电流变化示意图。图3所示纵轴表示电阻式存储单元110的电流(单位是微安培)，横轴表示图2所示步骤。请参照图1至图3。在步骤S220中，控制电路150可以判断电阻式存储单元110的电流是否符合第一规格spec1(例如1微安培)。于图3所示实施例中，步骤S210所测量到的电阻式存储单元110的电流约略为3.5微安培(超过第一规格spec1)，因此需要执行步骤S230(恢复电阻窗口方法)。
在图2所示实施例中，步骤S230包括步骤S231、步骤S232与步骤S233。控制电路150可以控制字元线信号提供电路120、位元线信号提供电路130与源极线信号提供电路140，以进行步骤S231、步骤S232与步骤S233。
在步骤S231中，位元线信号提供电路130与源极线信号提供电路140于第一期间施加过重置电压差于电阻式存储单元110的上电极与下电极之间。其中，所述过重置电压差落于电阻式存储单元110的“重置互补切换电压范围”。所述过重置电压差可以视设计需求来决定。举例来说(但不限于此)，在一些实施例中，字元线信号提供电路120可以供应第一高电压(例如6伏特的电压或其他电压，脉宽为100纳秒)至字元线WL，位元线信号提供电路130可以供应参考电压(例如接地电压或其他固定电压)至位元线BL，源极线信号提供电路140可以供应第二高电压(例如5伏特的电压或其他电压，脉宽为100纳秒)至源极线SL。
图4是依照一实施例说明图1所示电阻式存储单元110(电阻R1)的特性曲线示意图。图4横轴表示电阻式存储单元110的上电极与下电极之间的电压差(即上电极电压减下电极电压)，而纵轴表示流经电阻式存储单元110的电流值。曲线411与曲线412表示处于低阻态LRS的电阻式存储单元110的电流对电压特性曲线，而曲线413与曲线414表示处于高阻态HRS的电阻式存储单元110的电流对电压特性曲线。依照材质的不同，以正常的存储单元而言，所述低阻态LRS的电阻值可以是数十欧姆或数百欧姆(例如数KΩ)，而所述高阻态HRS的电阻值可以大于低阻态LRS电阻值的数十倍以上(例如10K～100MΩ)。假设电阻R1处于高阻态HRS(参照曲线414)，当电阻R1的上电极与下电极之间的电压差大于设定电压VSET时，电阻R1会发生“设定(set)”操作，使得电阻R1的阻态会从高阻态HRS转变为低阻态LRS。请参照曲线412，当低阻态LRS的电阻R1的上电极与下电极之间的电压差小于重置电压VRESET时，电阻R1会发生“重置(reset)”操作，使得电阻R1的阻态会从低阻态LRS转变为高阻态HRS。
图4以虚线曲线显示了有问题的存储单元的特性曲线，而以实线曲线显示了正常的存储单元的特性曲线。对于一些有问题的存储单元而言，当在进行重置操作时，互补切换(complementary switching,CS)现象RST-CS可能会发生。对于正常的存储单元而言，在电压差落于“重置互补切换电压范围”401中的情况下，随着电压差(绝对值)的增加，电阻式存储单元110的电流值会变小。对于有问题的(例如发生互补切换现象RST-CS)的存储单元而言，在电压差落于“重置互补切换电压范围”401中的情况下，随着电压差(绝对值)的增加，电阻式存储单元110的电流值不降反增。
步骤S231所施加的过重置电压差落于电阻式存储单元110的“重置互补切换电压范围”401中。图3显示了在位元线信号提供电路130与源极线信号提供电路140施加过重置电压差于电阻式存储单元110(步骤S231)后，电阻式存储单元110的电流约略为7微安培。
请参照图1至图2。位元线信号提供电路130与源极线信号提供电路140于第二期间(步骤S232)施加设定电压差于电阻式存储单元110的上电极与下电极之间，以增加电阻式存储单元110的限电流(compliance current)。所述设定电压差可以视设计需求来决定。举例来说(但不限于此)，在一些实施例中，位元线信号提供电路130可以供应第一电压(例如2-4伏特的电压或其他电压，脉宽为100纳秒)至位元线BL，字元线信号提供电路120可以供应第二电压(例如3.2伏特的电压或其他电压，脉宽为100纳秒)至字元线WL，源极线信号提供电路140可以供应参考电压(例如接地电压或其他固定电压)至源极线SL。一般设定操作中的一般字元线电压约略为2-4伏特。所述第二电压可以大于在一般设定操作中的一般字元线电压，以增加电阻式存储单元110的限电流(compliance current)。在另一些实施例中，字元线信号提供电路120可以供应2-4伏特的电压至字元线WL，位元线信号提供电路130可以供应2-4伏特的电压至位元线BL，但是字元线WL与位元线BL的电压脉宽为大于100纳秒(例如数百纳秒或数微秒)。图3显示了在位元线信号提供电路130与源极线信号提供电路140施加设定电压差于电阻式存储单元110(步骤S232)后，电阻式存储单元110的电流约略为23微安培。
字元线信号提供电路120、位元线信号提供电路130与源极线信号提供电路140于第三期间(步骤S233)对电阻式存储单元110进行重置操作。步骤S233所进行的重置操作的细节可以依照设计需求来决定。在一些实施例中，步骤S233所进行的重置操作可以相同(或相似)于步骤S210所进行的重置操作。在另一些实施例中，源极线信号提供电路140在步骤S233中可以进行渐进操作(ramping operation)，例如2-5伏特之间采用步阶电压依序抬升源极线SL的电压。在其他实施例中，步骤S233所进行的重置操作可以是现有的重置操作，故不再赘述。
控制电路150在步骤S233的重置操作中可以测量电阻式存储单元110的电流。图3显示了在步骤S233进行重置操作后，电阻式存储单元110的电流约略为1微安培。步骤S240可以比较步骤S233所测量到的电流与第二规格spec2的关系。所述第二规格spec2可以依照设计需求来决定。举例来说，在一些实施例中，所述第二规格spec2可以包含“在重置操作后，电阻式存储单元110的电流不超过3微安培”。第二规格spec2可以大于第一规格spec1。在另一些实施例中，所述第二规格spec2可以相同于第一规格spec1。依照电阻式存储单元110的电流与第二规格spec2的关系，控制电路150可以决定是否再一次进行步骤S230(恢复电阻窗口方法)。
当步骤S240判定电阻式存储单元110的电流符合所述第二规格spec2时，表示此电阻式存储单元110的重置操作是成功的，因此完成(结束)了此次重置操作。当步骤S240判定电阻式存储单元110的电流不符合所述第二规格spec2时，表示此电阻式存储单元110的重置操作是失败的，因此需要执行步骤S250来决定决定是否再一次进行步骤S230(恢复电阻窗口方法)。
在一些实施例中，步骤S250可以比较多次执行步骤S230的总时间(进行时间长度)与门槛值的关系。在另一些实施例中，步骤S250可以比较执行步骤S230的总次数(进行次数)与门槛值的关系。控制电路可以计数恢复电阻窗口方法的进行时间长度(或进行次数)。步骤S250中，控制电路150可以依照进行时间长度(或该进行次数)而决定是否停止再次执行步骤S230(恢复电阻窗口方法)。当步骤S250判定进行时间长度(或该进行次数)未达门槛值时，步骤S230(恢复电阻窗口方法)会被再一次进行。当步骤S250判定进行时间长度(或该进行次数)已达到门槛值时，此电阻式存储单元110的重置操作可以被判定是失败的，亦即此电阻式存储单元110的使用寿命已尽。
值得注意的是，在不同的应用情境中，图1所示控制电路150的相关功能以和/或是图1所示流程图的相关功能，可以利用一般的编程语言(programming languages，例如C或C++)、硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为软件、固件或硬件。可执行所述相关功能的编程语言可以被布置为任何已知的计算机可存取媒体(computer-accessible medias)，例如磁带(magnetictapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wiredcommunication)、无线通信(wireless communication)或其它通信介质传送所述编程语言。所述编程语言可以被存放在计算机的可存取媒体中，以便于由计算机的处理器来存取/执行所述软件(或固件)的编程码(programming codes)。对于硬件实现，结合本文实施例所揭示的态样，利用在一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit,ASIC)、数码信号处理器(digital signalprocessor,DSP)、场可程序逻辑闸阵列(Field Programmable Gate Array,FPGA)和/或其他处理单元中的的各种示例性的逻辑、逻辑区块、模块和电路可以被用于实现或执行本文所述功能。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
综上所述，本发明诸实施例所述电阻式存储器100可以进行电阻式存储单元110的恢复电阻窗口方法。过重置电压差被施加于电阻式存储单元110，接着设定电压差被施加于电阻式存储单元110，藉以恢复电阻窗口。电阻式存储单元110的电阻窗口被恢复，意味着电阻式存储单元110的耐久度可以被延长。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的申请专利范围所界定的为准。

Claims (16)

1.一种电阻式存储单元的恢复电阻窗口方法，其特征在于，所述恢复电阻窗口方法包括：
于第一期间施加过重置电压差于电阻式存储单元的上电极与下电极之间，其中所述过重置电压差落于所述电阻式存储单元的重置互补切换电压范围；
于第二期间施加设定电压差于所述电阻式存储单元的所述上电极与所述下电极之间，以增加所述电阻式存储单元的限电流；以及
于第三期间对所述电阻式存储单元进行第一重置操作。
2.根据权利要求1所述的恢复电阻窗口方法，其特征在于，所述恢复电阻窗口方法还包括：
对所述电阻式存储单元进行第二重置操作，以测量所述电阻式存储单元的至少一第一电流；以及
依照所述至少一第一电流与第一规格的关系而决定是否进行所述恢复电阻窗口方法。
3.根据权利要求1所述的恢复电阻窗口方法，其特征在于，所述恢复电阻窗口方法还包括：
在所述第一重置操作中测量所述电阻式存储单元的至少一第二电流；以及
依照所述至少一第二电流与第二规格的关系而决定是否再一次进行所述恢复电阻窗口方法。
4.根据权利要求3所述的恢复电阻窗口方法，其特征在于，所述恢复电阻窗口方法还包括：
计数所述恢复电阻窗口方法的进行时间长度或进行次数；以及
依照所述进行时间长度或所述进行次数而决定是否停止所述恢复电阻窗口方法。
5.根据权利要求1所述的恢复电阻窗口方法，其特征在于，所述施加所述过重置电压差的步骤包括：
提供参考电压至所述电阻式存储单元的位元线；
提供第一高电压至所述电阻式存储单元的字元线；以及
提供第二高电压至所述电阻式存储单元的源极线。
6.根据权利要求5所述的恢复电阻窗口方法，其特征在于，所述参考电压包括接地电压，所述第一高电压为5-7V，以及所述第二高电压为4-6V。
7.根据权利要求1所述的恢复电阻窗口方法，其特征在于，所述施加所述设定电压差的步骤包括：
提供第一电压至所述电阻式存储单元的位元线；
提供第二电压至所述电阻式存储单元的字元线；以及
提供参考电压至所述电阻式存储单元的源极线。
8.根据权利要求7所述的恢复电阻窗口方法，其特征在于，所述参考电压包括接地电压，所述第一电压为2-4V，以及所述第二电压为3-5V，所述第二电压大于在一般设定操作中的一般字元线电压。
9.一种电阻式存储器，其特征在于，所述电阻式存储器包括：
电阻式存储单元；
字元线信号提供电路，耦接至所述电阻式存储单元的字元线；
位元线信号提供电路，耦接至所述电阻式存储单元的位元线；以及
源极线信号提供电路，耦接至所述电阻式存储单元的源极线，其中当进行恢复电阻窗口方法时，所述位元线信号提供电路与所述源极线信号提供电路于第一期间施加过重置电压差于所述电阻式存储单元的上电极与下电极之间，所述过重置电压差落于所述电阻式存储单元的重置互补切换电压范围，所述位元线信号提供电路与所述源极线信号提供电路于第二期间施加设定电压差于所述电阻式存储单元的所述上电极与所述下电极之间以增加所述电阻式存储单元的限电流，所述字元线信号提供电路、所述位元线信号提供电路与所述源极线信号提供电路于第三期间对所述电阻式存储单元进行第一重置操作。
10.根据权利要求9所述的电阻式存储器，其特征在于，所述电阻式存储器还包括：
控制电路，用以控制所述字元线信号提供电路、所述位元线信号提供电路与所述源极线信号提供电路，以对所述电阻式存储单元进行第二重置操作以及测量所述电阻式存储单元的至少一第一电流，其中所述控制电路依照所述至少一第一电流与第一规格的关系而决定是否进行所述恢复电阻窗口方法。
11.根据权利要求9所述的电阻式存储器，其特征在于，所述电阻式存储器还包括：
控制电路，用以在所述第一重置操作中测量所述电阻式存储单元的至少一第二电流，其中所述控制电路依照所述至少一第二电流与第二规格的关系而决定是否再一次进行所述恢复电阻窗口方法。
12.根据权利要求11所述的电阻式存储器，其特征在于，所述控制电路计数所述恢复电阻窗口方法的进行时间长度或进行次数，以及所述控制电路依照所述进行时间长度或所述进行次数而决定是否停止所述恢复电阻窗口方法。
13.根据权利要求9所述的电阻式存储器，其特征在于，所述过重置电压差的施加，是所述位元线信号提供电路提供参考电压至所述位元线，所述字元线信号提供电路提供第一高电压至所述字元线，以及所述源极线信号提供电路提供第二高电压至所述源极线。
14.根据权利要求13所述的电阻式存储器，其特征在于，所述参考电压包括接地电压，所述第一高电压为5-7V，以及所述第二高电压为4-6V。
15.根据权利要求9所述的电阻式存储器，其特征在于，所述设定电压差的施加，是所述位元线信号提供电路提供第一电压至所述位元线，所述字元线信号提供电路提供第二电压至所述字元线，以及所述源极线信号提供电路提供参考电压至所述源极线。
16.根据权利要求15所述的电阻式存储器，其特征在于，所述参考电压包括接地电压，所述第一电压为2-4V，以及所述第二电压为3-5V，所述第二电压大于在一般设定操作中的一般字元线电压。
CN201710463294.5A 2017-06-19 2017-06-19 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 Active CN109147844B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710463294.5A CN109147844B (zh) 2017-06-19 2017-06-19 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法
US15/997,717 US10475513B2 (en) 2017-06-19 2018-06-05 Resistive memory and resistance window recovery method of resistive memory cell thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710463294.5A CN109147844B (zh) 2017-06-19 2017-06-19 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法

Publications (2)

Publication Number Publication Date
CN109147844A true CN109147844A (zh) 2019-01-04
CN109147844B CN109147844B (zh) 2021-06-08

Family

ID=64658208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710463294.5A Active CN109147844B (zh) 2017-06-19 2017-06-19 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法

Country Status (2)

Country Link
US (1) US10475513B2 (zh)
CN (1) CN109147844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337A (zh) * 2019-02-11 2020-08-18 华邦电子股份有限公司 电阻式存储器及控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109308927B (zh) * 2017-07-28 2021-04-30 华邦电子股份有限公司 内存储存装置以及电阻式内存组件的形成方法
TWI698876B (zh) 2019-09-11 2020-07-11 華邦電子股份有限公司 資料寫入方法及非揮發性記憶體
US11056160B2 (en) * 2019-10-22 2021-07-06 Nxp Usa, Inc. Non-volatile memory with selectable hard write
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110222331A1 (en) * 2010-03-11 2011-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102982842A (zh) * 2011-09-06 2013-03-20 三星电子株式会社 包括可变电阻元件的半导体器件和操作半导体器件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
CN101783183B (zh) 2009-01-21 2012-08-22 中国科学院微电子研究所 一种用于测试阻变存储器性能指标的限流电路
WO2012132341A1 (ja) * 2011-03-25 2012-10-04 パナソニック株式会社 抵抗変化型不揮発性素子の書き込み方法および記憶装置
JP2014211937A (ja) * 2013-04-03 2014-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US9286976B2 (en) 2014-05-29 2016-03-15 Intel Corporation Apparatuses and methods for detecting write completion for resistive memory
TWI646531B (zh) 2014-10-27 2019-01-01 財團法人工業技術研究院 電阻式記憶體系統、其驅動電路及其阻抗設置方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110222331A1 (en) * 2010-03-11 2011-09-15 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102982842A (zh) * 2011-09-06 2013-03-20 三星电子株式会社 包括可变电阻元件的半导体器件和操作半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554337A (zh) * 2019-02-11 2020-08-18 华邦电子股份有限公司 电阻式存储器及控制方法
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法

Also Published As

Publication number Publication date
US10475513B2 (en) 2019-11-12
CN109147844B (zh) 2021-06-08
US20180366197A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
CN109147844A (zh) 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法
EP1657753B1 (en) Nonvolatile memory device including one resistor and one diode
KR102388557B1 (ko) 2-단자 메모리에 대한 선택기 디바이스
US9715929B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
US8675391B2 (en) Refreshing memristive systems
US8599600B2 (en) Write verify method for resistive random access memory
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
CN102047422B (zh) 电阻变化元件的驱动方法以及非易失性存储装置
EP2469541B1 (en) Variable resistance device, semiconductor device including the variable resistance device, and method of operating the semiconductor device
KR20150013090A (ko) 강화된 전기장을 갖는 3-차원 2-단자 메모리
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
WO2004055828A2 (en) Memory and access devices
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
US10707271B2 (en) Memory cells having resistors and formation of the same
JP2012528419A5 (zh)
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
CN102522501A (zh) 具有交叉阵列结构的阻变存储器及制备方法
CN103886897B (zh) 混合存储器
TW201203248A (en) Nonvolatile memory device having trasistor connected in parallel with resistance switching device
TWI626654B (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant