CN109119386A - 二极管封装结构及具有其结构的二极管 - Google Patents
二极管封装结构及具有其结构的二极管 Download PDFInfo
- Publication number
- CN109119386A CN109119386A CN201810886753.5A CN201810886753A CN109119386A CN 109119386 A CN109119386 A CN 109119386A CN 201810886753 A CN201810886753 A CN 201810886753A CN 109119386 A CN109119386 A CN 109119386A
- Authority
- CN
- China
- Prior art keywords
- crystal grain
- diode
- lead frame
- package structure
- diode package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 claims abstract description 82
- 238000002360 preparation method Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims description 4
- 229910001020 Au alloy Inorganic materials 0.000 claims description 3
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种二极管封装结构及具有其结构的二极管，其中二极管封装结构包括导线架和多个相同尺寸大小的晶粒；其中，多个晶粒的第一电极面固定安装在导线架上作为第一电极；多个晶粒的第二电极面通过导电材料连接至导线架作为一个或多个第二电极；且多个晶粒并联排列设置；晶粒的尺寸大小取值范围为：40mil—80mil。其通过由多个完全相同的较小尺寸晶粒进行排列组合，从而达到解构晶粒尺寸再进行重组来组合成需求的特定电流二极管的目的，如此只需生产相同尺寸的晶粒，再由不同数量的晶粒进行排列组合而成不同特定电流的二极管即可。这就使得二极管的制备不再受晶粒尺寸的限制，同时也不会造成不同晶粒尺寸晶圆生产产能的互相冲突。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种二极管封装结构及具有其结构的二极管。
背景技术
二极管作为电子电路上主动整流的两端子电子元件，其动作方式为当阳极端电压高于阴极端时，电路上会有一定电流流动(顺向导通，电流从阳极到阴极)，而当阴极端电压高于阳极端时，二极管会对外加电压产生一定阻绝作用，无电流流通。
虽然二极管可以顺向导通，但因电流流经二极管晶粒时会产生一定阻抗，造成功耗及晶粒发热并透过二极管的包装散热。其中，二极管电流定义方式为产品通过一定顺向电流情况下，产品晶粒表面温度不超过特定(设定)温度。如果二极管要通过较大顺向电流而晶粒表面保持特定温度以下通常通过使用不同技术平台的晶粒或采用较大尺寸晶粒或加强散热能力包装来实现。
其中，当使用同一技术平台的二极管晶粒时，若想要通过较大的电流则需要使用较大尺寸的晶粒。因为较大尺寸的晶粒能够有效的分散电流，造成较低的电流密度及导通压降。使得较大的电流下总功耗保持一定，二极管晶粒表面的温度不至于过高.所以在同一个包装下，二极管的最大顺向电流的大小与其所包装的晶粒大小基本相一致。由此，相同包装不同最大顺向电流的二极管通常使用不同大小尺寸的晶粒。而利用不同尺寸大小的晶粒来制造不同最大顺向电流的二极管，则需要多种样式的晶粒存货，这就使得二极管的生产受到限制，从而影响二极管的生产效率。
发明内容
基于此，有必要针对传统的二极管封装结构限制二极管的生产效率的问题，提供一种二极管封装结构及具有其结构的二极管。
基于上述目的，本发明提供的一种二极管封装结构，包括导线架和多个相同尺寸大小的晶粒；
其中，多个所述晶粒的第一电极面固定安装在所述导线架上作为第一电极；多个所述晶粒的第二电极面通过导电材料连接至所述导线架作为一个或多个第二电极；且
多个所述晶粒并联排列设置；
所述晶粒的尺寸大小取值范围为：40mil—80mil。
在其中一个实施例中，所述晶粒的尺寸大小为50mil。
在其中一个实施例中，所述晶粒的电极面与所述导线架之间的固定安装方式为黏结。
在其中一个实施例中，所述晶粒通过焊接方式黏着在所述导线架上。
在其中一个实施例中，所述导线架为合金材料。
在其中一个实施例中，所述导线架的材料包括铜合金、Ni-Pd合金和Ni-Pd-Au合金中的任意一种。
在其中一个实施例中，每相邻两个所述晶粒之间具有预设间隔距离。
在其中一个实施例中，所述预设间隔距离的取值范围为：2mil—80mil。
相应的，基于同一发明构思，本发明还提供了一种二极管，采用上述任一种二极管封装结构制备而成。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。
图1为本发明第一实施例提供的二极管的剖面示意图；
图2为本发明第二实施例提供的二极管的剖面示意图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本发明所属领域技术人员所理解的通常意义。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。在本发明的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
图1为本发明第一实施例提供的二极管的剖面示意图；图2为本发明第二实施例提供的二极管的剖面示意图；如图1和图2所示，本实施例提供的二极管100封装结构包括导线架110和多个相同尺寸大小的晶粒120。其中，多个晶粒120的同一电极面固定安装在导线架110上。具体的，多个晶粒120的第一电极面固定安装在导线架110上并作为二极管封装结构中的第一电极。多个晶粒120的第二电极面通过导电材料连接至导线架110作为封装结构中的一个或多个第二电极。
并且，多个晶粒120并联排列设置。此处需要说明的是，每个晶粒120的尺寸大小取值范围为：40mil—80mil。由此，其通过采用多个尺寸大小在40mil—80mil之间的较小尺寸晶粒120，由多个完全相同的较小尺寸晶粒120进行排列组合，从而达到解构晶粒120 尺寸再进行重组来组合成需求的特定电流二极管的目的，如此一来便不再需要准备不同大小尺寸的晶粒120进行二极管的封装制备，只需要生产相同尺寸的晶粒120，再由不同数量的晶粒120进行排列组合而成不同特定电流的二极管即可。这就使得二极管的制备不再受晶粒120尺寸的限制，同时也不会造成不同晶粒120尺寸晶圆生产产能的互相冲突。
其中，需要说明的是，在本发明的一具体实施例中，每个晶粒120的尺寸大小优选为 50mil。这是因为晶粒120的设计包含流通电流的主动区及电场终结的终端区。缩小主动区可以缩小晶粒120的尺寸但同时也限制了流通电流的量以及封装的可能性，因为不可能有无限小的晶粒120封装，特定的最小尺寸在制备工艺上受到限制。因此，晶粒120尺寸大小优选50mil，不仅在制备工艺上不受限制，能够简便的制备得到，同时还可以进行多个晶粒120的组合封装，使得二极管的制备更加不受限制。
同时，采用上述多晶粒120组合方式，不会对二极管的功耗产生任何影响。如：4A电流流过一个100mil的晶粒120，假设VF＝1V，功耗为4AX1V＝4W，则电流密度＝4A/(100mil)2＝0.0004A/mil2。当使用四个50mil晶粒120来取代这一个100mil的晶粒120，电流同样为4A。那么这4A电流平均分散在这4个50mil的晶粒120上，也就是每一个晶粒120上流经1A电流。则此时的电流密度＝1A/(50mil)2＝0.0004A/mil2。电流密度相同且晶粒120为同种设计，所以VF相同等于1V。单一一个晶粒120的功耗等于1AX1V＝1W，4 个50mil的晶粒120功耗总和为1WX4pcs＝4W。由此可见，其与上述4A电流流过一个 100mil的晶粒120VF＝1V功耗为4AX1V＝4W相同。
此外，还需要指出的是，每个晶粒120的电极面与导线架110之间的固定安装方式为黏结。优选的，每个晶粒120通过焊接方式黏着在导线架110上。由此，在使用多个相同的小尺寸晶粒120进行重组进行二极管的封装制备时，可选择die bonding(模片键合)机台抓取最小尺寸晶粒120为制作目标，并利用die bonding方式焊接，根据二极管目标电流在平台上bonding(黏结)特定数量晶粒120以达到特定电流的目的。后续再利用wire bonding(打线)方式连接晶粒120正面与封装材的特定位置。由此，不需要设置复杂的封装工艺即可实现多晶粒120重组模式的二极管封装。
其中，在本发明的二极管封装结构中，导线架110为合金材料。优选的，导线架110的材料可包括铜合金、Ni-Pd合金和Ni-Pd-Au合金中的任意一种。
还需要说明的是，由于多个相同的晶粒120并联设置在导线架110上，因此导线架110 的可焊接面积限制了可黏着的晶粒120数的最大数量。但是，在进行多个晶粒120的拼接重组过程中，晶粒120数量的确定可基于以相同的导通阻抗为二极管电流设定依据。具体的，晶粒120的摆放数量根据预设的需求电流来决定。
优选的，在本发明的二极管封装结构的一具体实施例中，每相邻两个晶粒120之间设置有预设间隔距离。其通过设置每相邻两个晶粒120之间具有一定的间隔，使得多个晶粒120分散黏贴于导线架110上，由此可协助各个晶粒120快速散热，不至于单一晶粒120 热集中的现象，同时也避免了相邻晶粒120之间热集中的现象，有效提高了二极管的散热能力，进而提高了二极管的可靠性。此处需要说明的是，预设间隔距离优选为2mil—80mil。通过设置每相邻两个晶粒120之间的预设间隔距离在2mil—80mil之间，既保证了封装后的二极管的质量，同时也使得晶粒120与晶粒120之间能够进行良好的散热。更加优选的，预设间隔距离可设置为5mil—15mil。
相应的，基于同一发明构思，本发明还提供了一种二极管100，采用上述任一种二极管封装结构制备而成。由于本发明提供的二极管100采用的是上述任一种二极管封装结构制备而成，因此重复之处不再赘述。
本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
Claims (9)
1.一种二极管封装结构，其特征在于，包括导线架和多个相同尺寸大小的晶粒；
其中，多个所述晶粒的第一电极面固定安装在所述导线架上作为第一电极；多个所述晶粒的第二电极面通过导电材料连接至所述导线架作为一个或多个第二电极；且
多个所述晶粒并联排列设置；
所述晶粒的尺寸大小取值范围为：40mil—80mil。
2.根据权利要求1所述的二极管封装结构，其特征在于，所述晶粒的尺寸大小为50mil。
3.根据权利要求1所述的二极管封装结构，其特征在于，所述晶粒的电极面与所述导线架之间的固定安装方式为黏结。
4.根据权利要求3所述的二极管封装结构，其特征在于，所述晶粒通过焊接方式黏着在所述导线架上。
5.根据权利要求1所述的二极管封装结构，其特征在于，所述导线架为合金材料。
6.根据权利要求5所述的二极管封装结构，其特征在于，所述导线架的材料包括铜合金、Ni-Pd合金和Ni-Pd-Au合金中的任意一种。
7.根据权利要求1所述的二极管封装结构，其特征在于，每相邻两个所述晶粒之间具有预设间隔距离。
8.根据权利要求7所述的二极管封装结构，其特征在于，所述预设间隔距离的取值范围为：2mil—80mil。
9.一种二极管，其特征在于，采用权利要求1至8任一项所述的二极管封装结构制备而成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886753.5A CN109119386A (zh) | 2018-08-06 | 2018-08-06 | 二极管封装结构及具有其结构的二极管 |
| TW108207515U TWM584545U (zh) | 2018-08-06 | 2019-06-13 | 二極體封裝結構 |
| TW108120499A TW202008469A (zh) | 2018-08-06 | 2019-06-13 | 二極體封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810886753.5A CN109119386A (zh) | 2018-08-06 | 2018-08-06 | 二极管封装结构及具有其结构的二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109119386A true CN109119386A (zh) | 2019-01-01 |
Family
ID=64851922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810886753.5A Pending CN109119386A (zh) | 2018-08-06 | 2018-08-06 | 二极管封装结构及具有其结构的二极管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109119386A (zh) |
| TW (2) | TW202008469A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420196A (zh) * | 2010-09-27 | 2012-04-18 | 三垦电气株式会社 | 半导体模块的设计方法、半导体模块 |
| CN202651113U (zh) * | 2012-07-20 | 2013-01-02 | 江阴金扬光电科技有限公司 | 一种集成式封装led光源器件 |
| CN103943619A (zh) * | 2014-05-08 | 2014-07-23 | 江苏洪昌科技股份有限公司 | 一种车用照明的大功率led cob倒装封装结构 |
| CN206076231U (zh) * | 2016-09-26 | 2017-04-05 | 佛山市国星光电股份有限公司 | 一种led灯丝及其灯丝灯 |
| CN106783762A (zh) * | 2017-02-22 | 2017-05-31 | 捷捷半导体有限公司 | 一种双芯片垂直并联方式的二极体封装结构和制造方法 |
-
2018
- 2018-08-06 CN CN201810886753.5A patent/CN109119386A/zh active Pending
-
2019
- 2019-06-13 TW TW108120499A patent/TW202008469A/zh unknown
- 2019-06-13 TW TW108207515U patent/TWM584545U/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420196A (zh) * | 2010-09-27 | 2012-04-18 | 三垦电气株式会社 | 半导体模块的设计方法、半导体模块 |
| CN202651113U (zh) * | 2012-07-20 | 2013-01-02 | 江阴金扬光电科技有限公司 | 一种集成式封装led光源器件 |
| CN103943619A (zh) * | 2014-05-08 | 2014-07-23 | 江苏洪昌科技股份有限公司 | 一种车用照明的大功率led cob倒装封装结构 |
| CN206076231U (zh) * | 2016-09-26 | 2017-04-05 | 佛山市国星光电股份有限公司 | 一种led灯丝及其灯丝灯 |
| CN106783762A (zh) * | 2017-02-22 | 2017-05-31 | 捷捷半导体有限公司 | 一种双芯片垂直并联方式的二极体封装结构和制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWM584545U (zh) | 2019-10-01 |
| TW202008469A (zh) | 2020-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105981274B (zh) | 电力用半导体模块 | |
| US8669650B2 (en) | Flip chip semiconductor device | |
| DE102007006447A1 (de) | Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls | |
| CN104966704B (zh) | 一种低热阻的压接式功率器件封装 | |
| DE102006012665A1 (de) | Anschlussbox für ein Solarzellenpanel | |
| CN103887292B (zh) | 堆叠式双芯片封装结构及其制备方法 | |
| CN109473415A (zh) | 具有顶侧冷却部的smd封装 | |
| CN105870115A (zh) | 一种多芯片3d封装结构 | |
| CN109119386A (zh) | 二极管封装结构及具有其结构的二极管 | |
| CN104241362A (zh) | 半导体器件 | |
| CN103715161A (zh) | 芯片装置，芯片封装和用于制作芯片装置的方法 | |
| CN104851860B (zh) | 一种集成电路管芯及制造方法 | |
| CN207474451U (zh) | 一种引线框架 | |
| CN108637517A (zh) | 一种减少qfn芯片焊接气泡率的方法及其钢网结构 | |
| CN109671683A (zh) | 半导体器件 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN204315565U (zh) | 引线框架 | |
| WO2021047078A1 (zh) | 一种压接式功率开关模块及其制备方法 | |
| CN207474491U (zh) | 一种cob封装结构及包括该结构的led显示模组 | |
| CN115602672A (zh) | 一种多芯片堆叠封装结构 | |
| CN110459524A (zh) | 封装用基板、芯片及封装方法 | |
| CN106340500B (zh) | 一种具有不同截面直径焊线的功率模块 | |
| CN103985694B (zh) | 集成电路组件及其封装组件 | |
| CN218647917U (zh) | 一种功率模块 | |
| CN218647940U (zh) | 一种功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190101 |