CN109103259A - 一种积累型dmos器件 - Google Patents
一种积累型dmos器件 Download PDFInfo
- Publication number
- CN109103259A CN109103259A CN201810954184.3A CN201810954184A CN109103259A CN 109103259 A CN109103259 A CN 109103259A CN 201810954184 A CN201810954184 A CN 201810954184A CN 109103259 A CN109103259 A CN 109103259A
- Authority
- CN
- China
- Prior art keywords
- lightly doped
- groove
- pregionp
- type
- polygate electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000005036 potential barrier Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
本发明提供一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极、N+衬底、N‑漂移区和金属化源极，N‑漂移区的上层具有N‑型轻掺杂区，N‑型轻掺杂区正上方具有N+重掺杂区，N‑漂移区内部还具有第一沟槽和第二沟槽，第一沟槽中具有多晶硅栅电极和正电荷区，多晶硅栅电极与金属化源极之间通过第二介质层隔离，正电荷区位于多晶硅栅电极的正下方，N‑型轻掺杂区下表面的深度小于多晶硅栅电极下表面的深度；本发明解决常规积累型功率DMOS为常开型器件的问题，本发明除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、反向耐压较高、体二极管反向恢复特性好以及不存在寄生三极管等优点。
Description
技术领域
本发明涉及功率半导体技术，特别涉及一种积累型DMOS器件。
背景技术
功率DMOS因其开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好等优点，在功率变换领域起到重要作用。在大电流下，功率DMOS具有负的温度系数，没有双极型功率器件的二次击穿问题，安全工作区较大。功率DMOS器件的发展是在MOS器件自身优点的基础上，努力提高耐压和降低损耗的过程。
最初DMOS由于其输入阻抗高，驱动简单，被认为是理想的开关器件。然而，源漏之间的内阻限定了DMOS的功率处理能力。功率DMOS的导通电阻包括：源区电阻、沟道电阻、积累电阻、JFET电阻、漂移区电阻和漏区电阻。对于低压DMOS来说，沟道电阻在总导通电阻中占有较重要的比重。为了降低功率DMOS的沟道电阻，以适应低功耗场合的应用，研究者提出了积累型的功率DMOS器件，即用与衬底相同掺杂的积累型沟道替代传统的反型层沟道。但是，积累型功率DMOS由于在栅上不加电压时始终处于导通状态，是一种常开型器件，因此具有较大的静态功耗。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。
为实现上述发明目的，本发明采用的技术方案如下：
一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极、N+衬底、N-漂移区和金属化源极，所述N-漂移区的上层具有N-型轻掺杂区，所述N-型轻掺杂区正上方具有N+重掺杂区，所述N+重掺杂区的上表面与金属化源极接触，所述N-漂移区内部还具有第一沟槽和第二沟槽，所述第一沟槽沿N+重掺杂区上表面中部垂直向下依次贯穿N+重掺杂区和N-型轻掺杂区后延伸入N-漂移区中，所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区上表面垂直向下依次贯穿N+重掺杂区和N-型轻掺杂区后延伸入N-漂移区中，所述第一沟槽中具有多晶硅栅电极和正电荷区，所述多晶硅栅电极两侧具有栅氧化层，所述多晶硅栅电极与金属化源极之间通过第二介质层隔离，所述正电荷区位于多晶硅栅电极的正下方，所述正电荷区中填充有正性电荷，所述正电荷区外围被第一介质层包围，所述正电荷区与多晶硅栅电极之间通过第一介质层隔离；所述第二沟槽的上部填充有金属区，所述金属区的上表面与金属化源极直接接触，所述金属区的正下方具有多晶硅场板和第三介质层，所述多晶硅场板的侧面及底部被第三介质层包围，所述金属区与N-型轻掺杂区之间形成肖特基接触，金属区与N+重掺杂区形成欧姆接触，所述N-型轻掺杂区的宽度等于或小于金属区与N-型轻掺杂区形成的肖特基结在不加偏置时的势垒区宽度，所述N-型轻掺杂区下表面的深度大于金属区的下表面的深度，所述N-型轻掺杂区下表面的深度小于多晶硅栅电极下表面的深度。
作为优选方式，所述第三介质层为二氧化硅、或者二氧化硅和氮化硅的复合材料。
作为优选方式，所述正电荷区内部填充的正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在第一介质层中形成。
作为优选方式，在多晶硅场板和正电荷区的底部，注入了P型埋层。
作为优选方式，器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
本发明的有益效果为：本发明所提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。本发明提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、反向耐压较高、体二极管反向恢复特性好以及不存在寄生三极管等优点。
附图说明
图1是本发明实施例1所提供的积累型功率DMOS的剖面结构示意图；
图2是本发明实施例2所提供的积累型功率DMOS剖面结构示意图；
1为金属化漏极，2为N+衬底，3为N-漂移区，4为多晶硅栅电极，5为正电荷区，6为多晶硅场板，7为金属区，81为第一介质层，82为栅氧化层，83为第二介质层，84为第三介质层，9为N+重掺杂区，10为N-型轻掺杂区，11为金属化源极，12为第一沟槽，13为第二沟槽，14为P型埋层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种积累型DMOS器件，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N-漂移区3和金属化源极11，所述N-漂移区3的上层具有N-型轻掺杂区10，所述N-型轻掺杂区10正上方具有N+重掺杂区9，所述N+重掺杂区9的上表面与金属化源极11接触，所述N-漂移区3内部还具有第一沟槽12和第二沟槽13，所述第一沟槽12沿N+重掺杂区9上表面中部垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区10后延伸入N-漂移区3中，所述第二沟槽13位于第一沟槽两侧，第二沟槽13沿N+重掺杂区9上表面垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区10后延伸入N-漂移区3中，所述第一沟槽中具有多晶硅栅电极4和正电荷区5，所述多晶硅栅电极4两侧具有栅氧化层82，所述多晶硅栅电极4与金属化源极11之间通过第二介质层83隔离，所述正电荷区5位于多晶硅栅电极4的正下方，所述正电荷区5中填充有正性电荷，所述正电荷区5外围被第一介质层81包围，所述正电荷区5与多晶硅栅电极4之间通过第一介质层81隔离；所述第二沟槽的上部填充有金属区7，所述金属区7的上表面与金属化源极11直接接触，所述金属区7的正下方具有多晶硅场板6和第三介质层84，所述多晶硅场板6的侧面及底部被第三介质层84包围，所述金属区7与N-型轻掺杂区10之间形成肖特基接触，金属区7与N+重掺杂区9形成欧姆接触，所述N-型轻掺杂区10的宽度等于或小于金属区7与N-型轻掺杂区10形成的肖特基结在不加偏置时的势垒区宽度，所述N-型轻掺杂区10下表面的深度大于金属区7的下表面的深度，所述N-型轻掺杂区10下表面的深度小于多晶硅栅电极4下表面的深度。
优选的，所述第三介质层84为二氧化硅、或者二氧化硅和氮化硅的复合材料。
优选的，所述正电荷区5内部填充的正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在第一介质层81中形成。
优选的，器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
本实施例具体的工作原理详述如下：
(1)器件的正向导通
正向导通模式下，器件的电极连接为：多晶硅栅电极4和金属化漏极1接正电位，金属化源极11接零电位。当多晶硅栅电极4为零电位或所加正电压非常小时，由于金属区7和N-型轻掺杂区10形成的肖特基结存在势垒区，同时，多晶硅栅电极4和N-型轻掺杂区10存在功函数差，且N-型轻掺杂区10的宽度等于或小于金属区7与N-型轻掺杂区10形成的肖特基结在不加偏置时的势垒区宽度，因此，N-型轻掺杂区10完全耗尽，电子通道被阻断。因此，本发明提供的积累型DMOS器件为常关型器件。
随着多晶硅栅电极4所加正电压的增加，N-型轻掺杂区10内的耗尽区逐渐减小，器件由关断状态向开启状态转换。由于由于采用N-型轻掺杂区10代替了常规功率MOS中的P型体区，器件更易开启，降低了DMOS器件的阈值电压。当器件开启之后，由于N-型轻掺杂区10内靠近栅氧化层82的一侧产生电子积累层，这位电流流动提供了一条低阻通道，导通电阻得到降低，积累型DMOS器件导通，电子在金属化漏极1正电位的作用下从N+重掺杂区9流向N-型轻掺杂区10，再达到金属化漏极1，构成正向电流。由于本发明采取了更高的N-漂移区3的掺杂浓度，有利于进一步降低导通电阻。
(2)器件的反向阻断
反向阻断模式下，器件的电极连接为：多晶硅栅电极4和金属化源极11接零电位，金属化漏极1接正电位。由于零偏压时金属区7和栅氧化层82之间的N-型轻掺杂区10已经被完全耗尽，多子电子的导电通路被夹断。当增加反向电压时，金属区7与N-型轻掺杂区10形成的肖特基结反向偏置，势垒区展宽，N-漂移区3开始承受反向耐压。由于多晶硅场板6以及正电荷区5的存在，使N-漂移区3中形成横向电场，可以辅助N-漂移区3耗尽，使漂移区电场接近矩形分布，因此可以提高击穿电压，减小肖特基结的漏电。
(3)体二极管反向恢复特性
由于本发明所提供的积累型功率DMOS的寄生体二极管不是PN结，而是肖特基结，在体二极管正向导通时，漂移区不存在过剩的少数载流子，因此体二极管的反向恢复时间短，反向恢复特性好。
此外，由于本发明所提供的积累型功率DMOS不存在P型体区，也就不存在寄生双极型晶体管，故没有寄生双极型晶体管开启带来的一系列可靠性问题。
实施例2
如图2所示，本实施例的结构为在实施例1的基础上，在多晶硅场板6和正电荷区5的底部，注入了P型埋层14。这样在器件反向阻断时，P型埋层14和N-漂移区3形成横向电场，进一步增加了器件的击穿电压。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种积累型DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N-漂移区(3)和金属化源极(11)，所述N-漂移区(3)的上层具有N-型轻掺杂区(10)，所述N-型轻掺杂区(10)正上方具有N+重掺杂区(9)，所述N+重掺杂区(9)的上表面与金属化源极(11)接触，所述N-漂移区(3)内部还具有第一沟槽(12)和第二沟槽(13)，所述第一沟槽(12)沿N+重掺杂区(9)上表面中部垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(10)后延伸入N-漂移区(3)中，所述第二沟槽(13)位于第一沟槽两侧，第二沟槽(13)沿N+重掺杂区(9)上表面垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(10)后延伸入N-漂移区(3)中，所述第一沟槽中具有多晶硅栅电极(4)和正电荷区(5)，所述多晶硅栅电极(4)两侧具有栅氧化层(82)，所述多晶硅栅电极(4)与金属化源极(11)之间通过第二介质层(83)隔离，所述正电荷区(5)位于多晶硅栅电极(4)的正下方，所述正电荷区(5)中填充有正性电荷，所述正电荷区(5)外围被第一介质层(81)包围，所述正电荷区(5)与多晶硅栅电极(4)之间通过第一介质层(81)隔离；所述第二沟槽的上部填充有金属区(7)，所述金属区(7)的上表面与金属化源极(11)直接接触，所述金属区(7)的正下方具有多晶硅场板(6)和第三介质层(84)，所述多晶硅场板(6)的侧面及底部被第三介质层(84)包围，所述金属区(7)与N-型轻掺杂区(10)之间形成肖特基接触，金属区(7)与N+重掺杂区(9)形成欧姆接触，所述N-型轻掺杂区(10)的宽度等于或小于金属区(7)与N-型轻掺杂区(10)形成的肖特基结在不加偏置时的势垒区宽度，所述N-型轻掺杂区(10)下表面的深度大于金属区(7)的下表面的深度，所述N-型轻掺杂区(10)下表面的深度小于多晶硅栅电极(4)下表面的深度。
2.根据权利要求1所述的一种积累型DMOS器件，其特征在于：所述第三介质层(84)为二氧化硅、或者二氧化硅和氮化硅的复合材料。
3.根据权利要求1所述的一种积累型DMOS器件，其特征在于：所述正电荷区(5)内部填充的正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在第一介质层(81)中形成。
4.根据权利要求1所述的一种积累型DMOS器件，其特征在于：在多晶硅场板6和正电荷区5的底部，注入了P型埋层(14)。
5.根据权利要求1所述的一种积累型DMOS器件，其特征在于：器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810954184.3A CN109103259A (zh) | 2018-08-21 | 2018-08-21 | 一种积累型dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810954184.3A CN109103259A (zh) | 2018-08-21 | 2018-08-21 | 一种积累型dmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109103259A true CN109103259A (zh) | 2018-12-28 |
Family
ID=64850515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810954184.3A Pending CN109103259A (zh) | 2018-08-21 | 2018-08-21 | 一种积累型dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103259A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
| CN113224148A (zh) * | 2021-04-29 | 2021-08-06 | 电子科技大学 | 具有氮化硅阻挡层的sgt器件及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3942419A1 (de) * | 1988-12-22 | 1990-06-28 | Fuji Electric Co Ltd | Halbleitervorrichtung |
| US6762128B2 (en) * | 2000-06-09 | 2004-07-13 | Bae Systems | Apparatus and method for manufacturing a semiconductor circuit |
| WO2009148695A2 (en) * | 2008-06-02 | 2009-12-10 | Maxpower Semiconductor Inc. | Edge termination for semiconductor devices |
| CN105957885A (zh) * | 2016-07-04 | 2016-09-21 | 电子科技大学 | 一种具有低导通电阻特性的槽栅mosfet器件 |
| CN106206738A (zh) * | 2016-08-22 | 2016-12-07 | 电子科技大学 | 一种积累型功率dmos器件 |
-
2018
- 2018-08-21 CN CN201810954184.3A patent/CN109103259A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3942419A1 (de) * | 1988-12-22 | 1990-06-28 | Fuji Electric Co Ltd | Halbleitervorrichtung |
| US6762128B2 (en) * | 2000-06-09 | 2004-07-13 | Bae Systems | Apparatus and method for manufacturing a semiconductor circuit |
| WO2009148695A2 (en) * | 2008-06-02 | 2009-12-10 | Maxpower Semiconductor Inc. | Edge termination for semiconductor devices |
| CN105957885A (zh) * | 2016-07-04 | 2016-09-21 | 电子科技大学 | 一种具有低导通电阻特性的槽栅mosfet器件 |
| CN106206738A (zh) * | 2016-08-22 | 2016-12-07 | 电子科技大学 | 一种积累型功率dmos器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224148A (zh) * | 2021-04-29 | 2021-08-06 | 电子科技大学 | 具有氮化硅阻挡层的sgt器件及制备方法 |
| CN113224148B (zh) * | 2021-04-29 | 2022-04-08 | 电子科技大学 | 具有氮化硅阻挡层的sgt器件及制备方法 |
| CN113224169A (zh) * | 2021-05-07 | 2021-08-06 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN108899370B (zh) | 集成电阻区的vdmos器件 | |
| CN109904155B (zh) | 一种集成高速反向续流二极管的碳化硅mosfet器件 | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| US11211485B2 (en) | Trench power transistor | |
| WO2020151088A1 (zh) | 一种极低反向恢复电荷超结功率vdmos | |
| CN113471290B (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN107437566B (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN109103259A (zh) | 一种积累型dmos器件 | |
| WO2019085850A1 (zh) | Igbt功率器件 | |
| CN109148591A (zh) | 一种集成肖特基二极管的碳化硅槽栅mos器件 | |
| CN109860303A (zh) | 一种积累型沟道的绝缘栅功率器件 | |
| CN110164975A (zh) | 一种积累型碳化硅功率mosfet器件 | |
| CN107393954B (zh) | 一种GaN异质结纵向场效应管 | |
| CN109860171A (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN108389895A (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN106098763B (zh) | 一种rc-ligbt器件及其制备方法 | |
| CN210092093U (zh) | 一种屏蔽栅功率mos的器件 | |
| CN103441151A (zh) | 一种低正向压降的二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181228 |
|
| RJ01 | Rejection of invention patent application after publication |