CN109102837A - 含有哑字线的三维一次编程存储器 - Google Patents

含有哑字线的三维一次编程存储器 Download PDF

Info

Publication number
CN109102837A
CN109102837A CN201811039690.6A CN201811039690A CN109102837A CN 109102837 A CN109102837 A CN 109102837A CN 201811039690 A CN201811039690 A CN 201811039690A CN 109102837 A CN109102837 A CN 109102837A
Authority
CN
China
Prior art keywords
line
storage
mute
otp
storage member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811039690.6A
Other languages
English (en)
Inventor
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Haicun Information Technology Co Ltd
Original Assignee
Hangzhou Haicun Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Haicun Information Technology Co Ltd filed Critical Hangzhou Haicun Information Technology Co Ltd
Priority to US16/125,713 priority Critical patent/US10580507B2/en
Priority to US16/125,714 priority patent/US10706945B2/en
Publication of CN109102837A publication Critical patent/CN109102837A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories

Abstract

为了降低精确预编程的时间，本发明提出一种含有哑字线的三维一次编程存储器（3D‑OTP）。OTP存储阵列含有一条哑字线和至少一条哑位线。只有位于哑字线和哑位线交叉处的哑存储元被编程；其它所有哑存储元均未编程。

Description

含有哑字线的三维一次编程存储器
本申请是申请号为201710246048.4、申请日为2017年4月14日的中国专利申请的分案申请。
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及一次编程存储器（OTP）。
背景技术
三维一次编程存储器（3D-OTP）是一种单体（monolithic）半导体存储器，它含有多个垂直堆叠的OTP存储元。3D-OTP存储元分布在三维空间中，而传统平面型OTP的存储元分布在二维平面上。相对于传统OTP，3D-OTP具有存储密度大，存储成本低等优点。此外，与闪存相比，3D-OTP数据寿命长（>100年），适合长久存储用户数据。
中国专利《三维只读存储器及其制造方法》（专利号：ZL98119572.5）提出了多种3D-OTP。图1描述了一种典型3D-OTP 00。它含有一个半导体衬底0和两个堆叠在衬底0上方的OTP存储层100、200。其中，存储层200叠置在存储层100上。半导体衬底0中的晶体管及其互连线构成一衬底电路（包括3D-OTP的周边电路）。每个存储层（如100）含有多条地址线（包括字线20a、20b…和位线30a、30b…）和多个OTP存储元（如1aa-1bb…）。每个存储层（如100）还含有多个OTP阵列。每个OTP阵列是在一个存储层（如100）中所有共享了至少一条地址线的存储元之集合。接触通道孔（如20av、30av）将地址线（如20a、30a）和衬底0耦合。
在现有技术中，每个OTP存储元存储一位信息，即每个存储元具有两种状态‛1’和‛0’：处于状态‛1’的存储元（‛1’存储元）能导通电流，而处于状态‛0’的存储元（‛0’存储元）则不能。由于每个存储元只能存储一位信息，3D-OTP的存储容量有限。
发明内容
本发明的主要目的是提供一种容量更大的3D-OTP。
本发明的另一目的是提供一种更廉价的3D-OTP。
本发明的另一目的是在存储元漏电流较大的情况下保证3D-OTP正常工作。
本发明的另一目的是在外界干扰较大时保证3D-OTP正常工作。
为了实现这些以及别的目的，本发明提出一种多位元三维一次编程存储器（多位元3D-OTP）。它含有多个堆叠在衬底上方并与该衬底耦合的OTP存储元。每个存储元含有一反熔丝膜，反熔丝膜的电阻在编程时从高阻态不可逆转地转变为低阻态。通过改变编程电流，已编程反熔丝膜具有不同电阻。OTP存储元具有N（N>2）种状态：0，1，… N-1。按其电阻从大到小排列为R0、R1... RN-1，其中，R0为状态’0’的电阻，R1为状态’1’的电阻，…RN-1为状态’N-1’的电阻。由于N>2，每个OTP存储元存储多位（>1位）信息。
为了避免由于存储元漏电流较大而使读过程出错，本发明提出一种“全读”模式。在全读模式下，一个读周期内将读出被选中字线上所有存储元的状态。读周期分两个阶段：预充电阶段和读阶段。在预充电阶段，一个OTP存储阵列中的所有地址线（包括所有字线和所有位线）均被预充电到读出放大器的偏置电压。在读阶段，所有位线悬浮；未选中字线上的电压不变，被选中字线上的电压上升到读电压VR，并通过存储元向相应的位线充电。通过测量这些位线上的电压变化，可以推算出各个存储元的状态。
为了在外界干扰较大时保证多位元3D-OTP的正常工作，本发明还提出采用差分读出放大器来测量存储元的状态。差分读出放大器的第一输入是待测数据存储元（存储数据的存储元）的位线电压Vb，第二输入是来自哑存储元（提供读出参考电压的存储元）的参考电压Vref。哑存储元也具有N种状态。为了测量数据存储元的状态，需要做N-1个测量。在第k（k=1，2，… N-1）个测量过程中，参考电压Vref,k = (Vk-1+Vk)/2，其中，Vk-1是’k-1’哑存储元的位线电压，Vk是’k’哑存储元的位线电压。如果Vref,k-1<Vb<V ref,k，则数据存储元的状态是’k’。
相应地，本发明提出一种多位元三维一次编程存储器（多位元3D-OTP），其特征在于含有：一含有晶体管的半导体衬底(0)；多个堆叠在衬底上方并与该衬底耦合的OTP存储元(1aa-1ad)；每个存储元含有一个反熔丝膜(22)，该反熔丝膜(22)的电阻在编程时不可逆转地从高阻态转变为低阻态；所述反熔丝膜(22)具有N（N>2）种状态，不同状态下的反熔丝膜(22)具有不同电阻，所述反熔丝膜的电阻值由一编程电流设定。
附图说明
图1是一种三维一次编程存储器（3D-OTP）的透视图。
图2A-图2D是具有四种状态的OTP存储元之截面图。
图3表示一种OTP存储元的电路符号。
图4A是四种OTP存储元的I-V图；图4B表示反熔丝电阻（RAF）与编程电流（IP）的关系。
图5A-图5C是三种OTP存储元的截面图。
图6A表示一种采用全读模式并使用单端读出放大器的OTP存储阵列；图6B是其电信号时序图。
图7A表示一种采用全读模式并使用差分读出放大器的OTP存储阵列；图7B-图7C是其电信号时序图。
图8A表示另一种采用全读模式并使用差分读出放大器的OTP存储阵列；图8B是其电信号时序图。
图9是一种含有哑字线的OTP存储阵列。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。在图6A、图7A、图8A和图9的电路图中，实心圆表示已编程存储元，空心圆表示未编程存储元。在本发明中，“/”表示“和”或“或”的关系。
具体实施方式
图2A-图2D是具有四种状态的OTP存储元1aa-1ad之截面图。它们分别处于四种状态：’0’, ‘1’, ‘2’, ‘3’。 每个OTP存储元（如1aa）含有一顶电极30a、一底电极20a、一反熔丝膜22和一准导通膜24。反熔丝膜22未编程时（图2A）具有高电阻。在编程后（图2B-图2D）不可逆转地转变为低电阻。准导通膜24具有如下特性：当外加电压的数值小于读电压或外加电压的方向与读电压相反时，准导通膜的电阻远大于其在读电压下的电阻。
由于存储元1aa未编程，其反熔丝膜22中没有形成任何导体丝（conducivefilament）。存储元1ab-1ad已编程，其反熔丝膜22中形成了具有不同大小的导体丝25x-25z。其中，存储元1ab中的导体丝25x最细，其电阻在所有已编程反熔丝膜中最大；存储元1ad中的导体丝25z最粗，其电阻在所有已编程反熔丝膜中最小；存储元1ac中的导体丝25y介于存储元1ab和1ad之间，其电阻也介于两者之间。
图3表示一种OTP存储元1的电路符号。存储元1含有一反熔丝12和一二极管14。反熔丝12含有反熔丝膜22，其电阻在编程时从高阻不可逆转地转变为低阻。二极管14含有准导通膜24，它泛指任何具有如下特征的二端器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。
图4A-图4B披露各种OTP存储元1aa-1ad的电学特性。图4A是四种状态’0’-’3’下存储元1aa-1ad的I-V特性图。其中，I-V曲线130对应于状态为’0’的存储元1aa，I-V曲线131对应于状态为’1’的存储元1ab，I-V曲线132对应于状态为’2’的存储元1ac，I-V曲线133对应于状态为’3’的存储元1ad。二极管12具有一导通电压（turn-on voltage）Von。当外加电压超过Von后，二极管12的电阻大为下降，这时存储元1的电阻主要由已编程反熔丝膜14的电阻决定。
图4B表示反熔丝电阻（RAF）与编程电流（IP）的关系。通过改变IP，已编程反熔丝具有不同电阻RAF。RAF与IP具有反比关系。对于状态’1’，其编程电流IP1较小，因此其电阻R1较大；对于状态’3’，其编程电流IP3较大，因此其电阻R3较小；状态’2’则介于状态’1’和状态’3’之间。总体说来，Ip1<Ip2<Ip3，R1>R2>R3。
图5A-图5C是三种OTP存储元1aa的截面图。在图5A的实施例中，底电极（字线）20a含有金属或高掺杂的半导体材料。顶电极（位线）30a含有金属或高掺杂的半导体材料。反熔丝膜22是一层绝缘介质（如氧化硅、氮化硅）。准导通膜24用于形成二极管14。对于半导体二极管14来说，底电极20a含有P+半导体材料、准导通膜24含有N-半导体材料、顶电极30a含有N+半导体材料；或者，底电极20a含有金属材料、准导通膜24含有P+/N-/N+二极管、顶电极30a另含金属材料。对于肖特基二极管14来说，底电极20a含有金属材料、准导通膜24含有N-半导体材料、顶电极30a含有N+半导体材料。对于陶瓷二极管14来说，底电极20a含有金属材料、准导通膜24含有陶瓷材料（如金属氧化物）、顶电极30a另含金属材料。
图5B的实施例与图5A类似，除了在反熔丝膜22和准导通膜24之间还含有一层导体材料26。该导体材料26最好是一层金属材料，以避免在编程时编程电流损伤准导通膜24。图5C的实施例比图5A和图5B简单。它没有一个独立的准导通膜24。在击穿反熔丝膜22后，顶电极30a和底电极20a自然形成一二极管。作为一个例子，底电极20a是高掺杂的P+半导体材料，顶电极30a是高掺杂的N+半导体材料。对于熟悉本领域的专业人士来说，OTP存储元1aa还可以采用很多其它形式。
为了避免由于存储元漏电流较大而使读过程出错，本发明提出一种“全读”模式。在全读模式下，一个读周期T内将读出被选中字线上所有存储元的状态。图6A-图6B表示一种采用全读模式并使用单端读出放大器58S读出数据的OTP存储阵列0A。它含有字线20a-20z、位线30a-30z和存储元1aa-1zz（括号中的数值是该存储元的状态）。读周期T分两个阶段：预充电阶段tpre和读阶段tR。在预充电阶段tpre，所有地址线（字线20a-20z和位线30a-30z）均被预充电到读出放大器58S的偏置电压Vi。
在读阶段tR，所有位线30a-30z悬浮，行解码器52基于地址信号52A将被选中字线20a上的电压上升到读电压VR，其它字线20b-20z上的电压保持在Vi。这时，字线20a通过存储元1aa-1az向位线30a-30z充电，位线30a-30z上的电压开始升高。这时通过改变列地址54A来逐一测量位线30a-30z的电压变化。对于每个列地址54A，列解码器54将选中一条位线（如30b），并将其电压信号Vb送到读出放大器58S的输入51中。当该信号Vb的大小超过读出放大器58S的阈值VT时，输出55翻转。通过测量输出55翻转的时间，可以推算出每个存储元（如位于所选中字线20a和所选中位线30b交叉处的OTP存储元1ab）的状态。
在上述读操作中，由于读出放大器58S的VT较小（~0.1V或更小），位线30a-30z上的电压变化都很小，最大电压变化delta(V)max~N*VT，远远小于读电压VR。只要存储元的I-V特性满足I(VR)>>I(-N*VT)，即使存储元具有较大的漏电流，也不会影响3D-OTP正常工作。
为了在外界干扰较大时保证多位元3D-OTP的正常工作，本发明提出使用差分读出放大器来测量存储元的状态。图7A-图7C表示第一种采用全读模式并使用差分读出放大器的OPT存储阵列0A。该实施例含有N-1（=3）个差分读出放大器58a-58c。差分读出放大器58a-58c均有两个输入，第一输入是数据存储元（存储数据的存储元）的位线电压Vb，第二输入是由哑存储元（提供参考电压的存储元）提供的参考电压Vref,1-Vref,3（图7A）。比方说，差分读出放大器58a的参考电压是Vref,1~(V’0’+V’1’)/2，它介于状态’0’位线电压（即在读出状态’0’存储元时的位线电压）和状态’1’位线电压（即在读出状态’1’存储元时的位线电压）之间，最好是其平均值。
为了产生这些参考电压Vref,1-Vref,3，存储阵列0A除了含有数据位线30a-30z（它们组成数据位线组30DT），还含有2N-2（=6）条哑位线31a-31f（它们组成哑位线组30DY）。每条字线（如20a）含有2N-2（=6）个哑存储元1a0-1z5。这些哑存储元1a0-1z3具有N种状态。其中，字线20a上哑存储元1a0-1a5的状态分别为’0’, ‘1’, ‘1’, ‘2’, ‘2’, ‘3’ （图7A）。对于Vref,1来说，由于哑位线31a（与状态’0’存储元电耦合）和哑位线31b（与状态’1’存储元电耦合）短接，读出放大器58a的第二输入53a具有如下参考电压Vref,1~(V’0’+V’1’)/2。对于Vref,2来说，由于哑位线31c（与状态’1’存储元电耦合）和哑位线31d（与状态’2’存储元电耦合）短接，读出放大器58b的第二输入53b具有如下参考电压Vref,2~(V’1’+V’2’)/2。对于Vref,3来说，由于哑位线31e（与状态’2’存储元电耦合）和哑位线31f（与状态’3’存储元电耦合）短接，读出放大器58c的第二输入53c具有如下参考电压Vref,3~(V’2’+V’3’)/2（图7B）。
为了测量数据存储元的状态，需要在N-1（=3）个差分读出放大器58a-58c处做N-1（=3）个测量。在第k（k=1，2，… N-1）个测量过程中，如果Vref,k-1<Vb<V ref,k，则数据存储元的状态是’k’。在此以数据存储元1ab（状态’2’）为例。对于与数据存储元1ab电耦合的数据位线30b，其电压51为状态’2’位线电压。在读出放大器58a-58c与Vref,1-Vref,3比较后，读出放大器58a和58b的输出55a和55b为高，读出放大器58c的输出55c为低。相应地，存储元1ab的状态能被推算出（图7C）。
图8A-图8B表示第二种采用全读模式并使用差分读出放大器的OPT存储阵列0A。差分读出放大器58D的第一输入是数据存储元的位线电压Vb，第二输入为参考电压Vref。存储阵列0A只需N（=4）条哑位线，每条字线（如20a）含有N（=4）个哑存储元1a0-1z3。这些哑存储元1a0-1z3具有N种状态（图8A）。为了测量数据存储元的状态，需要做N-1次测量。在第k（k=1，2，… N-1）次测量过程中，参考电压Vref,k = (Vk-1+Vk)/2，其中，Vk-1是状态’k-1’哑存储元的位线电压，Vk是状态’k’哑存储元的位线电压。如果Vref,k-1<Vb<V ref,k，则待测数据存储元的状态是k（图8B）。
在此以数据存储元1ab（状态’2’）为例。在第一次测量T1时，控制信号56a为高，其它控制信号56b和56c为低，这时传输晶体管（pass transistors） 56a1和56a2导通，差分读出放大器58D的第二输入53上的信号是Vref,1~(V’0’+V’1’)/2。由于位线30b（状态’2’）上的电压大于第二输入53的电压Vref,1，差分放大器58D输出55为高。在第二次测量T2时，控制信号56b为高，其它控制信号56a和56c为低，这时传输晶体管 56b1和56b2导通，第二输入53上的信号是Vref,2~(V’1’+V’2’)/2，差分放大器58D输出55还为高。在第三次测量T3时，控制信号56c为高，其它控制信号56a和56b为低，这时传输晶体管 56c1和56c2导通，第二输入53上的信号是Vref,3~(V’2’’+V’3’)/2，差分放大器58D输出55为低。通过分析三次测量T1, T2, T3时的输出55，可以读出存储元1ab的信息（图8B）。
在上述实施例（图6A-图8B）中，行解码器52、列解码器54和差分读出放大器58a-58c均位于衬底0上，它们是衬底电路0K的一部分。而存储阵列0A堆叠在衬底电路0K之上，并覆盖至少部分衬底电路0K。与传统的平面型OTP相比，3D-OTP芯片具有较小面积，成本较低。
所有的哑存储元都需要在出厂测试时进行预编程，预编程需要对哑存储元的电阻做精确控制。对于图7A（或图8A）的实施例来说，每条字线上都有2N-2个（或N个）哑存储元，存储阵列0A（含有M条数据字线和N条数据位线）中的哑存储元数目为(2N-2)*M（或N*M）。这些哑存储元都需要进行精确预编程，过多的精确预编程会导致测试时间过长。为了降低精确预编程的时间，需要减少哑存储元的编程量。因此，本发明还提出一种含有哑字线的OTP存储阵列。如图9所示，OTP存储阵列0A含有多条数据字线20a、20b… 20y, 20z，以及一条哑字线20D。预编程仅对哑字线和哑位线交叉处的哑存储元1D1-1D5进行，其它哑存储元（如1a0-1a5, 1b0-1b5, 1y0-1y5, 1z0-1z5）均不需要预编程（它们均处于未编程状态）。在读过程中，除了将被选中字线（如20a）上的电压升高到VR，同时还将哑字线20D上的电压升高到VR。由于哑字线20D与所有数据位线30a-30z交叉处的哑存储元1Da-1Dz均未编程，哑字线20D上的电压升高不会影响数据位线30a-30z上的信号。此外，由于被选中字线（如20a）与所有哑位线31a-31f交叉处的哑存储元1a0-1a5也均未编程，被选中字线上的电压升高也不会影响哑位线31a-31f上的信号。因此，其读过程与图7A-图8B类似。
注意到，在图7A-图9的实施例中，为了保证哑存储元具有良好性能，所有的哑字线、哑位线和哑存储元最好放置在OTP存储阵列0A的中间位置。比如说，哑字线20D放置在OTP存储阵列0A的中间位置；哑位线31a-31f也放置在OTP存储阵列0A的中间位置。
本说明书中的例子虽然是横向3D-OTP（即存储层的方向平行于衬底0），对于熟悉本领域的专业人士来说，这些实施例均可以应用到纵向3D-OTP（即存储串的方向垂直于衬底0）中。纵向3D-OTP可参考申请日为2016年4月16日，申请号为201610234999.5的中国专利申请《三维纵向一次编程存储器》。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。比如说，除了具有N=4种状态（即每个存储元存储2位信息），本发明还可以推广到N=8种或更多种状态（即每个存储元存储3位或更多位信息）。本发明中的哑字线和哑位线设计理念还可以推广到其它半导体存储器中。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。

Claims (10)

1.一种三维一次编程存储器，其特征在于含有：
一含有晶体管的半导体衬底(0)；
一堆叠在该半导体衬底(0)上方并含有多条数据字线(20a-20z)和多条数据位线(30a-30z)的OTP存储阵列(0A)；
一条与该数据字线(20a-20z)平行的哑字线(20D)；
一条与该数据位线线(30a-30z)平行的哑位线(31b)；
一位于在该哑字线(20D)和该哑位线(31b)交叉处的哑存储元(1D1)，该哑存储元(1D1)已编程；
位于所述数据字线(20a-20z)和该哑位线(31b)交叉处的所有哑存储元(1a1-1z1)均未编程；位于该哑字线(20D)和所述数据位线(30a-30z)交叉处的所有哑存储元(1Da-1Dz)均未编程。
2.一种半导体存储器，其特征在于含有：
一含有多条数据字线(20a-20z)和多条数据位线(30a-30z)的存储阵列(0A)；
一条与该数据字线(20a-20z)平行的哑字线(20D)；
一条与该数据位线线(30a-30z)平行的哑位线(31b)；
一位于在该哑字线(20D)和该哑位线(31b)交叉处的哑存储元(1D1)，该哑存储元(1D1)已编程；
位于所述数据字线(20a-20z)和该哑位线(31b)交叉处的所有哑存储元(1a1-1z1)均未编程；位于该哑字线(20D)和所述数据位线(30a-30z)交叉处的所有哑存储元(1Da-1Dz)均未编程。
3.根据权利要求1或2所述的存储器，其特征还在于含有：一差分读出放大器(58a,58D)，该差分读出放大器(58a, 58D)的一个输入(53a, 53)与该哑位线(31b)耦合。
4.根据权利要求1或2所述的存储器，其特征还在于含有：一条与该数据位线线(30a-30z)平行的第二哑位线(31a)。
5.根据权利要求4所述的存储器，其特征还在于含有：一位于在该哑字线(20D)和该第二哑位线(31a)交叉处的第二哑存储元(1D0)，该第二哑存储元(1D0)未编程。
6.根据权利要求5所述的存储器，其特征还在于含有：一差分读出放大器(58a, 58D)，该差分读出放大器(58a, 58D)的一个输入(53a, 53)与该哑位线(31b)和该第二哑位线(31a)耦合。
7.根据权利要求5所述的存储器，其特征还在于含有：一条与该数据位线线(30a-30z)平行的第三哑位线(31d)。
8.根据权利要求7所述的存储器，其特征还在于含有：一位于在该哑字线(20D)和该第三哑位线(31d)交叉处的第三哑存储元(1D3)。
9.根据权利要求8所述的存储器，其特征还在于：该第三哑存储元(1D3)已编程，其电阻与该哑存储元(1D1)不同。
10.根据权利要求9所述的存储器，其特征还在于含有：一第二差分读出放大器(58b,58D)，该差分读出放大器(58b, 58D)的一个输入(53b, 53)与该第三哑位线(31d)耦合。
CN201811039690.6A 2016-04-14 2017-04-14 含有哑字线的三维一次编程存储器 Pending CN109102837A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/125,713 US10580507B2 (en) 2016-04-14 2018-09-09 Three-dimensional one-time-programmable memory with a dummy word line
US16/125,714 US10706945B2 (en) 2016-04-14 2018-09-09 Double-biased three-dimensional one-time-programmable memory

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2016102380127 2016-04-14
CN201610238012 2016-04-14
CN201710246048.4A CN107301878B (zh) 2016-04-14 2017-04-14 多位元三维一次编程存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710246048.4A Division CN107301878B (zh) 2016-04-14 2017-04-14 多位元三维一次编程存储器

Publications (1)

Publication Number Publication Date
CN109102837A true CN109102837A (zh) 2018-12-28

Family

ID=60038390

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710246048.4A Active CN107301878B (zh) 2016-04-14 2017-04-14 多位元三维一次编程存储器
CN201811039689.3A Pending CN109119121A (zh) 2016-04-14 2017-04-14 双偏置的三维一次编程存储器
CN201811039690.6A Pending CN109102837A (zh) 2016-04-14 2017-04-14 含有哑字线的三维一次编程存储器
CN201810860764.6A Pending CN108806756A (zh) 2016-04-14 2017-04-14 含有多条哑位线的多位元三维一次编程存储器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201710246048.4A Active CN107301878B (zh) 2016-04-14 2017-04-14 多位元三维一次编程存储器
CN201811039689.3A Pending CN109119121A (zh) 2016-04-14 2017-04-14 双偏置的三维一次编程存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810860764.6A Pending CN108806756A (zh) 2016-04-14 2017-04-14 含有多条哑位线的多位元三维一次编程存储器

Country Status (2)

Country Link
US (4) US10102917B2 (zh)
CN (4) CN107301878B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180190716A1 (en) * 2016-04-16 2018-07-05 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical Multiple-Time-Programmable Memory Comprising No Separate Diode Layer
US20180190715A1 (en) * 2016-04-16 2018-07-05 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical Multiple-Time-Programmable Memory with A Thin Memory Layer
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
CN110021623A (zh) * 2018-01-10 2019-07-16 杭州海存信息技术有限公司 含有自建肖特基二极管的三维纵向多次编程存储器
CN110021622A (zh) * 2018-01-10 2019-07-16 厦门海存艾匹科技有限公司 地址线含有不同金属材料的三维纵向多次编程存储器
KR102365003B1 (ko) * 2016-07-25 2022-02-18 매그나칩 반도체 유한회사 Otp 메모리 장치
US11270780B2 (en) 2020-03-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory readout circuit and method
CN111758171B (zh) * 2020-05-12 2024-04-05 长江先进存储产业创新中心有限责任公司 用于4堆叠3d pcm存储器的新型分布式阵列和触点架构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
CN1591684A (zh) * 2003-08-29 2005-03-09 松下电器产业株式会社 半导体存储器件
CN1747056A (zh) * 2004-09-06 2006-03-15 富士通株式会社 用于读出放大器的半导体存储装置和激活信号产生方法
US20070170520A1 (en) * 2002-08-28 2007-07-26 Guobiao Zhang Three-Dimensional Memory Cells
CN101110269A (zh) * 2002-11-17 2008-01-23 张国飙 改进的三维只读存储器
CN103811077A (zh) * 2012-11-12 2014-05-21 建兴电子科技股份有限公司 闪存中的资料补偿方法
US20140204687A1 (en) * 2013-01-23 2014-07-24 Nvidia Corporation System and method for performing address-based sram access assists

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404655A (en) 1981-01-28 1983-09-13 General Instrument Corporation Data sense apparatus for use in multi-threshold read only memory
US4424579A (en) 1981-02-23 1984-01-03 Burroughs Corporation Mask programmable read-only memory stacked above a semiconductor substrate
US4603341A (en) 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
US4598386A (en) 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
KR900008647B1 (ko) 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4796074A (en) 1987-04-27 1989-01-03 Instant Circuit Corporation Method of fabricating a high density masked programmable read-only memory
US5255235A (en) * 1987-05-15 1993-10-19 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory with dummy word lines connected to bit line potential adjusting capacitors
JPH04115565A (ja) 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
GB9113795D0 (en) 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5375085A (en) 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
KR0121992B1 (ko) 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
US5455435A (en) 1993-11-09 1995-10-03 United Microelectronics Corp. Late programming mask ROM and process for producing the same
US5535156A (en) 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
DE19505293A1 (de) 1995-02-16 1996-08-22 Siemens Ag Mehrwertige Festwertspeicherzelle mit verbessertem Störabstand
JP3363154B2 (ja) 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5721169A (en) 1996-04-29 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd. Multiple storage planes read only memory integrated circuit device and method of manufacture thereof
US5838530A (en) 1996-07-22 1998-11-17 Zhang; Guobiao Applications of protective ceramics
US5847442A (en) 1996-11-12 1998-12-08 Lucent Technologies Inc. Structure for read-only-memory
TW329041B (en) 1997-01-27 1998-04-01 United Microelectronics Corp Super density ROM
TW329042B (en) 1997-02-17 1998-04-01 United Microelectronics Corp Binary ROM and its manufacturing method
TW402812B (en) 1997-03-27 2000-08-21 United Microelectronics Corp The read-only memory device of shockly diode structure and its manufacture method
DE19713173C2 (de) 1997-03-27 2001-02-15 Siemens Ag ROM-Speicher
US5907778A (en) 1997-06-07 1999-05-25 United Microelectronics Corp. Method of fabricating the high-density diode-based read-only memory device
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
JP3204299B2 (ja) 1997-06-30 2001-09-04 日本電気株式会社 半導体記憶装置
NO973993L (no) 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
JP3185862B2 (ja) 1997-09-10 2001-07-11 日本電気株式会社 マスク型半導体装置の製造方法
US6021079A (en) 1998-05-13 2000-02-01 Richard Mann Fast, low cost method of developing code for contact programmable ROMs
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6717222B2 (en) 2001-10-07 2004-04-06 Guobiao Zhang Three-dimensional memory
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
JP2003196158A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
KR100528341B1 (ko) * 2003-12-30 2005-11-15 삼성전자주식회사 자기 램 및 그 읽기방법
US8767433B2 (en) * 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
JP2007257786A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体記憶装置
CN102308338B (zh) * 2009-02-06 2015-08-05 赛鼎矽公司 高可靠性的otp存储器
CN101872647B (zh) * 2009-04-27 2014-01-08 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
CN102262904B (zh) * 2010-05-24 2014-12-24 张国飙 多位元三维掩膜编程存储器
US9019742B2 (en) * 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US8934292B2 (en) * 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
JP5803480B2 (ja) * 2011-09-20 2015-11-04 株式会社ソシオネクスト 半導体記憶装置及びデータ読み出し方法
CN107133122B (zh) * 2012-06-06 2020-10-27 慧荣科技股份有限公司 存储器控制方法
KR20140011790A (ko) * 2012-07-19 2014-01-29 삼성전자주식회사 멀티 레벨 안티퓨즈 메모리 장치 및 이의 동작 방법
KR102056853B1 (ko) * 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
US8873269B2 (en) * 2013-03-18 2014-10-28 International Business Machines Corporation Read only memory bitline load-balancing
US9293509B2 (en) * 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
US9275714B1 (en) * 2014-09-26 2016-03-01 Qualcomm Incorporated Read operation of MRAM using a dummy word line
KR102274259B1 (ko) * 2014-11-26 2021-07-07 삼성전자주식회사 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US20070170520A1 (en) * 2002-08-28 2007-07-26 Guobiao Zhang Three-Dimensional Memory Cells
CN101110269A (zh) * 2002-11-17 2008-01-23 张国飙 改进的三维只读存储器
CN1591684A (zh) * 2003-08-29 2005-03-09 松下电器产业株式会社 半导体存储器件
CN1747056A (zh) * 2004-09-06 2006-03-15 富士通株式会社 用于读出放大器的半导体存储装置和激活信号产生方法
CN103811077A (zh) * 2012-11-12 2014-05-21 建兴电子科技股份有限公司 闪存中的资料补偿方法
US20140204687A1 (en) * 2013-01-23 2014-07-24 Nvidia Corporation System and method for performing address-based sram access assists

Also Published As

Publication number Publication date
US20180366207A1 (en) 2018-12-20
US10102917B2 (en) 2018-10-16
US20180366206A1 (en) 2018-12-20
US20170301405A1 (en) 2017-10-19
CN109119121A (zh) 2019-01-01
US10580507B2 (en) 2020-03-03
CN108806756A (zh) 2018-11-13
US10706945B2 (en) 2020-07-07
US10573399B2 (en) 2020-02-25
CN107301878A (zh) 2017-10-27
US20180342307A1 (en) 2018-11-29
CN107301878B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN109102837A (zh) 含有哑字线的三维一次编程存储器
US10002872B2 (en) Three-dimensional vertical one-time-programmable memory
JP6195927B2 (ja) 抵抗性メモリデバイス
US20130314972A1 (en) Resistor thin film mtp memory
CN107636762A (zh) 使用mram堆叠设计实现的一次可编程存储器
US8482967B2 (en) Magnetic memory element with multi-domain storage layer
US11170863B2 (en) Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
TW202029191A (zh) 記憶體裝置及讀取記憶體裝置的方法
US9001555B2 (en) Small-grain three-dimensional memory
TW202036563A (zh) 記憶體裝置
US20130094279A1 (en) Semiconductor device
US8879309B2 (en) Method and apparatus for programming a spin-transfer torque magnetic random access memory (STTMRAM) array
US20050041467A1 (en) Chalcogenide memory
US9293509B2 (en) Small-grain three-dimensional memory
US11386944B2 (en) Memory device with switching element connected in series to resistance change memory element
US7019381B2 (en) Method of providing multiple logical bits per memory cell
JP2006190931A (ja) フロートゲートメモリ装置
JP2004515032A (ja) 磁気抵抗メモリーおよびその読み出し方法
US20180137927A1 (en) Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
US20140293688A1 (en) Phase-change memory device and method for multi-level programming of phase-change memory device
US11024374B2 (en) Semiconductor memory device
CN113140247A (zh) 三维阻变式随机读取存储器
US20230117141A1 (en) Semiconductor device having a non-voltaile memory with high speed-read operation
CN109427389A (zh) 用于高密度sram的位线捆扎方案
CN106601302A (zh) 一种电熔丝存储单元和电熔丝存储阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228

RJ01 Rejection of invention patent application after publication