KR102365003B1 - Otp 메모리 장치 - Google Patents

Otp 메모리 장치 Download PDF

Info

Publication number
KR102365003B1
KR102365003B1 KR1020160094318A KR20160094318A KR102365003B1 KR 102365003 B1 KR102365003 B1 KR 102365003B1 KR 1020160094318 A KR1020160094318 A KR 1020160094318A KR 20160094318 A KR20160094318 A KR 20160094318A KR 102365003 B1 KR102365003 B1 KR 102365003B1
Authority
KR
South Korea
Prior art keywords
otp memory
supply voltage
memory cells
column decoder
memory device
Prior art date
Application number
KR1020160094318A
Other languages
English (en)
Other versions
KR20180011917A (ko
Inventor
정덕주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020160094318A priority Critical patent/KR102365003B1/ko
Priority to US15/619,300 priority patent/US10706946B2/en
Publication of KR20180011917A publication Critical patent/KR20180011917A/ko
Application granted granted Critical
Publication of KR102365003B1 publication Critical patent/KR102365003B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

OTP 메모리 장치는 외부의 공급 전압(OTPV_IN)을 통해 구동되고 비트 라인을 포함하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 복수의 데이터 입력 회로들, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더 및 상기 비트 라인과 연결되어 상기 복수의 OTP 메모리 셀들의 리드 동작을 수행하는 감지 증폭기를 포함한다. 따라서, OTP 메모리 장치는 외부의 공급 전압(OTPV_IN)을 수신하고, 소스 라인 없이 비트 라인을 통해 구동되는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이될 수 있다.

Description

OTP 메모리 장치 {OTP MEMORY DEVICE}
본 발명은 OTP 메모리 장치에 관한 것으로, 보다 상세하게는 행과 열 방향으로 어레이되는 복수의 OTP 메모리 셀들을 효율적으로 구동하는 OTP 메모리 장치에 관한 것이다.
메모리는 정보(Data)를 저장하기 위해 만들어진 장치로써 현재 사용되고 있는 메모리의 종류는 매우 다양하다. 반도체 메모리는 크게 휘발성(Volatile) 메모리와 비휘발성(Nonvolatile) 메모리로 나눌 수 있다. 휘발성 메모리는 전원이 공급된 상태에서 저장된 데이터는 유지되고, 전원공급이 차단되면 데이터가 지워지는 특징을 가진다. 반면에 비휘발성 메모리는 전원공급이 차단되어도 메모리 셀에 저장된 데이터가 지워지지 않고 유지되는 특징을 가지고 있다.
종래 기술에 의한 OTP 메모리 셀은 워드 라인(Write Word Line), 비트 라인(Bit Line) 및 소스 라인(Source Line)을 통해 구동된다. OTP 메모리 셀은 워드 라인, 소스 라인 및 비트 라인의 전압이 각각 다르게 제어되어 프로그램 동작될 수 있다. 예를 들어, 프로그램된 셀은 소스 라인에 5.5V가 인가되면, 프로그램되지 않은 셀은 소스 라인에 1.5V가 인가된다. 이와 같이, 종래 기술은 OTP 메모리 셀을 구동하기 위하여 소스 라인을 추가적으로 배치하고 프로그램 상태에 따라 소스 라인 전압을 다르게 제어해야 하는 어려움을 가진다. 하지만, 종래 기술은 프로그램 동작에서 여러가지 전압을 이용하여 셀 어레이를 구동할 경우, 전압 미스매치에 의하여 프로그램 동작이 정확히 수행되지 않을 수 있고, OTP 셀 어레이에서 여러 개의 파워 라인을 라우팅해야 하는 레이아웃의 어려움이 있다.
본 발명의 일 실시예는 외부로 부터 공급 전압(OTPV_IN)을 수신하고, 소스 라인 없이 비트 라인을 통해 구동되는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예는 공급 전압(OTPV_IN) 이외의 추가 공급 전압을 필요로 하지 않고 프로그램 동작을 수행할 수 있는 OTP 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예는 라이트 스위치 및 컬럼 디코더로부터 동시에 선택되면 비트 라인에 인가된 공급 전압을 통해 프로그램 동작이 수행되는 복수의 OTP 메모리 셀들을 포함하는 OTP 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예는 하나의 컬럼 디코더와 하나의 바이어스 생성 회로를 통해 복수의 OTP 메모리 셀 어레이들을 구동할 수 있는 OTP 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예는 하나의 데이터 입력 회로와 하나의 감지 증폭기를 통해 복수의 OTP 메모리 셀들을 구동할 수 있는 OTP 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예는 하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들을 포함하는 OTP 메모리 장치를 제공하고자 한다.
실시예들 중에서, OTP 메모리 장치는 외부로부터 공급 전압(OTPV_IN)을 수신하고 상기 공급 전압을 복수의 비트 라인들 중 라이트 스위치에 의하여 선택된 비트 라인에 인가하는 데이터 입력 회로, 상기 복수의 비트 라인들 각각을 공유하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더 및 상기 복수의 비트 라인들 중 리드 스위치에 의하여 선택된 비트 라인과 연결된 복수의 OTP 메모리 셀들의 리드 동작을 수행하는 감지 증폭기를 포함한다.
상기 복수의 OTP 메모리 셀들은 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 프로그램 동작이 수행될 수 있다. 상기 복수의 OTP 메모리 셀들은 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 데이터 입력 회로 및 상기 컬럼 디코더 각각으로부터 상기 공급 전압을 수신할 수 있다.
상기 복수의 OTP 메모리 셀들 각각은 소스 라인을 포함하지 않고, 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 비트 라인에 인가된 공급 전압을 통해 프로그램 동작이 수행될 수 있다. 일 실시예에서, 상기 복수의 OTP 메모리 셀들 각각은 상기 비트 라인과 연결되고 상기 컬럼 디코더의 선택에 의하여 턴-온 또는 턴-오프되는 엔모스 및 상기 엔모스가 턴-온되면 상기 비트 라인에 인가된 전압을 통해 프로그램 동작 또는 리드 동작이 수행되는 OTP 셀을 포함할 수 있다.
상기 복수의 OTP 메모리 셀들 각각은 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 엔모스를 턴-온시켜 상기 엔모스의 드레인을 통해 수신된 상기 공급 전압을 상기 OTP 셀에 다이렉트로 인가할 수 있다. 상기 복수의 OTP 메모리 셀들 각각은 상기 리드 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 엔모스를 턴-온시켜 리드 동작을 수행할 수 있다.
상기 OTP 메모리 셀 어레이는 하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들을 포함할 수 있다. 상기 OTP 메모리 장치는 외부의 공급 전압 패드로부터 상기 공급 전압을 수신하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 전원 스위치 회로를 더 포함할 수 있다.
상기 전원 스위치 회로는 라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 개폐되는 제1 및 제2 스위칭 소자들을 통해 상기 공급 전압 또는 정격 전압(VCI)을 선택하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공할 수 있다. 상기 전원 스위치 회로는 상기 라이트 인에이블 신호 및 상기 라이트 인에이블바 신호를 레벨 시프팅하고 상기 제1 및 제2 스위칭 소자들 중 하나를 턴-온시켜 상기 공급 전압 또는 상기 정격 전압을 선택할 수 있다.
상기 복수의 OTP 메모리 셀들은 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 전원 스위치 회로로부터 제공된 상기 공급 전압을 통해 프로그램 동작이 수행될 수 있다. 상기 OTP 메모리 장치는 전원 전압(VDD)을 상기 공급 전압으로 레벨 시프팅하고, 상기 레벨 시프팅된 공급 전압을 프리 디코딩하는 어드레스 디코더를 더 포함할 수 있다.
상기 컬럼 디코더는 상기 프리 디코딩된 공급 전압을 기초로 리드 앤 라이트(Read & Write) 인에이블 신호를 생성하여 상기 복수의 OTP 메모리 셀들에 제공할 수 있다. 상기 OTP 메모리 장치는 상기 라이트 스위치를 턴-온시키는 라이트 스위치 인에이블 신호 및 상기 리드 스위치를 턴-온시키는 리드 스위치 인에이블 신호를 생성하는 스위치 컨트롤 회로를 더 포함할 수 있다.
상기 OTP 메모리 장치는 상기 OTP 메모리 셀 어레이, 하나의 상기 데이터 입력 회로 및 하나의 상기 감지 증폭기를 각각 포함하는 복수의 입출력(IO) 모듈들을 더 포함할 수 있다. 상기 복수의 입출력(IO) 모듈들 각각에 포함된 상기 복수의 OTP 메모리 셀들은 하나의 상기 컬럼 디코더를 통해 제어될 수 있다.
실시예들 중에서, OTP 메모리 장치는 외부로부터 공급 전압(OTPV_IN)을 수신하고 상기 공급 전압을 복수의 비트 라인들 중 라이트 스위치에 의하여 선택된 비트 라인에 인가하는 데이터 입력 회로, 상기 복수의 비트 라인들 각각을 공유하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이, 상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더, 외부의 공급 전압 패드로부터 상기 공급 전압을 수신하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 전원 스위치 회로 및 전원 전압(VDD)을 상기 공급 전압으로 레벨 시프팅하고 상기 레벨 시프팅된 공급 전압을 프리 디코딩하는 어드레스 디코더를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 외부의 공급 전압(OTPV_IN)을 수신하고, 소스 라인 없이 비트 라인을 통해 구동되는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이될 수 있다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 공급 전압(OTPV_IN) 이외의 추가 공급 전압을 필요로 하지 않고 프로그램 동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 라이트 스위치 및 컬럼 디코더로부터 동시에 선택되면 비트 라인에 인가된 공급 전압을 통해 프로그램 동작이 수행되는 복수의 OTP 메모리 셀들을 포함할 수 있다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 하나의 컬럼 디코더와 하나의 바이어스 생성 회로를 통해 복수의 OTP 메모리 셀 어레이들을 구동할 수 있다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 하나의 데이터 입력 회로와 하나의 감지 증폭기를 통해 복수의 OTP 메모리 셀들을 구동할 수 있다.
본 발명의 일 실시예에 따른 OTP 메모리 장치는 하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들을 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 OTP 메모리 장치를 나타내는 블록도이다.
도 2는 도 1에 있는 OTP 메모리 장치의 복수의 입출력(IO) 모듈들을 설명하는 블록도이다.
도 3은 도 1에 있는 OTP 메모리 장치의 OTP 메모리 셀을 설명하는 도면이다.
도 4는 도 1에 있는 OTP 메모리 장치의 OTP 메모리 셀, 데이터 입력 회로, 감지 증폭기 및 컬럼 디코더 간의 구성을 설명하는 도면이다.
도 5는 도 1에 있는 OTP 메모리 장치의 전원 스위치 회로를 설명하는 회로도이다.
도 6은 도 1에 있는 OTP 메모리 장치의 감지 증폭기를 설명하는 회로도이다.
도 7은 도 1에 있는 OTP 메모리 장치의 어드레스 디코더를 설명하는 도면이다.
도 8은 도 1에 있는 OTP 메모리 장치의 컬럼 디코더를 설명하는 도면이다.
도 9는 도 1에 있는 OTP 메모리 장치의 스위치 컨트롤 회로를 설명하는 도면이다.
도 10은 도 1에 있는 OTP 메모리 장치의 복수의 OTP 메모리 셀들이 하나의 P-웰 상에 레이아웃되는 구성을 설명하는 도면이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 OTP 메모리 장치를 나타내는 블록도이고, 도 2는 도 1에 있는 OTP 메모리 장치의 복수의 입출력(IO) 모듈들을 설명하는 블록도이다.
도 1 및 도 2를 참조하면, OTP 메모리 장치(100)는 OTP 메모리 셀 어레이(110), 데이터 입력 회로(120), 감지 증폭기(130), 컬럼 디코더(140), 바이어스 생성 회로(150), 주변 회로(160), 비트 라인(170), 라이트 스위치(181) 및 리드 스위치(182)를 포함한다. 주변 회로(160)는 전원 스위치 회로(161), 어드레스 디코더(162) 및 커맨드 로직 회로(163)를 포함할 수 있다.
OTP 메모리 셀 어레이(110)는 공급 전압(OTPV_IN)을 통해 구동되고 복수의 비트 라인들(170) 각각을 공유하는 복수의 OTP 메모리 셀들(111)이 행과 열 방향으로 어레이될 수 있다. 일 실시예에서, OTP 메모리 셀 어레이(110)가 8행 * 512열의 복수의 OTP 메모리 셀들(111)로 구현되는 경우, 8행으로 어레이된 복수의 OTP 메모리 셀들(111) 각각은 8개의 비트 라인들(170) 각각을 공유할 수 있다. 다른 일 실시예에서, OTP 메모리 셀 어레이(110)는 12행 * 512열 또는 16행 * 512열의 복수의 OTP 메모리 셀들(111)로 구현되어 OTP 메모리 장치(110)의 메모리 비트 수를 증가시킬 수 있다. 복수의 OTP 메모리 셀들(111)의 행 방향은 비트 라인(170)을 통해 데이터 입력 회로(120)와 연결되고, 복수의 OTP 메모리 셀들(111)의 열 방향은 컬럼 디코더(140)와 연결될 수 있다.
복수의 OTP 메모리 셀들(111)은 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 프로그램 동작이 수행될 수 있다. 보다 구체적으로, 복수의 OTP 메모리 셀들(111)은 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 데이터 입력 회로(120) 및 컬럼 디코더(140) 각각으로부터 공급 전압(OTPV_IN)을 수신할 수 있다. 복수의 OTP 메모리 셀들(111)의 행은 라이트 스위치(181)에 의하여 선택되고, 복수의 OTP 메모리 셀들(111)의 열은 컬럼 디코더(140)에 의하여 선택됨으로써, 복수의 OTP 메모리 셀들(111)은 라이트 스위치(181) 및 컬럼 디코더(140) 각각으로부터 행과 열이 동시에 선택될 수 있다. 한편, 라이트 스위치(181) 및 컬럼 디코더(140) 중 하나에 의하여만 선택된 복수의 OTP 메모리 셀들(111)은 프로그램 동작이 수행되지 않는다.
데이터 입력 회로(120)는 공급 전압(OTPV_IN)을 수신하고 공급 전압(OTPV_IN)을 복수의 비트 라인들 중 라이트 스위치(181)에 의하여 선택된 비트 라인(170)에 인가할 수 있다. 공급 전압(OTPV_IN)은 외부로부터 공급된 전압에 해당할 수 있다. 데이터 입력 회로(120)는 비트 라인(170)을 통해 복수의 OTP 메모리 셀들(111)의 행 각각과 연결되어 복수의 OTP 메모리 셀들(111)에 공급 전압(OTPV_IN)을 인가할 수 있다. 보다 구체적으로, 데이터 입력 회로(120)는 라이트-데이터 신호(W_DATA)를 복수의 OTP 메모리 셀들(111) 중 라이트 스위치(181)에 의하여 선택된 비트 라인(170)에 제공할 수 있다.
일 실시예에서, 입출력 모듈(210)이 하나의 OTP 메모리 셀 어레이(110)를 포함하고 OTP 메모리 셀 어레이(110)는 8행 * 512열로 배열된 복수의 OTP 메모리 셀들(111)을 포함하는 경우, 입출력 모듈(210)은 하나의 데이터 입력 회로(120)와 8개의 라이트 스위치들(181)을 포함할 수 있다. 즉, 하나의 데이터 입력 회로(120)는 8개의 라이트 스위치들 중 턴-온된 라이트 스위치(181)를 통해 비트 라인(170)에 공급 전압(OTPV_IN)을 인가할 수 있다. 따라서, OTP 메모리 장치(100)는 하나의 데이터 입력 회로(120)를 통해 복수의 OTP 메모리 셀들(111)을 구동하여 레이아웃 면적을 감소시킬 수 있다.
감지 증폭기(130)는 비트 라인(170)과 연결되어 복수의 OTP 메모리 셀들(111)의 리드 동작을 수행할 수 있다. 보다 구체적으로, 감지 증폭기(130)는 복수의 비트 라인들 중 리드 스위치(182)에 의하여 선택된 비트 라인(170)과 연결된 복수의 OTP 메모리 셀들(111)의 리드 동작을 수행할 수 있다. 감지 증폭기(130)는 비트 라인(170)을 통해 복수의 OTP 메모리 셀들(111)의 행 각각과 연결될 수 있고, 비트 라인(170)의 전압은 복수의 OTP 메모리 셀들(111)을 통해 방전될 수 있다. 보다 구체적으로, 감지 증폭기(130)는 리드-데이터 신호(R_DATA)를 복수의 OTP 메모리 셀들(111) 중 리드 스위치(182)에 의하여 선택된 비트 라인(170)에 제공할 수 있다.
일 실시예에서, 입출력 모듈(210)이 하나의 OTP 메모리 셀 어레이(110)를 포함하고 OTP 메모리 셀 어레이(110)는 8행 * 512열로 배열된 복수의 OTP 메모리 셀들(111)을 포함하는 경우, 입출력 모듈(210)은 하나의 감지 증폭기(130)와 8개의 리드 스위치들(182)을 포함할 수 있다. 즉, 하나의 감지 증폭기(130)는 8개의 리드 스위치들 중 턴-온된 리드 스위치(182)를 통해 비트 라인(170)의 리드-데이터 신호(R_DATA)를 감지할 수 있다. 따라서, OTP 메모리 장치(100)는 하나의 감지 증폭기(130)를 통해 복수의 OTP 메모리 셀들(111) 즉, OTP 메모리 셀 어레이(110)를 구동하여 레이아웃 면적을 감소시킬 수 있다.
컬럼 디코더(140)는 복수의 OTP 메모리 셀들(111)의 열 각각과 연결되어 공급 전압(OTPV_IN)이 인가될 복수의 OTP 메모리 셀들(111)의 열을 선택할 수 있다. 컬럼 디코더(140)는 리드 앤 라이트(Read & Write) 인에이블 신호를 생성하여 복수의 OTP 메모리 셀들(111)에 제공할 수 있다. 보다 구체적으로, 컬럼 디코더(140)는 프로그램 동작 또는 리드 동작이 수행될 복수의 OTP 메모리 셀들(111)의 열을 선택할 수 있다. 컬럼 디코더(140)는 복수의 OTP 메모리 셀들(111)에 리드 앤 라이트 인에이블 신호(RW_EN)를 제공하여 프로그램 동작 또는 리드 동작이 수행될 OTP 메모리 셀(111)을 선택할 수 있다.
일 실시예에서, 컬럼 디코더(140)는 NAND 게이트를 통해 구현될 수 있다. 컬럼 디코더(140)가 NAND 게이트로 구현되는 경우, NAND 게이트는 3개의 입력단들을 포함할 수 있다. 즉, 컬럼 디코더(140)는 3개의 입력단들을 통해 프리 디코딩된 공급 전압(ADD012<7:0>, ADD345<7:0>, ADD67<3:0>)을 수신하여 리드 앤 라이트 인에이블 신호(RW_EN)를 생성할 수 있다.
바이어스 생성 회로(150)는 바이어스 전류(IBIAS)를 생성하여 감지 증폭기(130)에 제공할 수 있다. 일 실시예에서, OTP 메모리 장치(100)가 복수의 입출력 모듈들(210~280)을 통해 구현되는 경우, OTP 메모리 장치(100)는 하나의 바이어스 생성 회로(150)를 통해 복수의 입출력 모듈들(210~280)에 포함된 감지 증폭기(130)에 바이어스 전류(IBIAS)를 제공할 수 있다.
OTP 메모리 장치(100)는 복수의 입출력(IO) 모듈들(210~280)을 더 포함할 수 있다. 복수의 입출력 모듈들(210~280) 각각은 OTP 메모리 셀 어레이(110), 데이터 입력 회로(120) 및 감지 증폭기(130)를 포함할 수 있다. 일 실시예에서, 복수의 입출력 모듈들(210~280) 각각은 하나의 OTP 메모리 셀 어레이(110), 하나의 데이터 입력 회로(120) 및 하나의 감지 증폭기(130)를 포함할 수 있다. 복수의 OTP 메모리 셀들(111)의 행은 복수의 비트 라인들(170) 각각을 따라 나열될 수 있다. 복수의 OTP 메모리 셀들(111)이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이(110)는 하나의 데이터 입력 회로(120) 및 하나의 감지 증폭기(130)를 통해 제어될 수 있다. 따라서, OTP 메모리 장치(100)는 하나의 데이터 입력 회로(120)와 하나의 감지 증폭기(130)를 통해 복수의 OTP 메모리 셀들(111)을 구동하여 레이아웃 면적을 감소시킬 수 있다.
한편, 복수의 입출력 모듈들(210~280) 각각에 포함된 OTP 메모리 셀 어레이(110)는 하나의 컬럼 디코더(140) 및 하나의 바이어스 생성 회로(150)를 통해 제어될 수 있다. 따라서, OTP 메모리 장치(100)는 하나의 컬럼 디코더(140) 및 하나의 바이어스 생성 회로(150)를 통해 복수의 입출력 모듈들(210~280) 각각의 OTP 메모리 셀 어레이(110)를 제어함으로써 레이아웃 면적을 감소시킬 수 있다.
일 실시예에서, OTP 메모리 장치(100)가 복수의 입출력 모듈들(210~280)을 통해 구현되는 경우, OTP 메모리 장치(100)는 하나의 주변 회로(160)를 통해 복수의 입출력 모듈들(210~280)을 제어할 수 있다. 전원 스위치 회로(161)는 외부의 공급 전압 패드로부터 외부로부터 전압(OTPV)을 수신하여 데이터 입력 회로(120) 및 컬럼 디코더(140)에 공급 전압(OTPV_IN)을 제공할 수 있다. 늑, 상기 공급 전압(OTPV_IN)은 외부로부터 공급된 전압에 해당할 수 있다. 어드레스 디코더(162)는 전원 전압(VDD)을 공급 전압(OTPV_IN)으로 레벨 시프팅하고 레벨 시프팅된 공급 전압을 프리 디코딩할 수 있다. 커맨드 로직 회로(163)는 복수의 OTP 메모리 셀들(111)의 프로그램 동작 또는 리드 동작을 수행하기 위하여 제어 신호를 제공할 수 있다.
도 3은 도 1에 있는 OTP 메모리 장치의 OTP 메모리 셀을 설명하는 도면이고, 도 4는 도 1에 있는 OTP 메모리 장치의 OTP 메모리 셀, 데이터 입력 회로, 감지 증폭기 및 컬럼 디코더 간의 구성을 설명하는 도면이다.
도 3 및 도 4를 참조하면, 복수의 OTP 메모리 셀들(111) 각각은 엔모스(310) 및 OTP 셀(320)을 포함할 수 있다.
엔모스(310)는 비트 라인(170)과 연결되고 컬럼 디코더(140)의 선택에 의하여 턴-온 또는 턴-오프될 수 있다. 보다 구체적으로, 엔모스(310)는 비트 라인(170)을 통해 공급 전압(OTPV_IN)을 수신할 수 있고, 컬럼 디코더(140)의 리드 앤 라이트 인에이블 신호(RW_EN)를 통해 턴-온될 수 있다. 즉, 엔모스(310)는 데이터 입력 회로(120)로부터 라이트-데이터 신호(W_DATA)를 수신하고, 컬럼 디코더(140)로부터 리드 앤 라이트 인에이블 신호(RW_EN)를 수신할 수 있다. 즉, 엔모스(310)의 드레인은 데이터 입력 회로(120)로부터 라이트-데이터 신호(W_DATA)를 수신하여 전원 스위치 회로(161)로부터 공급 전압(OTPV_IN)이 인가될 수 있고, 엔모스(310)는 게이트를 통해 리드 앤 라이트 인에이블 신호(RW_EN)를 수신하여 턴-온될 수 있다. 엔모스(310)는 턴-온되는 경우 드레인에 인가된 공급 전압(OTPV_IN)을 OTP 셀(320)에 제공할 수 있다.
일 실시예에서, 엔모스(310)는 리드 앤 라이트 인에이블 신호(RW_EN)에 의하여 턴-온 또는 턴-오프될 수 있다. 예를 들어, 리드 앤 라이트 인에이블 신호(RW_EN)가 하이 레벨(또는 1)에 해당하면 엔모스(310)는 턴-온될 수 있고, 로우 레벨(또는 0)에 해당하면 엔모스(320)는 턴-오프될 수 있다.
OTP 셀(320)은 엔모스(310)가 턴-온되면 공급 전압(OTPV_IN)을 통해 프로그램 동작이 수행될 수 있다. 일 실시예에서, OTP 셀(320)은 엔모스를 통해 구현될 수 있고, OTP 셀(320)는 게이트를 통해 공급 전압(OTPV_IN)을 수신할 수 있다. OTP 셀(320)이 공급 전압(OTPV_IN)을 수신하면 게이트 산화막(Gate Oxide)이 블로잉(Blowing)되어, 게이트 산화막과 피-웰(P-Well)이 단락될 수 있다. 즉, OTP 셀(320)이 공급 전압(OTPV_IN)을 수신하면 OTP 셀(320)의 게이트와 피-웰이 연결되어, 공급 전압(OTPV_IN)을 통해 프로그램 동작이 수행될 수 있다. 따라서, 복수의 OTP 메모리 셀들(111) 각각은 소스 라인을 포함하지 않고, 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 비트 라인(170)에 인가된 공급 전압(OTPV_IN)을 통해 프로그램 동작이 수행될 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111) 각각은 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 전원 스위치 회로(161)로부터 제공된 공급 전압(OTPV_IN)을 통해 프로그램 동작이 수행될 수 있다. 즉, 복수의 OTP 메모리 셀들(111) 각각은 별도의 소스 라인을 포함하지 않기 때문에 공급 전압(OTPV_IN) 외에 별도의 전압을 필요로 하지 않고, OTP 메모리 장치(100)는 면적 및 비용을 최소화하여 설계될 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111) 각각은 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 엔모스(310)를 턴-온시켜 엔모스(310)의 드레인을 통해 수신된 공급 전압(OTPV_IN)을 OTP 셀(320)에 다이렉트로 인가할 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111) 각각은 리드 스위치(182) 및 컬럼 디코더(140)로부터 동시에 선택되면 엔모스(310)를 턴-온시켜 리드 동작을 수행할 수 있다. OTP 셀(320)의 리드 동작이 수행되는 경우 데이터 입력 회로(120)는 OTP 메모리 셀(111)에 라이트-데이터 신호(W_DATA)를 제공하지 않고, 감지 증폭기(130)는 OTP 메모리 셀(111)에 리드-데이터 신호(R_DATA)를 제공할 수 있다. 즉, OTP 셀(320)의 리드 동작이 수행되는 경우 라이트 스위치(181)는 턴-오프되어 라이트-데이터 신호(W_DATA)는 차단될 수 있고, 리드 스위치(182)는 턴-온되어 감지 증폭기(130)는 리드-데이터 신호(R_DATA)를 비트 라인(170)에 제공할 수 있다. 컬럼 디코더(140)는 리드 앤 라이트 인에이블 신호(RW_EN)를 엔모스(310)에 제공하여 엔모스(310)를 턴-온시킬 수 있다. 엔모스(310)가 턴-온되면 프로그램된 OTP 메모리 셀(111)은 비트 라인(170)의 전압이 그라운드 전압(VSS)으로 방전될 수 있다. 한편, 프로그램되지 않은 OTP 메모리 셀(111)은 리드 앤 라이트 인에이블 신호(RW_EN)를 통해 엔모스(310)가 턴-온되어도 OTP 셀(320)의 블로잉(Blowing)이 발생하지 않기 때문에 비트 라인(170)의 전압이 하이 레벨(또는 1)을 유지할 수 있다.
이와 같이, OTP 메모리 장치(100)의 프로그램 동작 및 리드 동작은 표 1과 같이 정리될 수 있다.
Mode Program Read
OTPV_IN OTPV_IN OTPV_IN VCI VCI
RW_EN OTPV_IN OTPV_IN VCI VCI
Bit Line OTPV_IN 0 0 1
DIN 1 0 X X
DOUT X X 1 0
CELL Programmed Unprogrammed Programmed Unprogrammed
표 1과 같이, OTP 메모리 장치(100)는 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우, 라이트 스위치(181)가 턴-온되어 공급 전압(OTPV_IN)이 비트 라인(170)에 인가될 수 있다. OTP 메모리 장치(100)는 비트 라인(170)에 공급 전압(OTPV_IN)이 인가된 복수의 OTP 메모리 셀들 중 리드 앤 라이트 인에이블 신호(RW_EN)를 통해 선택된 OTP 메모리 셀(111)에 데이터(DIN) 1 또는 0을 프로그램 할 수 있다. 한편, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우, 정격 전압(VCI)이 데이터 입력 회로(120) 및 컬럼 디코더(140)에 제공될 수 있고, 프로그램된 OTP 메모리 셀(111)의 비트 라인(170) 전압이 0V로 감지되면, 감지 증폭기(130)의 출력(DOUT)은 하이 레벨(또는 1)이 될 수 있다. 이를 통해 선택된 OTP 메모리 셀(111)은 프로그램된 셀에 해당함을 알 수 있다.
도 5는 도 1에 있는 OTP 메모리 장치의 전원 스위치 회로를 설명하는 회로도이다.
도 5를 참조하면, 전원 스위치 회로(161)는 외부의 공급 전압 패드(10)로부터 전압(OTPV)을 수신하고 라이트 인에이블 신호(WR_EN)에 따라 공급전압(OPTV_IN) 및 정격전압(VCI)를 데이터 입력 회로(120) 및 컬럼 디코더(140)에 제공할 수 있다. 보다 구체적으로, 전원 스위치 회로(161)는 제1 및 제2 NOT 게이트들(510, 520), 제1 및 제2 레벨 시프터들(530, 540), 제1 및 제2 스위칭 소자들(550, 560)을 포함할 수 있다. 전원 스위치 회로(161)는 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 기초로 개폐되는 제1 및 제2 스위칭 소자들(550, 560)을 통해 공급 전압(OTPV_IN) 또는 정격 전압(VCI)을 선택하여 데이터 입력 회로(120) 및 컬럼 디코더(140)에 제공할 수 있다. 즉, 전원 스위치 회로(161)는 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 레벨 시프팅하고 제1 및 제2 스위칭 소자들(550, 560) 중 하나를 턴-온시켜 공급 전압(OTPV_IN) 또는 정격 전압(VCI)을 선택할 수 있다.
제1 및 제2 NOT 게이트들(510, 520)은 직렬로 연결되어, 제1 NOT 게이트(510)의 출력이 제2 NOT 게이트(520)의 입력으로 인가될 수 있다. 즉, 제1 및 제2 NOT 게이트들(510, 520)의 출력은 항상 다르게 구현될 수 있다. 일 실시예에서, 전원 스위치 회로(161)는 라이트 신호(WRITE)를 수신하고, 제1 및 제2 NOT 게이트들(510, 520)을 통해 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 생성할 수 있다. 제1 및 제2 레벨 시프터들(530, 540) 각각은 라이트 인에이블 신호(WR_EN) 및 라이트 인에이블바 신호(WR_ENB)를 수신하고 공급 전압(OTPV_IN)으로 레벨 시프팅하여 제1 및 제2 스위칭 소자들(550, 560)에 제공할 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우, 전원 스위치 회로(161)는 라이트 신호(WRITE)를 수신할 수 있다. 전원 스위치 회로(161)가 라이트 신호(WRITE)를 수신하면 라이트 인에이블바 신호(WR_ENB)는 로우 레벨(또는 0)에 해당하고, 라이트 인에이블 신호(WR_EN)는 하이 레벨(또는 1)에 해당할 수 있다. 라이트 인에이블바 신호(WR_ENB)는 로우 레벨(또는 0)에 해당하고 라이트 인에이블 신호(WR_EN)는 하이 레벨(또는 1)에 해당하면, 제1 레벨 시프터(530)는 로우 레벨(또는 0)을 출력하여 제1 스위칭 소자(550)를 턴-온시키고, 제2 레벨 시프터(540)는 하이 레벨(또는 1)을 출력하여 제2 스위칭 소자(560)를 턴-오프시킬 수 있다. 즉, 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우 전원 스위치 회로(161)는 제1 스위칭 소자(550)를 턴-온시켜, 공급 전압(OTPV_IN)을 데이터 입력 회로(120) 및 컬럼 디코더(140)에 제공할 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우, 전원 스위치 회로(161)는 로우 레벨(또는 0)을 수신할 수 있다. 전원 스위치 회로(161)가 로우 레벨(또는 0)을 수신하면 라이트 인에이블바 신호(WR_ENB)는 하이 레벨(또는 1)에 해당하고, 라이트 인에이블 신호(WR_EN)는 로우 레벨(또는 0)에 해당할 수 있다. 라이트 인에이블바 신호(WR_ENB)는 하이 레벨(또는 1)에 해당하고 라이트 인에이블 신호(WR_EN)는 로우 레벨(또는 0)에 해당하면, 제1 레벨 시프터(530)는 하이 레벨(또는 1)을 출력하여 제1 스위칭 소자(550)를 턴-오프시키고, 제2 레벨 시프터(540)는 로우 레벨(또는 0)을 출력하여 제2 스위칭 소자(560)를 턴-온시킬 수 있다. 즉, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우 전원 스위치 회로(161)는 제2 스위칭 소자(560)를 턴-온시켜, 정격 전압(VCI)을 데이터 입력 회로(120) 및 컬럼 디코더(140)에 제공할 수 있다.
도 6은 도 1에 있는 OTP 메모리 장치의 감지 증폭기를 설명하는 회로도이다.
도 6을 참조하면, 감지 증폭기(130)는 전류 미러(610), 제3 및 제4 스위칭 소자들(620, 630), 제3 및 제4 NOT 게이트들(640, 650), 트랜스미션(660) 및 제5 NOT 게이트(670)를 포함할 수 있다.
감지 증폭기(130)는 바이어스 생성 회로(150)로부터 바이어스 전류(IBIAS)를 수신하고 전류 미러(610)를 통해 바이어스 전류를 복사할 수 있다. 전류 미러(610)를 통해 복사된 전류는 제3 및 제4 스위칭 소자들(620, 630)의 구조에 의하여 다시 복사될 수 있다. 감지 증폭기(130)는 전류 미러(610)와 제3 및 제4 스위칭 소자들(620, 630)을 통해 제4 스위칭 소자(630)에 흐르는 전류량을 제어할 수 있다.
일 실시예에서, 이미 프로그램된 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우, 이미 프로그램된 복수의 OTP 메모리 셀들(111)의 엔모스(310)는 리드 앤 라이트 인에이블 신호(RW_EN)를 수신하여 턴-온될 수 있다. 복수의 OTP 메모리 셀들(111)의 엔모스(310)가 턴-온되면 OTP 셀(320)은 비트 라인(170)의 전압을 수신할 수 있다. 이미 프로그램된 OTP 셀(320)은 게이트 산화막(Gate Oxide)이 블로잉(Blowing)되어 있어, OTP 셀(320)이 비트 라인(170)을 통해 read전압(정격전압 VCI) 을 수신하면 OTP 셀(320)의 게이트와 피-웰이 연결되어, 비트 라인(170)의 전압이 그라운드 전압(VSS)으로 방전될 수 있다. 비트 라인(170)의 전압이 그라운드 전압(VSS)으로 방전되면 감지 증폭기(130)는 리드 인에이블 신호(READ_EN)를 수신하여 감지 증폭기(130)의 출력(DOUT)은 하이 레벨(또는 1)로 래치될 수 있다.
도 7은 도 1에 있는 OTP 메모리 장치의 어드레스 디코더를 설명하는 도면이고, 도 8은 도 1에 있는 OTP 메모리 장치의 컬럼 디코더를 설명하는 도면이다.
도 7을 참조하면, 어드레스 디코더(162)는 제3 레벨 시프터(710) 및 프리 디코더(720)를 포함할 수 있다. 어드레스 디코더(162)는 전원 전압(VDD)을 제3 레벨 시프터(710)를 통해 공급 전압(OTPV_IN)으로 레벨 시프팅하고, 레벨 시프팅된 공급 전압(OTPV_IN)을 프리 디코더(720)를 통해 프리 디코딩할 수 있다. 예를 들어, 어드레스 디코더(162)는 전원 전압(VDD)을 수신하여(ADD<7:0>) 공급 전압(OTPV_IN)을 출력(ADD012<7:0>, ADD345<7:0>, ADD67<3:0>)할 수 있다.
도 8을 참조하면, 컬럼 디코더(140)는 프리 디코딩된 공급 전압(ADD012<7:0>, ADD345<7:0>, ADD67<3:0>)을 기초로 리드 앤 라이트 인에이블 신호(RW_EN)를 생성하여 복수의 OTP 메모리 셀들(111)에 제공할 수 있다. 예를 들어, 컬럼 디코더(140)는 엔모스(310)의 게이트에 리드 앤 라이트 인에이블 신호(RW_EN)를 제공할 수 있다.
도 1에 있는 OTP 메모리 장치의 커멘드 로직 회로(163)는 스위치 컨트롤 회로(183)을 포함할 수 있다. 도 9는 스위치 컨트롤 회로를 설명하는 도면이다.
도 9를 참조하면, OTP 메모리 장치(100)는 라이트 스위치(181) 및 리드 스위치(182)를 제어하는 스위치 컨트롤 회로(183)를 더 포함할 수 있다. 보다 구체적으로, 스위치 컨트롤 회로(183)는 라이트 스위치(181)를 턴-온시키는 라이트 스위치 인에이블 신호(WR_SW_EN) 및 리드 스위치(182)를 턴-온시키는 리드 스위치 인에이블 신호(RD_SW_EN)를 생성할 수 있다. 일 실시예에서, 스위치 컨트롤 회로(183)는 라이트 신호(WRITE) 및 어드레스 신호(Address)를 수신하여 라이트 스위치 인에이블 신호(WR_SW_EN)를 생성할 수 있고, 리드 신호(READ) 및 어드레스 신호(Address)를 수신하여 리드 스위치 인에이블 신호(RD_SW_EN)를 생성할 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우 스위치 컨트롤 회로(183)는 라이트 스위치 인에이블 신호(WR_SW_EN)를 생성하여 복수의 비트 라인들 중 하나의 비트 라인(170)을 선택할 수 있다. 즉, 스위치 컨트롤 회로(183)는 선택된 비트 라인(170)과 연결된 라이트 스위치(181)를 턴-온시킬 수 있고, 데이터 입력 회로(120)는 선택된 비트 라인(170)에 라이트-데이터 신호(W_DATA)를 제공하여 프로그램 동작을 수행할 수 있다.
일 실시예에서, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우 스위치 컨트롤 회로(183)는 리드 스위치 인에이블 신호(RD_SW_EN)를 생성하여 복수의 비트 라인들 중 하나의 비트 라인(170)을 선택할 수 있다. 즉, 스위치 컨트롤 회로(183)는 선택된 비트 라인(170)과 연결된 리드 스위치(182)를 턴-온시킬 수 있고, 감지 증폭기(130)는 선택된 비트 라인(170)에 리드-데이터 신호(W_DATA)를 제공하여 리드 동작을 수행할 수 있다.
일 실시예에서, 스위치 컨트롤 회로(183)는 라이트 스위치 인에이블 신호(WR_SW_EN) 및 리드 스위치 인에이블 신호(RD_SW_EN) 중 하나를 선택적으로 생성할 수 있다. 예를 들어, 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우 스위치 컨트롤 회로(183)는 라이트 스위치 인에이블 신호(WR_SW_EN)를 생성할 수 있다. 즉, 복수의 OTP 메모리 셀들(111)의 프로그램 동작이 수행되는 경우 라이트 스위치(181)는 턴-온되고 리드 스위치(182)는 턴-오프될 수 있다. 다른 예를 들어, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우 스위치 컨트롤 회로(183)는 리드 스위치 인에이블 신호(RD_SW_EN)를 생성할 수 있다. 즉, 복수의 OTP 메모리 셀들(111)의 리드 동작이 수행되는 경우 라이트 스위치(181)는 턴-오프되고 리드 스위치(182)는 턴-온될 수 있다. 따라서, 스위치 컨트롤 회로(183)는 라이트 스위치(181) 또는 리드 스위치(182)를 턴-온시켜 복수의 OTP 메모리 셀들(111)의 프로그램 동작 또는 리드 동작을 수행할 수 있다.
도 10은 도 1에 있는 OTP 메모리 장치의 복수의 OTP 메모리 셀들이 하나의 P-웰 상에 레이아웃되는 구성을 설명하는 도면이다.
도 10을 참조하면, OTP 메모리 셀 어레이(110)는 하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들(111)을 포함할 수 있다. 복수의 OTP 메모리 셀들(111) 각각은 엔모스(310) 및 OTP 셀(320)을 포함할 수 있다. 즉, OTP 메모리 셀 어레이(110)는 N-웰을 포함하지 않고 복수의 OTP 메모리 셀들(111)을 형성하여 레이아웃 면적을 감소시킬 수 있다. 전원 스위치 회로(161)는 OTP 메모리 셀 어레이(110) 상에 라우팅된 복수의 OTP 셀들(111)에 공급 전압(OTPV_IN)을 제공할 수 있다. OTP 메모리 장치(100)는 프로그램 동작이 수행될 복수의 OTP 메모리 셀들(111)의 엔모스(310)를 턴-온시켜 공급 전압(OTPV_IN)을 OTP 셀(320)에 다이렉트로 연결할 수 있다. OTP 메모리 장치(100)는 외부의 공급 전압 패드(10)로부터 수신된 공급 전압을 OTP 셀(320)에 다이렉트로 인가하여, 프로그램 동작이 수행되는 동안 공급 전압(OTPV_IN)의 드랍을 방지할 수 있고, 목표한 공급 전압(OTPV_IN)을 OTP 셀(320)에 정확하게 인가할 수 있다.
따라서, OTP 메모리 장치(100)는 외부로부터 인가된 공급 전압(OTPV_IN)을 수신하고, 소스 라인 없이 비트 라인(170)을 통해 구동되는 복수의 OTP 메모리 셀들(111)이 행과 열 방향으로 어레이될 수 있다. OTP 메모리 장치(100)는 공급 전압(OTPV_IN) 이외의 추가 공급 전압을 필요로 하지 않고 프로그램 동작을 수행할 수 있고, 라이트 스위치(181) 및 컬럼 디코더(140)로부터 동시에 선택되면 비트 라인(170)에 인가된 공급 전압을 통해 프로그램 동작이 수행되는 복수의 OTP 메모리 셀들(111)을 포함할 수 있다. 또한, OTP 메모리 장치(100)는 하나의 컬럼 디코더(140)와 하나의 바이어스 생성 회로(150)를 통해 복수의 OTP 메모리 셀 어레이들(110)을 구동할 수 있고, 하나의 데이터 입력 회로(120)와 하나의 감지 증폭기(130)를 통해 복수의 OTP 메모리 셀들(111)을 구동할 수 있으며, 하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들(111)을 포함할 수 있다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: OTP 메모리 장치
110: OTP 메모리 셀 어레이 111: 복수의 OTP 메모리 셀들
120: 데이터 입력 회로 130: 감지 증폭기
140: 컬럼 디코더 150: 바이어스 생성 회로
160: 주변 회로 161: 전원 스위치 회로
162: 어드레스 디코더 163: 커맨드 로직 회로
170: 비트 라인 181: 라이트 스위치
182: 리드 스위치 183: 스위치 컨트롤 회로

Claims (18)

  1. 공급 전압(OTPV_IN)을 수신하고 상기 공급 전압을 복수의 비트 라인들 중 라이트 스위치에 의하여 선택된 비트 라인에 인가하는 데이터 입력 회로;
    상기 복수의 비트 라인들 각각을 공유하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이;
    상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더; 및
    상기 복수의 비트 라인들 중 리드 스위치에 의하여 선택된 비트 라인과 연결된 복수의 OTP 메모리 셀들의 리드 동작을 수행하는 감지 증폭기를 포함하고,
    상기 복수의 OTP 메모리 셀들 각각은
    상기 비트 라인과 연결되고 상기 컬럼 디코더의 선택에 의하여 턴-온 또는 턴-오프되는 엔모스; 및
    상기 엔모스가 턴-온되면 상기 비트 라인에 인가된 전압을 통해 프로그램 동작 또는 리드 동작이 수행되는 OTP 셀을 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  2. 제1항에 있어서, 상기 복수의 OTP 메모리 셀들은
    상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 프로그램 동작이 수행되는 것을 특징으로 하는 OTP 메모리 장치.
  3. 제2항에 있어서, 상기 복수의 OTP 메모리 셀들은
    상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 데이터 입력 회로 및 상기 컬럼 디코더 각각으로부터 상기 공급 전압을 수신하는 것을 특징으로 하는 OTP 메모리 장치.
  4. 제1항에 있어서, 상기 복수의 OTP 메모리 셀들 각각은
    소스 라인을 포함하지 않고, 상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 비트 라인에 인가된 공급 전압을 통해 프로그램 동작이 수행되는 것을 특징으로 하는 OTP 메모리 장치.
  5. 삭제
  6. 제1항에 있어서, 상기 복수의 OTP 메모리 셀들 각각은
    상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 엔모스를 턴-온시켜 상기 엔모스의 드레인을 통해 수신된 상기 공급 전압을 상기 OTP 셀에 다이렉트로 인가하는 것을 특징으로 하는 OTP 메모리 장치.
  7. 제1항에 있어서, 상기 복수의 OTP 메모리 셀들 각각은
    상기 리드 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 엔모스를 턴-온시켜 리드 동작을 수행하는 것을 특징으로 하는 OTP 메모리 장치.
  8. 제1항에 있어서, 상기 OTP 메모리 셀 어레이는
    하나의 P-웰 상에 레이아웃되는 복수의 OTP 메모리 셀들을 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  9. 제1항에 있어서,
    외부의 공급 전압 패드로부터 상기 공급 전압을 수신하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 전원 스위치 회로를 더 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  10. 제9항에 있어서, 상기 전원 스위치 회로는
    라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 개폐되는 제1 및 제2 스위칭 소자들을 통해 상기 공급 전압 또는 정격 전압(VCI)을 선택하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 것을 특징으로 하는 OTP 메모리 장치.
  11. 제10항에 있어서, 상기 전원 스위치 회로는
    상기 라이트 인에이블 신호 및 상기 라이트 인에이블바 신호를 레벨 시프팅하고 상기 제1 및 제2 스위칭 소자들 중 하나를 턴-온시켜 상기 공급 전압 또는 상기 정격 전압을 선택하는 것을 특징으로 하는 OTP 메모리 장치.
  12. 제9항에 있어서, 상기 복수의 OTP 메모리 셀들은
    상기 라이트 스위치 및 상기 컬럼 디코더로부터 동시에 선택되면 상기 전원 스위치 회로로부터 제공된 상기 공급 전압을 통해 프로그램 동작이 수행되는 것을 특징으로 하는 OTP 메모리 장치.
  13. 제1항에 있어서,
    전원 전압(VDD)을 상기 공급 전압으로 레벨 시프팅하고, 상기 레벨 시프팅된 공급 전압을 프리 디코딩하는 어드레스 디코더를 더 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  14. 제13항에 있어서, 상기 컬럼 디코더는
    상기 프리 디코딩된 공급 전압을 기초로 리드 앤 라이트(Read & Write) 인에이블 신호를 생성하여 상기 복수의 OTP 메모리 셀들에 제공하는 것을 특징으로 하는 OTP 메모리 장치.
  15. 제1항에 있어서,
    상기 라이트 스위치를 턴-온시키는 라이트 스위치 인에이블 신호 및 상기 리드 스위치를 턴-온시키는 리드 스위치 인에이블 신호를 생성하는 스위치 컨트롤 회로를 더 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  16. 제1항에 있어서,
    상기 OTP 메모리 셀 어레이, 하나의 상기 데이터 입력 회로 및 하나의 상기 감지 증폭기를 각각 포함하는 복수의 입출력(IO) 모듈들을 더 포함하는 것을 특징으로 하는 OTP 메모리 장치.
  17. 제16항에 있어서, 상기 복수의 입출력(IO) 모듈들 각각에 포함된 상기 복수의 OTP 메모리 셀들은
    하나의 상기 컬럼 디코더를 통해 제어되는 것을 특징으로 하는 OTP 메모리 장치.
  18. 외부의 공급 전압(OTPV_IN)을 수신하고 상기 공급 전압을 복수의 비트 라인들 중 라이트 스위치에 의하여 선택된 비트 라인에 인가하는 데이터 입력 회로;
    상기 복수의 비트 라인들 각각을 공유하는 복수의 OTP 메모리 셀들이 행과 열 방향으로 어레이되는 OTP 메모리 셀 어레이;
    상기 복수의 OTP 메모리 셀들의 열 각각과 연결되어 상기 공급 전압이 인가될 상기 복수의 OTP 메모리 셀들의 열을 선택하는 컬럼 디코더;
    외부의 공급 전압 패드로부터 상기 공급 전압을 수신하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 전원 스위치 회로; 및
    전원 전압(VDD)을 상기 공급 전압으로 레벨 시프팅하고 상기 레벨 시프팅된 공급 전압을 프리 디코딩하는 어드레스 디코더를 포함하고,
    상기 전원 스위치 회로는
    라이트 인에이블 신호 및 라이트 인에이블바 신호를 기초로 개폐되는 제1 및 제2 스위칭 소자들을 통해 상기 공급 전압 또는 정격 전압(VCI)을 선택하여 상기 데이터 입력 회로 및 상기 컬럼 디코더에 제공하는 것을 특징으로 하는 OTP 메모리 장치.

KR1020160094318A 2016-07-25 2016-07-25 Otp 메모리 장치 KR102365003B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160094318A KR102365003B1 (ko) 2016-07-25 2016-07-25 Otp 메모리 장치
US15/619,300 US10706946B2 (en) 2016-07-25 2017-06-09 One-time programmable memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160094318A KR102365003B1 (ko) 2016-07-25 2016-07-25 Otp 메모리 장치

Publications (2)

Publication Number Publication Date
KR20180011917A KR20180011917A (ko) 2018-02-05
KR102365003B1 true KR102365003B1 (ko) 2022-02-18

Family

ID=60988849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160094318A KR102365003B1 (ko) 2016-07-25 2016-07-25 Otp 메모리 장치

Country Status (2)

Country Link
US (1) US10706946B2 (ko)
KR (1) KR102365003B1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949703A (en) * 1996-12-26 1999-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device in which data in programmable ROM can be apparently rewritten
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
US6882567B1 (en) * 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
KR100558486B1 (ko) * 2003-07-14 2006-03-07 삼성전자주식회사 비휘발성 반도체 메모리 장치 및 이 장치의 원 타임프로그래밍 제어방법
US8120960B2 (en) * 2007-11-07 2012-02-21 Spansion Israel Ltd. Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
KR100926676B1 (ko) 2008-04-18 2009-11-17 창원대학교 산학협력단 2-트랜지스터 ｏｔｐ 메모리 셀을 포함하는 ｏｔｐ 메모리장치
KR101127446B1 (ko) * 2009-06-05 2012-03-23 매그나칩 반도체 유한회사 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
KR102227554B1 (ko) * 2014-11-18 2021-03-16 에스케이하이닉스 주식회사 안티퓨즈 오티피 셀어레이 및 그 동작방법
KR102466355B1 (ko) * 2016-04-05 2022-11-14 삼성전자주식회사 라이트 성능을 개선할 수 있는 otp 메모리 장치
CN109119121A (zh) * 2016-04-14 2019-01-01 厦门海存艾匹科技有限公司 双偏置的三维一次编程存储器

Also Published As

Publication number Publication date
US10706946B2 (en) 2020-07-07
US20180025785A1 (en) 2018-01-25
KR20180011917A (ko) 2018-02-05

Similar Documents

Publication Publication Date Title
KR100228453B1 (ko) 레벨 변환 회로
US7760553B2 (en) Fuse circuit and flash memory device having the same
KR100898661B1 (ko) 플래시 메모리 소자의 블럭 디코더
US6496414B2 (en) Nonvolatile semiconductor memory
US7760579B2 (en) Flash memory device and block selection circuit thereof
US6927999B2 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
TW540053B (en) Row decoder of a NOR-type flash memory device
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
US6765832B1 (en) Semiconductor memory device with word line shift configuration
KR20100082046A (ko) 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법
US7345945B2 (en) Line driver circuit for a semiconductor memory device
EP3136397B1 (en) Row decoder for a non-volatile memory device and a non-volatile memory device
US9263150B2 (en) One-time programmable memory
KR102115638B1 (ko) Otp 메모리 장치
US7646640B2 (en) Semiconductor memory device
EP3144937B1 (en) Row decoder for a non-volatile memory device, having reduced area occupation
JP2010182365A (ja) アンチヒューズ回路及び半導体記憶装置
KR102365003B1 (ko) Otp 메모리 장치
US20070230252A1 (en) Row selector for a semiconductor memory device
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
US10109365B2 (en) Word line driver
KR102482147B1 (ko) 이퓨즈 otp 메모리
KR100250752B1 (ko) 플래쉬 메모리에서의 디코더회로
KR101210285B1 (ko) 전기적인 퓨즈 프로그래밍을 이용한 1ｔ-ｓｒａｍ의 리던던시 제어 회로
US20170179948A1 (en) Signal transfer circuit and circuit for generating hit signal including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant