CN109100879A - 半导体器件与其制作方法、集成芯片与其制作工艺 - Google Patents
半导体器件与其制作方法、集成芯片与其制作工艺 Download PDFInfo
- Publication number
- CN109100879A CN109100879A CN201810879487.3A CN201810879487A CN109100879A CN 109100879 A CN109100879 A CN 109100879A CN 201810879487 A CN201810879487 A CN 201810879487A CN 109100879 A CN109100879 A CN 109100879A
- Authority
- CN
- China
- Prior art keywords
- substrate
- mentioned
- electrode
- layer
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000010438 heat treatment Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 120
- 239000000463 material Substances 0.000 claims description 98
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 238000000926 separation method Methods 0.000 claims description 44
- 239000011241 protective layer Substances 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 229910052681 coesite Inorganic materials 0.000 claims description 20
- 229910052906 cristobalite Inorganic materials 0.000 claims description 20
- 229910052682 stishovite Inorganic materials 0.000 claims description 20
- 229910052905 tridymite Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910020175 SiOH Inorganic materials 0.000 claims description 6
- 229910016570 AlCu Inorganic materials 0.000 claims description 5
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/0009—Materials therefor
- G02F1/009—Thermal properties
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on thermo-optic effects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本申请提供了一种半导体器件与其制作方法、集成芯片与其制作工艺。该半导体器件的制作方法包括：步骤S1，在基底的表面上间隔设置两个接触电极；步骤S2，在各接触电极的远离基底的表面上以及两个接触电极之间的基底的表面上设置加热电极，各接触电极的远离基底的表面的部分裸露。该制作方法中，在接触电极的表面上直接设置加热电极，该方法避免了现有技术中在接触电极和加热电极之间设置通孔连接层，有效减少工艺步骤，减少光刻板层数，降低流片周期，节约成本。
Description
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法、集成芯片与其制作工艺。
背景技术
现有技术中，光电子集成芯片中，加热器的接触电极和加热电极之间通常通过金属通孔电连接，这样使得光电子集成芯片的工艺流程较复杂，效率较低。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种半导体器件与其制作方法、集成芯片与其制作工艺，以解决现有技术中光电子集成芯片的工艺流程较复杂，流片周期较长的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：步骤S1，在基底的表面上间隔设置两个接触电极；步骤S2，在各上述接触电极的远离上述基底的表面上以及两个上述接触电极之间的上述基底的表面上设置加热电极，各上述接触电极的远离上述基底的表面的部分裸露。
进一步地，上述基底的形成过程包括：提供包括依次叠置设置的衬底、隔离层和波导层的预基底，上述波导层的材料的折射率大于上述隔离层的材料的折射率；对上述波导层进行刻蚀，形成波导；在上述波导的裸露表面上以及上述波导两侧的上述隔离层的裸露表面上设置包层，形成上述基底，上述包层的材料的折射率小于上述波导的材料的折射率，上述接触电极设置在上述波导两侧的上述包层的远离上述衬底的表面上。
进一步地，上述隔离层的材料和/或上述包层的材料包括SiO2。
进一步地，上述波导层的材料包括Si、Si3N4与SiOH中的至少一种。
进一步地，上述步骤S2包括：在上述接触电极的远离上述基底的表面上以及两个上述接触电极之间的上述基底的表面上设置加热电极层；去除各上述接触电极表面上的部分加热电极层，且剩余的上述接触电极表面上的部分上述加热电极层和两个上述接触电极之间的部分上述加热电极层连接在一起，使得上述接触电极的远离所属基底的部分表面裸露，剩余的上述加热电极层形成上述加热电极。
进一步地，在上述步骤S2之后，上述制作方法还包括：在上述加热电极的远离上述基底的表面上、裸露的上述基底的表面上以及裸露的上述接触电极的表面上设置保护层；刻蚀去除位于上述接触电极表面上的部分上述保护层，使得各上述接触电极的远离上述基底的表面的部分裸露，剩余的上述保护层形成保护部。
进一步地，上述步骤S2包括：在上述接触电极的远离上述基底的表面上以及两个上述接触电极之间的上述基底的表面上设置加热电极层；在上述加热电极层的远离上述基底的表面上以及裸露的上述基底的表面上设置保护层；刻蚀去除部分上述保护层和部分上述加热电极层，使得各上述接触电极的远离上述基底的表面的部分裸露，且剩余的上述接触电极表面上的部分上述加热电极层和两个上述接触电极之间的部分上述加热电极层连接在一起，剩余的上述加热电极层形成上述加热电极，剩余的上述保护层形成保护部。
进一步地，上述加热电极的厚度在2～200nm之间。
进一步地，上述加热电极的材料包括Al、Ti、TiN、W与TaN中的至少一种，上述接触电极的材料包括AlCu、AlSi与Cu中的至少一种。
根据本申请的另一方面，提供了一种集成芯片的制作工艺，包括半导体器件的制作过程，上述制作过程采用任一种上述的制作方法实施。
根据本申请的再一方面，提供了一种半导体器件，该半导体器件包括：基底；两个接触电极，间隔地设置在上述基底的表面上；加热电极，设置在上述接触电极的远离上述基底的部分表面上以及两个上述接触电极之间的上述基底的表面上。
进一步地，上述半导体器件还包括：保护部，设置在上述加热电极的远离上述基底的表面上以及裸露的上述基底的表面上。
进一步地，上述基底包括：衬底；隔离层，设置在上述衬底的表面上；波导，设置在上述隔离层的部分表面上，且上述隔离层的材料的折射率小于上述波导的材料的折射率；包层，设置在上述波导的裸露表面上以及上述波导两侧的上述隔离层的裸露表面上，上述接触电极设置在上述波导两侧的上述包层的远离上述衬底的表面上，且上述包层的材料的折射率小于上述波导的材料的折射率。
进一步地，上述隔离层的材料和/或上述包层的材料包括SiO2，优选上述波导的材料包括Si、Si3N4与SiOH中的一种或多种。
根据本申请的又一方面，提供了一种集成芯片，包括半导体器件，该半导体器件为任一种上述的半导体器件。
应用本申请的技术方案，上述的制作方法中，在接触电极的表面上直接设置加热电极，该方法避免了现有技术中在接触电极和加热电极之间设置通孔连接层，有效减少工艺步骤，减少光刻板层数，降低流片周期，节约成本。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图7示出了本申请的一种半导体器件的制作过程的结构示意图；以及
图8至图10示出了本申请的另一种半导体器件的制作过程的部分结构示意图。
其中，上述附图包括以下附图标记：
10、基底；11、衬底；12、隔离层；13、波导层；130、波导；14、包层；20、接触电极；30、抗反射层；31、抗反射部；40、加热电极层；41、加热电极；50、保护层；51、保护部。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中光电子集成芯片中的加热电极和接触电极通过金属通孔电连接，这样的工艺流程较复杂，流片周期较长的问题，为了解决如上的技术问题，本申请提出了一种半导体器件与其制作方法、集成芯片与其制作工艺。
本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法，该制作方法包括：步骤S1，在基底10的表面上间隔设置两个接触电极20，如图3所示；步骤S2，在上述接触电极20的远离上述基底10的表面上以及两个上述接触电极20之间的上述基底10的表面上设置加热电极41，且各上述接触电极20的远离上述基底的表面的部分裸露，如图7或图10所示。
上述的制作方法中，在接触电极的表面上直接设置加热电极层，然后通过刻蚀形成加热电极，该方法避免了现有技术中在接触电极的表面上先设置通孔连接层，然后再设置加热电极，通过通孔连接层将加热电极和接触电极电连接的方式，有效减少了工艺步骤，减少光刻板层数，降低流片周期，节约成本。
为了吸收光刻的反射光，进一步保证较好的光刻和刻蚀效果，本申请的一种实施例中，在上述步骤S1和上述步骤S2之间，上述制作方法还包括：在上述接触电极20的远离上述基底10的表面上设置抗反射层30，如图4所示，上述步骤S2中，上述加热电极41设置在上述抗反射层30的远离上述接触电极20的表面上以及两个上述接触电极20之间的上述基底10的表面上，如图7所示。
本申请中的抗反射部的材料可以是任何可以吸收光刻的反射光的材料，本领域技术人员可以根据实际情况选择选择合适的材料形成本申请的抗反射部。一种具体的实施例中，上述的抗反射部的材料包括Ti和/或TiN。
本申请的另一种实施例中，上述基底10的形成过程包括：提供包括依次叠置设置的衬底11、隔离层12和波导层13的预基底，上述波导层13的材料的折射率大于上述隔离层12的材料的折射率，如图1所示；对上述波导层13进行刻蚀，形成波导130，如图2所示；在上述波导130的裸露表面上以及上述波导130两侧的上述隔离层12的裸露表面上设置包层14，包层14覆盖波导130以及裸露的隔离层12。如图3所示，上述包层14的材料的折射率小于上述波导130的材料的折射率，上述接触电极20设置在上述波导130两侧的上述包层14的远离上述衬底11的表面上，如图4所示。
上述的包层起到绝缘隔离以及保护的作用，且其材料的折射率小于波导的材料的折射率，该包层的材料可以选择现有半导体技术中任何可用且折射率小于波导材料的折射率的绝缘材料。上述的包层的材料有利于降低波导传输损耗，同时防止加热电极对光的吸收，其对应的材料可以是折射率小于波导的材料的折射率且绝缘的任何一种材料。
本申请的一种实施例中，上述隔离层的材料和/或上述包层的材料包括SiO2。即包括三种情况，第一种情况：仅上述隔离层的材料包括SiO2；第二种情况：仅上述包层的材料包括SiO2；第三种情况：上述隔离层的材料包括SiO2，且上述包层的材料包括SiO2。
本申请的一种实施例中，上述波导层的材料包括Si、Si3N4与SiOH等材料中的一种或多种。
上述波导层的厚度可以设置在0.01～2μm之间，中间的隔离层的厚度在1～20μm之间，底层的衬底的厚度大于25μm。
本申请的波导可以是脊形波导，也可以是条形波导，本领域技术人员可以根据实际情况设置合适形状的波导。
本申请的另一种图中未示出的实施例中，上述步骤S2包括：在上述接触电极的远离上述基底的表面上以及两个上述接触电极之间的上述基底的表面上设置加热电极层；去除各上述接触电极表面上的部分加热电极层，且剩余的上述接触电极表面上的部分上述加热电极层和两个上述接触电极之间的部分上述加热电极层连接在一起，使得上述接触电极的远离所属基底的部分表面裸露，剩余的上述加热电极层形成上述加热电极，剩余的上述保护层形成保护部。即通过两步形成上述的加热电极，先形成一个加热电极层，然后通过刻蚀形成加热电极。
本申请的再一种实施例中，在上述步骤S2之后，上述制作方法还包括：在上述加热电极41的远离上述基底10的表面上、裸露的上述基底10的表面上以及裸露的上述接触电极20的表面上设置保护层50，如图9所示；刻蚀去除位于上述接触电极20表面上的部分上述保护层50，使得各上述接触电极20的远离上述基底10的表面的部分裸露，剩余的上述保护层形成保护部51，如图10所示。
上述的保护层可以是现有技术中任何可以起到保护作用的绝缘材料，本领域技术人员可以根据实际情况选择合适的绝缘材料。一种具体的实施例中，上述保护层包括SiO2和/或Si3N4。
本申请的又一种图中未示出的实施例中，上述步骤S2包括：在上述接触电极20的远离上述基底10的表面上以及两个上述接触电极20之间的上述基底10的表面上设置加热电极层40，如图5所示；在上述加热电极层40的远离上述基底10的表面上以及裸露的上述基底10的表面上设置保护层50，如图6所示；刻蚀去除部分上述保护层50和部分上述加热电极层40，使得各上述接触电极20的远离上述基底10的表面的部分裸露，且剩余的上述接触电极20表面上的部分上述加热电极层40和两个上述接触电极20之间的部分上述加热电极层40连接在一起，剩余的上述加热电极层40形成上述加热电极41，剩余的保护层50形成保护部51，如图7所示。保护部51覆盖加热电极41以及裸露的基底10，进而可以对其下方的结构层进行保护，进一步保证了器件具有较长的寿命。
上述的包层起到绝缘隔离以及保护的作用，且其材料的折射率小于波导的材料的折射率，该包层的材料可以选择现有半导体技术中任何可用且折射率小于波导材料的折射率的绝缘材料。上述的包层的材料有利于降低波导传输损耗，同时防止加热电极对光的吸收，其对应的材料可以是折射率小于波导的材料的折射率且绝缘的任何一种材料。
本申请的一种实施例中，上述隔离层的材料和/或上述包层的材料包括SiO2。即包括三种情况，第一种情况：仅上述隔离层的材料包括SiO2；第二种情况：仅上述包层的材料包括SiO2；第三种情况：上述隔离层的材料包括SiO2，且上述包层的材料包括SiO2。
本申请的上述加热电极的材料可以是现有技术中的任何可以用作加热电极的材料形成，具体地，可以包括Al、Ti、TiN、W和TaN等中的至少一种。
本申请的再一种实施例中，上述加热电极的厚度在2～200nm之间，这样既可以保证加热电极能够起到较好的加热效果，且同时避免材料的浪费，减少加热电极的制作时间。
上述的接触电极可以为现有技术中的任何可以作为电极的一种或者多种材料形成，本申请的一种实施例中，上述接触电极的材料包括AlCu、AlSi与Cu等中的至少一种。
需要说明的是，本申请的上述制作过程中，为包括加热电极的半导体器件的制作过程，当该半导体器件集成在光电子集成芯片时，上述的制作过程只是集成芯片的部分制作工艺，该部分制作工艺与其它器件(比如调制器和探测器)的制作过程不冲突，包括加热电极的部分器件和其它器件共用衬底，衬底上述的结构可以同步制作的，进行同步制作。
需要说明的是，本申请的各个结构层的设置方式均为常规的可行的设置方式，例如可以采用化学气相沉积法，物理气相沉积法或原子层沉积法等等，本领域技术人员可以根据实际情况选择合适的设置方式。
需要说明的是，上述的半导体器件可以是任何包括接触电极、基底以及加热电极的半导体器件，一种具体的实施例中，上述半导体器件为热光调制器。
本申请的另一种典型的实施方式中，提供了一种集成芯片的制作工艺，该集成芯片的制作工艺包括半导体器件的制作过程，上述制作过程采用任一项上述的制作方法实施。
该集成芯片中的半导体器件由于采用上述的制作方法制作得到，使得集成芯片的制作工艺中，光刻板层数较少，流片周期较短，成本较低。
本申请的再一种典型的实施方式中，提供了一种半导体器件，如图7与图10所示，该半导体器件包括：基底10、两个接触电极20和加热电极41，两个接触电极20间隔地设置在上述基底10的表面上；加热电极41设置在上述接触电极20的远离上述基底10的部分表面上以及两个上述接触电极20之间的上述基底10的表面上。
上述的半导体器件中，加热电极与接触电极不需要通过通孔连接层进行电连接，该半导体器件的结构较简单，且制作工艺较简单。
本申请的一种实施例中，上述半导体器件还包括抗反射部31，位于上述加热电极41和上述接触电极20之间。抗反射部31可以吸收光刻的反射光，这样可以进一步保证较好的光刻和刻蚀效果。
本申请中的抗反射部的材料可以是任何可以吸收光刻的反射光的材料，本领域技术人员可以根据实际情况选择选择合适的材料形成本申请的抗反射部。一种具体的实施例中，上述的抗反射部的材料包括Ti和/或TiN。
为了对器件的其他结构进行保护，本申请的一种实施例中，如图7与图10所示，上述半导体器件还包括保护部51，保护部51设置在上述加热电极41的远离上述基底10的表面上以及裸露的上述基底10的表面上。
本申请的另一种实施例中，如图7和图10所示，上述基底10包括衬底11、隔离层12、波导130以及包层14，隔离层12设置在上述衬底11的表面上；波导130设置在上述隔离层12的部分表面上，且上述隔离层12的材料的折射率小于上述波导130的材料的折射率；包层14设置在上述波导130的裸露表面上以及上述波导130两侧的上述隔离层12的裸露表面上，上述接触电极20设置在上述波导130两侧的上述包层14的远离上述衬底11的表面上，且上述包层14的材料的折射率小于上述波导130的材料的折射率。
本申请的波导可以是脊形波导，也可以是条形波导，本领域技术人员可以根据实际情况设置合适形状的波导。如图7所示的波导为条形波导。
本申请的一种实施例中，上述隔离层的材料和/或上述包层的材料包括SiO2。即包括三种情况，第一种情况：仅上述隔离层的材料包括SiO2；第二种情况：仅上述包层的材料包括SiO2；第三种情况：上述隔离层的材料包括SiO2，且上述包层的材料包括SiO2。
本申请的一种实施例中，上述波导的材料包括Si、Si3N4与SiOH等材料中的一种或多种。
本申请的又一种典型的实施方式中，提供了一种集成芯片，如图10所示，包括半导体器件，上述半导体器件为任一种上述的半导体器件。
该集成芯片由于包括上述的半导体器件，其结构较简单，且制作过程较简单。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明。
实施例1
一种半导体器件的制作过程包括：
提供衬底11，在上述衬底11的表面上依次沉积隔离层12和波导层13，形成预基底，如图1所示，其中，波导层13的厚度为220nm，隔离层12的厚度为2μm。
刻蚀去除部分上述波导层13，剩余的上述波导层13形成条形波导130，如图2所示。
在上述波导130的裸露表面上以及上述波导130两侧的上述隔离层的裸露表面上沉积包层14，包层14的材料为二氧化硅，如图3所示。
在上述波导130两侧的上述包层14的远离上述衬底的表面上沉积两个间隔的接触电极20，接触电极20的材料为AlCu，在上述接触电极20的远离上述基底10的表面上设置抗反射层30，其材料为Ti/TiN，形成图4所示的结构。
在上述抗反射层30的远离上述接触电极20的表面上以及两个上述接触电极20之间的上述基底10的表面上沉积TiN，形成加热电极层40，如图5所示。
在上述加热电极层40的远离上述基底10的表面上以及裸露的上述基底10的表面上沉积二氧化硅的保护层50，保护层50覆盖加热电极层40以及裸露的基底10，如图6所示。
刻蚀去除各上述接触电极20表面上的部分加热电极层40和部分抗反射层30，且剩余的上述接触电极20表面上的部分上述加热电极层40和两个上述接触电极20之间的部分上述加热电极层40连接在一起，使得上述接触电极20的远离所属基底10的部分表面裸露，剩余的上述加热电极层40形成加热电极41，剩余的上述抗反射层30为抗反射部31，剩余的上述保护层为保护部51，如图7所示。
实施例2
一种半导体器件的制作过程包括：
提供衬底11，在上述衬底11的表面上依次沉积隔离层12和波导层13，形成预基底，如图1所示，其中，波导层13的厚度为220nm，隔离层12的厚度为2μm。
刻蚀去除部分上述波导层13，剩余的上述波导层13形成条形波导130，如图2所示。
在上述波导130的裸露表面上以及上述波导130两侧的上述隔离层的裸露表面上沉积包层14，包层14的材料为二氧化硅，如图3所示。
在上述波导130两侧的上述包层14的远离上述衬底的表面上沉积两个间隔的接触电极20，接触电极20的材料为AlCu，在上述接触电极20的远离上述基底10的表面上沉积TiN，形成加热电极41，如图8所示。
在上述加热电极41的远离上述基底10的表面上、裸露的上述接触电极20的表面上以及裸露的上述基底10的表面上沉积二氧化硅的保护层50，如图9所示。
刻蚀去除位于上述接触电极20表面上的部分上述保护层50，使得各上述接触电极20的远离上述基底10的表面的部分裸露，剩余的保护层为保护部51，如图10所示。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的制作方法中，在接触电极的表面上直接设置加热电极层，然后通过刻蚀形成加热电极，该方法避免了现有技术中在接触电极的表面上先设置金属通孔，然后再设置加热电极，通过金属通过将加热电极和接触电极电连接的方式，有效减少工艺步骤。
2)、本申请的集成芯片中的半导体器件由于采用上述的制作方法制作得到，使得集成芯片的制作工艺中，光刻板层数较少，流片周期较短，成本较低。
3)、本申请的半导体器件中，加热电极与接触电极不需要通过金属通孔进行电连接，该半导体器件的结构较简单，且制作工艺较简单。
4)、本申请的集成芯片由于包括上述的半导体器件，其结构较简单，且制作过程较简单。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (15)
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
步骤S1，在基底的表面上间隔设置两个接触电极；以及
步骤S2，在各所述接触电极的远离所述基底的表面上以及两个所述接触电极之间的所述基底的表面上设置加热电极，各所述接触电极的远离所述基底的表面的部分裸露。
2.根据权利要求1所述的制作方法，其特征在于，所述基底的形成过程包括：
提供包括依次叠置设置的衬底、隔离层和波导层的预基底，所述波导层的材料的折射率大于所述隔离层的材料的折射率；
对所述波导层进行刻蚀，形成波导；
在所述波导的裸露表面上以及所述波导两侧的所述隔离层的裸露表面上设置包层，形成所述基底，所述包层的材料的折射率小于所述波导的材料的折射率，
所述接触电极设置在所述波导两侧的所述包层的远离所述衬底的表面上。
3.根据权利要求2所述的制作方法，其特征在于，所述隔离层的材料和/或所述包层的材料包括SiO2。
4.根据权利要求2所述的制作方法，其特征在于，所述波导层的材料包括Si、Si3N4与SiOH中的至少一种。
5.根据权利要求1或2所述的制作方法，其特征在于，所述步骤S2包括：
在所述接触电极的远离所述基底的表面上以及两个所述接触电极之间的所述基底的表面上设置加热电极层；以及
去除各所述接触电极表面上的部分加热电极层，且剩余的所述接触电极表面上的部分所述加热电极层和两个所述接触电极之间的部分所述加热电极层连接在一起，使得所述接触电极的远离所属基底的部分表面裸露，剩余的所述加热电极层形成所述加热电极。
6.根据权利要求1或2所述的制作方法，其特征在于，在所述步骤S2之后，所述制作方法还包括：
在所述加热电极的远离所述基底的表面上、裸露的所述基底的表面上以及裸露的所述接触电极的表面上设置保护层；以及
刻蚀去除位于所述接触电极表面上的部分所述保护层，使得各所述接触电极的远离所述基底的表面的部分裸露，剩余的所述保护层形成保护部。
7.根据权利要求1所述的制作方法，其特征在于，所述步骤S2包括：
在所述接触电极的远离所述基底的表面上以及两个所述接触电极之间的所述基底的表面上设置加热电极层；
在所述加热电极层的远离所述基底的表面上以及裸露的所述基底的表面上设置保护层；以及
刻蚀去除部分所述保护层和部分所述加热电极层，使得各所述接触电极的远离所述基底的表面的部分裸露，且剩余的所述接触电极表面上的部分所述加热电极层和两个所述接触电极之间的部分所述加热电极层连接在一起，剩余的所述加热电极层形成所述加热电极，剩余的所述保护层形成保护部。
8.根据权利要求1所述的制作方法，其特征在于，所述加热电极的厚度在2～200nm之间。
9.根据权利要求1所述的制作方法，其特征在于，所述加热电极的材料包括Al、Ti、TiN、W与TaN中的至少一种，所述接触电极的材料包括AlCu、AlSi与Cu中的至少一种。
10.一种集成芯片的制作工艺，包括半导体器件的制作过程，其特征在于，所述制作过程采用权利要求1至9中的任一项所述的制作方法实施。
11.一种半导体器件，其特征在于，所述半导体器件包括：
基底；
两个接触电极，间隔地设置在所述基底的表面上；以及
加热电极，设置在所述接触电极的远离所述基底的部分表面上以及两个所述接触电极之间的所述基底的表面上。
12.根据权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括：
保护部，设置在所述加热电极的远离所述基底的表面上以及裸露的所述基底的表面上。
13.根据权利要求11所述的半导体器件，其特征在于，所述基底包括：
衬底；
隔离层，设置在所述衬底的表面上；
波导，设置在所述隔离层的部分表面上，且所述隔离层的材料的折射率小于所述波导的材料的折射率；以及
包层，设置在所述波导的裸露表面上以及所述波导两侧的所述隔离层的裸露表面上，所述接触电极设置在所述波导两侧的所述包层的远离所述衬底的表面上，且所述包层的材料的折射率小于所述波导的材料的折射率。
14.根据权利要求13所述的半导体器件，其特征在于，所述隔离层的材料和/或所述包层的材料包括SiO2，优选所述波导的材料包括Si、Si3N4与SiOH中的一种或多种。
15.一种集成芯片，包括半导体器件，所述半导体器件为权利要求11至14中的任一项所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810879487.3A CN109100879A (zh) | 2018-08-03 | 2018-08-03 | 半导体器件与其制作方法、集成芯片与其制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810879487.3A CN109100879A (zh) | 2018-08-03 | 2018-08-03 | 半导体器件与其制作方法、集成芯片与其制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109100879A true CN109100879A (zh) | 2018-12-28 |
Family
ID=64848552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810879487.3A Pending CN109100879A (zh) | 2018-08-03 | 2018-08-03 | 半导体器件与其制作方法、集成芯片与其制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109100879A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106205A (zh) * | 2019-11-29 | 2020-05-05 | 中国科学院微电子研究所 | 硅基光子器件及其制造方法 |
| CN111679454A (zh) * | 2020-06-19 | 2020-09-18 | 联合微电子中心有限责任公司 | 半导体器件的制备方法 |
| CN116841059A (zh) * | 2023-07-25 | 2023-10-03 | 上海铭锟半导体有限公司 | 一种硅基二硫化钼的太赫兹调制器及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194634A (ja) * | 2000-01-14 | 2001-07-19 | Sumitomo Electric Ind Ltd | 光導波路 |
| US20110164642A1 (en) * | 2009-12-24 | 2011-07-07 | Sumitomo Electric Industries, Ltd. | Laser diode with ridge waveguide structure and method for manufacturing the same |
| CN102414592A (zh) * | 2009-03-31 | 2012-04-11 | 甲骨文美国公司 | 对光学器件的热调谐 |
| CN103137777A (zh) * | 2011-11-21 | 2013-06-05 | 富士通株式会社 | 半导体光学器件 |
| CN105633279A (zh) * | 2016-01-29 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 包含部分限定型相变材料结构的相变存储单元及制作方法 |
-
2018
- 2018-08-03 CN CN201810879487.3A patent/CN109100879A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194634A (ja) * | 2000-01-14 | 2001-07-19 | Sumitomo Electric Ind Ltd | 光導波路 |
| CN102414592A (zh) * | 2009-03-31 | 2012-04-11 | 甲骨文美国公司 | 对光学器件的热调谐 |
| US20110164642A1 (en) * | 2009-12-24 | 2011-07-07 | Sumitomo Electric Industries, Ltd. | Laser diode with ridge waveguide structure and method for manufacturing the same |
| CN103137777A (zh) * | 2011-11-21 | 2013-06-05 | 富士通株式会社 | 半导体光学器件 |
| CN105633279A (zh) * | 2016-01-29 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 包含部分限定型相变材料结构的相变存储单元及制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106205A (zh) * | 2019-11-29 | 2020-05-05 | 中国科学院微电子研究所 | 硅基光子器件及其制造方法 |
| CN111679454A (zh) * | 2020-06-19 | 2020-09-18 | 联合微电子中心有限责任公司 | 半导体器件的制备方法 |
| CN116841059A (zh) * | 2023-07-25 | 2023-10-03 | 上海铭锟半导体有限公司 | 一种硅基二硫化钼的太赫兹调制器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109100879A (zh) | 半导体器件与其制作方法、集成芯片与其制作工艺 | |
| CN101499480B (zh) | 半导体芯片及半导体装置 | |
| JP2021013024A5 (zh) | ||
| US20130210245A1 (en) | Interposer and method for producing holes in an interposer | |
| US20080289174A1 (en) | Process for the Collective Fabrication of 3D Electronic Modules | |
| JP5598152B2 (ja) | 熱電変換モジュールおよびその製造方法 | |
| CN109686658A (zh) | 半导体器件与其制作方法 | |
| US6760497B1 (en) | Printed circuit board for electrical and optical signals and method for producing the same | |
| CN106031315A (zh) | 电路基板及电路基板组件 | |
| TWI391974B (zh) | Chip type fuse and manufacturing method thereof | |
| JP2016180860A (ja) | 半導体装置およびその製造方法 | |
| CN103515309B (zh) | 倒装芯片电子器件及其生产方法 | |
| CN104465973B (zh) | 一种半导体器件的圆片级封装方法 | |
| WO2021145376A1 (ja) | 光電気伝送複合モジュールおよび光電気混載基板 | |
| JP2006286224A (ja) | チップ型ヒューズ | |
| JP2004535592A (ja) | 光集積回路（ｉｃ） | |
| JP2005101144A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104378932B (zh) | 多层pcb板的制作方法及多层pcb板 | |
| CN102835194B (zh) | 解除键合互连结构 | |
| JP4362303B2 (ja) | 熱電素子とその製造方法 | |
| JP5027284B2 (ja) | チップヒューズとその製造方法 | |
| CN104150435B (zh) | 与cmos工艺兼容的大面积微桥电阻阵列谐振腔工艺 | |
| CN107197593B (zh) | 一种柔性电路板及其制备方法 | |
| JP2003007559A (ja) | 積層電子部品の製造方法および積層電子部品 | |
| JP2000019011A (ja) | ３層構造の赤外線ボロメータの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181228 |