CN103137777A - 半导体光学器件 - Google Patents

Abstract

一种半导体光学器件包括：第一包覆层、第二包覆层以及夹设于第一包覆层与第二包覆层之间的光波导层；其中该光波导层包括：第一半导体层；第二半导体层，布置在第一半导体层上且沿一个方向延伸；以及第三半导体层，覆盖第二半导体层的顶表面；以及其中该第一半导体层包括：n型区域，布置在第二半导体层的一侧；p型区域，布置在第二半导体层的另一侧；以及i型区域，布置在n型区域与p型区域之间，以及其中第二半导体层的带隙比第一半导体层和第三半导体层的带隙窄。采用该半导体光学器件，可以减少半导体光学器件的功率消耗或缩短器件长度。

Description

半导体光学器件

技术领域

本文讨论的实施例涉及一种半导体光学器件。

背景技术

近些年来，在SOI（绝缘体上硅）衬底上形成的半导体光学器件受到了关注。该半导体光学器件包括：第一包覆层；第二包覆层；以及夹设于第一包覆层和第二包覆层之间的光波导层。该光波导层包括：i型芯（core）；n型平板部，其比芯薄且布置在其一侧；以及p型平板部，比芯薄且布置在芯的与n型平板层相对的一侧。

这样，在SOI衬底上形成的半导体光学器件是包括p-i-n同质结的光波导器件（在下文中，称为同质结光波导器件）（例如，参考日本特开专利公开2004-325914；L.Naval，R.Jalali，L.Gomelsky，以及J.M.Liu，“运行于1.3um的Si1-xGex/Si波导光检测器的优化”，光波技术杂志，Vol.14，pp.787-797，1996；以及Chris G.Van de Walle和Richard M.Martin，“Si/Ge系统中的异质结不连续的理论计算”，Vol.34，pp.5621-5633，1986）。

当电压被施加到同质结光波导器件的p型平板部与n型平板部之间时，载流子被注入到i型芯中。这导致芯的折射率和损耗系数产生变化。因此，通过改变p型平板部与n型平板部之间施加的电压，可以改变在芯中传播的光（在下文中称为传播光）的相位以及光强。

然而，由于p-i-n同质结中不存在将注入的载流子保持在结部内的势垒，因而难以在结部中获得较高的载流子密度。为了解决该问题，在同质结光波导器件中，通过将大量电流注入到p-i-n同质结中来将传播光的相位或强度改变为期望值。可替代地，通过延长器件长度来将传播光的相位或强度改变为期望值。结果是，同质结光波导器件中存在功率消耗变大或器件长度变长的问题。

发明内容

因此，实施例的一个方案的目的是解决上述问题。

根据实施例的方案，一种半导体光学器件包括：第一包覆层、第二包覆层以及夹设于第一包覆层和第二包覆层之间的光波导层；其中该光波导层包括：第一半导体层；第二半导体层，布置在第一半导体层上且沿一个方向延伸；以及第三半导体层，覆盖第二半导体层的顶表面；以及其中该第一半导体层包括：n型区域，布置在第二半导体层的一侧；p型区域，布置在第二半导体层的另一侧；以及i型区域，布置在n型区域与p型区域之间；以及其中第二半导体层的带隙比第一半导体层和第三半导体层的带隙窄。

根据实施例的另一个方案，一种半导体光学器件包括：第一包覆层、第二包覆层以及夹设于所述第一包覆层与所述第二包覆层之间的光波导层；其中所述光波导层包括：第一半导体层；第二半导体层，布置在所述第一半导体层上且沿一个方向延伸；以及第三半导体层，覆盖所述第二半导体层的顶表面；以及其中所述第一半导体层包括：n型区域以及接触所述n型区域且与所述n型区域之间具有沿着所述一个方向延伸的边界的p型区域；以及其中所述第二半导体层被布置在所述边界上，并且带隙比所述第一半导体层和所述第三半导体层的带隙窄。

采用本申请实施例的上述方案，可以减少半导体光学器件的功率消耗或缩短器件长度。

附图说明

图1为移相器部1的平面图；

图2为沿图1中描绘的线II-II的剖视图；

图3为使用硅芯（silicon core）的移相器部的剖视图；

图4为沿图3中描绘的线IV-IV的能带图；

图5为沿图2中描绘的线V-V的能带图；

图6为描述移相器部中的功率消耗密度与第二半导体层中的载流子密度之间的关系的示意图；

图7为根据第1实施例的MZ光开关的平面图；

图8为描绘第一移相器部和第二移相器部的长度L与用于切断输出光（第一耦合光）的功率消耗之间的关系的示意图；

图9为描绘第1实施例的变形实例的示意图；

图10为描绘在Si衬底上生长的Si_1-xGe_x层的入射光能与光吸收系数之间的关系的示意图；

图11A-图11C为示出根据第1实施例的MZ光开关的制造方法的工艺剖视图；

图12A-图12C为示出根据第1实施例的MZ光开关的制造方法的工艺剖视图；

图13A-图13C为示出根据第1实施例的MZ光开关的制造方法的工艺剖视图；

图14为通过过蚀刻（over-etching）形成的移相器部的剖视图；

图15为示出移相器部的变形实例的剖视图；

图16为描绘根据第2实施例的选通光开关（gate optical switch）的功率消耗密度与芯的损耗系数α之间的关系的示意图；

图17为描绘根据第3实施例的移相器部的功率消耗密度与第二半导体层中的载流子密度之间的关系的示意图；

图18为描绘移相器部的长度L与用于切断MZ光开关的输出光的功率消耗之间的关系的示意图；

图19为描绘Si/SiGe移相器部的功率消耗与芯的标准化等效折射率的变化绝对值之间的关系的示意图；

图20为根据第4实施例的MZ光开关的移相器部的剖视图；

图21为描绘移相器部的功率消耗密度与第二半导体层中的载流子密度之间的关系的示意图；

图22为描绘根据第4实施例的移相器部的长度L与用于切断MZ光开关的输出光的功率消耗之间的关系的示意图；

图23为描绘根据第4实施例的移相器部的功率消耗与位于其中的芯的标准化等效折射率的变化绝对值之间的关系的示意图；

图24A-图24B为示出根据第4实施例的MZ光开关的制造方法的工艺剖视图；

图25为示出根据第4实施例的MZ光开关的变形实例的剖视图；

图26为描绘根据第5实施例的选通光开关的功率消耗密度与芯的损耗系数α之间的关系的示意图；

图27为根据本实施例6的MZ光开关中移相器部的剖视图；

图28为根据本实施例6的光波导层的平面图；

图29为沿图27中描绘的线XXIX-XXIX的能带图；以及

图30为沿图27中描绘的线XXX-XXX的能带图。

具体实施方式

根据本文多个实施例的半导体光学器件，可以减少半导体光学器件的功率消耗或缩短器件长度。将参考附图来说明多个实施例。

（第1实施例）

根据本实施例的半导体光学器件为马赫一曾德尔光开关（在下文中，称为MZ光开关）。

（1）移相器部

图1为根据本实施例的MZ光开关的移相器部2的平面图。图2为沿图1中描绘的线II-II的剖视图。

如图2中所描绘的，移相器部2包括设置在衬底（例如，SOI衬底的Si衬底）3上的第一包覆层（例如，SOI衬底的SiO₂层）4和第二包覆层（例如，SiO₂层）6。这里，第一包覆层4和第二包覆层6为绝缘体。

另外，移相器部2包括夹设于第一包覆层4与第二包覆层6之间的光波导层8。光波导层8包括第一半导体层（例如，SOI衬底的单晶硅层）10以及设置在第一半导体层10上且沿一个方向11延伸的i型第二半导体层（例如，单晶硅-锗层）12。光波导层8还包括覆盖第二半导体层12的顶表面（与第一半导体层10侧的表面相对的表面）15的第三半导体层（例如，单晶硅层）13。

第一半导体层10包括设置在第二半导体层12的一侧的n型区域14以及设置在第二半导体层12的另一侧的p型区域16（从而从平面图上看去跨越第二半导体层12而面向n型区域14）。第一半导体层10还包括设置在n型区域14与p型区域16之间的i型区域18。

i型区域18为载流子浓度（杂质浓度）小于n型区域14和p型区域16的区域。n型区域14、p型区域16以及i型区域18形成p-i-n同质结。

另外，第二半导体层（例如，SiGe层）12为带隙比第一半导体层（例如，Si层）10和第三半导体层（例如，Si层）13窄的半导体层。

第一包覆层4、第二包覆层6以及光波导层8在工作波长（例如，1.55μm）处是透明的。光波导层8的折射率大于第一包覆层4和第二包覆层6的每一个的折射率。从而，进入移相器部2的光在光波导层8中传播。

如图2中描绘的，光波导层8设置有芯19，该芯19包括第三半导体层13、第二半导体层12以及位于第二半导体层12下方的第一半导体层10。在光波导层8中传播的光（传播光）在芯19中传播。

现在，半导体的折射率具有随带隙变窄而变高的趋向。例如，Si、Si_0.9Ge_0.1以及Si_0.7Ge_0.3的带隙分别为1.12eV、1.02eV以及0.888eV。就上述带隙而言，Si、Si_0.9Ge_0.1以及Si_0.7Ge_0.3的折射率分别为3.36、3.42以及3.55。从而，该传播光主要在芯19中带隙最窄的第二半导体层12中传播。

另外，如图2中描绘的，移相器部2包括设置在第二包覆层6上的第一外部电极22a以及用于将第一外部电极22a连接至n型区域14的第一连接导体24a。

类似地，移相器部2包括设置在第二包覆层6上的第二外部电极22b以及用于将第二外部电极22b连接至p型区域16的第二连接导体24b。

现在，如图2中描绘的，在第二半导体12与n型区域14之间设置有间隙。类似地，在第二半导体12与p型区域16之间设置有间隙。这些间隙抑制传播光渗透到n型区域14和p型区域16中，从而减少传播光的损耗。

--带结构--

图3为使用硅芯的移相器部（在下文中，称为同质结移相器部）2a的剖视图。如图3中描绘的，同质结移相器部2a的光波导层8a由单层半导体（例如，Si层）形成。在光波导层8a的中央部分，设置有夹设于n型区域14与p型区域16之间的i型区域18a。i型区域18a的中央形成厚度大于周围区域（平板部）的芯19a。

图4为沿图3中描绘的线IV-IV的能带图。图5为沿图2中描绘的线V-V的能带图。图4和图5中描绘的每一个E_C表示导带边缘的能量。E_V表示价带边缘的能量。另外，在图4和图5中上部描绘的符号表示与各区域对应的半导体层的符号。

同质结移相器部2a包括沿图3中描绘的线A-A的p-i-n同质结。如图4中描绘的，当正向电压被施加到p-i-n同质结时，载流子（电子26和空穴28）被供应到i型芯19a。芯19a的折射率由于载流子而改变，使得传播光的相位改变。芯19a的折射率变化是由于载流子的等离子体效应而产生的。

如图4中描绘的，在同质结移相器部2a中，芯19a的带结构是平坦的。因此，在同质结移相器部2a的芯中不存在用来保持所供应的载流子的势垒。

因此，为了在同质结移相器部2a中获得期望的相位变化，大量的载流子被注入到p-i-n结中。可替代地，也可通过延长相移部来获得期望的相位变化。结果是，在包括同质结移相器部2a的MZ光开关（在下文中，称为同质结MZ光开关）中，存在功率消耗变大或者器件长度变长的问题。

如图5中描绘的，在根据本实施例的移相器部2中，第二半导体层12的带隙比第一半导体层10的带隙窄。结果是，在移相器部2中，第二半导体层12的导带边缘E_C低于第一半导体层10的导带边缘E_C。类似地，第二半导体层12的价带边缘E_V高于第一半导体层10的价带边缘E_V。结果是，在移相器部2中，在第二半导体层12与第一半导体层10之间分别产生导带边缘处的能量差ΔE_C和价带边缘处的能量差ΔE_V。

在移相器部2中，首先，从n型区域14供应到芯19的电子26移动到第一半导体层10的i型区域18。接下来，电子从i型区域18扩散到第二半导体层12。对于扩散到第二半导体层12的电子，由于ΔE_C而抑制了向i型区域18的反扩散。结果是，电子聚集到第二半导体层12中，使得第二半导体层12中的电子密度得以提高。类似地，供应到芯19的空穴28聚集到第二半导体层12中，使得第二半导体层12中的空穴密度得以提高。

因而，与同质结MZ光开关相比，根据本实施例的MZ光开关，减少了用于获得期望相位变化的功率消耗（=电流×电压）。可替代地，当通过器件长度而不是通过功率消耗来调节传播光的相位变化时，与同质结MZ光开关相比，根据本实施例的MZ光开关，缩短了用于获得期望相位变化的器件长度。

图6为描绘移相器部2中的功率消耗密度与第二半导体层12中的载流子密度之间的关系的示意图。水平轴表示功率消耗密度（=电流×电压/移相器部的长度）。垂直轴表示第二半导体层12（其为芯19的主要部分）中的载流子密度（=电子密度+空穴密度）。通过用于分析半导体器件中的载流子传导（carrier conduction）的模拟程序来获得载流子密度。

分析目标的模拟模型中的第一半导体层10是厚度为50nm的Si（硅）层。第二半导体层12是厚度为150nm且宽度为480nm的SiGe（硅-锗）层。第三半导体层13是厚度为50nm且宽度为480nm的Si（硅）层。

n型区域14和p型区域16中的载流子浓度分别为1×10¹⁹cm^-3。少数载流子的寿命为1ns。第一半导体层10、第二半导体层12以及第三半导体层13的平面方向为（100）。第二半导体层12与n型区域14之间的间距为0.275μm。另外，第二半导体层12与p型区域16之间的间距也为0.275μm。

在图6中，第一曲线30和第二曲线32描绘当第二半导体层12分别为Si_0.7Ge_0.3层和Si_0.9Ge_0.1层时的关系。另一方面，曲线34描述关于同质结移相器部2a的芯中功率消耗密度与载流子密度之间的关系。同质结移相器部2a的参数（如芯大小、第一半导体层10的大小以及n型区域和p型区域中的载流子浓度）与移相器部2的相同。

当第二半导体层12为Si_0.9Ge_0.1层时，ΔE_C和ΔE_V分别为0.02eV和0.083eV。而且，当第二半导体层12为Si_0.7Ge_0.3层时，ΔE_C和ΔE_V分别为0.03eV和0.203eV。

如图6中描绘的，移相器部2中第二半导体层12（芯19的主要部分）的每一个载流子密度30、32远高于同质结移相器部2a的芯19a中的载流子密度34。

在功率消耗密度为50-100mW/mm的区域，当第二半导体层12为Si_0.9Ge_0.1层时，其中的载流子密度比同质结移相器部2a的芯中的载流子密度高大约三倍。而且，在功率消耗密度为50-100mW/mm的区域，当第二半导体层12为Si_0.7Ge_0.3层时，第二半导体层12中的载流子密度比同质结移相器部2a的芯中的载流子密度高大约五倍。

于是，移相器部2的输出端口50处传播光的相位变化远大于同质结移相器部2a的输出端口处传播光的相位变化。

此时，当第一半导体层10上的凸部21（第二半导体层12和第三半导体层13的层叠结构）的高度和宽度位于特定范围内时，该传播光为单模。因此，第一半导体层10上的凸部的高度和宽度被设定为上述范围内的特定值。结果是，当第三半导体层13被设置在第二半导体层12的上表面上时，第二半导体层12的厚度变薄。

如之前提到的，第二半导体层12的带隙比第三半导体层13的带隙窄。因此，供应到芯19的电子和空穴聚集到第二半导体层（其由于第三半导体层13的厚度而变薄）中。由此，第二半导体层12中的载流子密度变得高于当没有设置第三半导体层13时聚集的载流子密度。结果是，第二半导体层12的折射率变化变大，MZ光开关的功率消耗（用于切断输出光的功率）变得小于不包括第三半导体层13的移相器部的功率消耗。

（2）整体结构

图7为根据本实施例的MZ光开关36的平面图。如图7中描绘的，MZ光开关36包括第一输入端口38a、第二输入端口38b以及用于将入射光分支成第一分支光和第二分支光的光分路器件40。例如，光分路器件40为2输入2输出多模干涉波导（MMI）。

MZ光开关36还包括第一分支光进入其中的第一移相器部41a和第二分支光进入其中的第二移相器部41b。第一移相器部41a和第二移相器部41b的长度基本上相等。

第一移相器部41a和第二移相器部41b为参考图2说明的移相器部2。即，第一移相器部41a和第二移相器部41b具有大小基本上相同的基本相同的结构。这同样适用于其它实施例。

另外，MZ光开关36包括光耦合器42，该光耦合器42用于将从第一移相器部41a输出的第一分支光与从第二移相器部41b输出的第二分支光耦合以生成第一耦合光和第二耦合光。例如，光耦合器42为2输入2输出多模干涉波导。

而且，MZ光开关36包括用于输出第一耦合光的第一输出端口44a和用于输出第二耦合光的第二输出端口44b。另外，MZ光开关36包括用于连接类似光分路器件的光学元件（即，光分路器件、移相器部以及光耦合器）或每一个光学元件以及输入端口或输出端口的光波导46a-46h。

除了移相器部之外的光学元件（即，光分路器件、光耦合器以及光波导）的截面结构与参考图2说明的移相器部2的结构基本上相同。然而，这些光学元件不包括任何n型区域14、p型区域16、第一外部电极22a、第二外部电极22b、第一连接导体24a以及第二连接导体24b。第一半导体层10上的每一个光学元件的凸部包括根据每一个光学元件的功能的宽度。

例如，第一移相器部41a和第二移相器部41b中每一个的器件长度为0.1mm。

（3）运行

接下来，将描述MZ光开关36的运行。

首先，光在第一输入端口38a处进入，然后在光波导46a中传播，到达光分路器件40。在到达光分路器件40时，光被分支成第一分支光和第二分支光。

第一分支光和第二分支光分别在光波导46b、46c中传播，并到达第一移相器部41a和第二移相器部41b的输入端口。

在通过第一移相器部41a改变第一分支光的相位之后，从第一移相器部41a的输出端口将光输出。这里，根据在p型区域16与n型区域14之间施加的输入信号（电信号）来改变第一分支光的相位。

另一方面，通过第二移相器部41b来为第二分支光赋予恒定的相位变化，之后，从第二移相器部41b的输出端口将第二分支光输出。

相位根据输入信号而改变的第一分支光和被赋予了恒定相位变化的第二分支光分别在光波导46d和光波导46e中传播而到达光耦合器42。

在到达光耦合器42之后，第一分支光和第二分支光耦合，从而变成第一耦合光和第二耦合光。第一耦合光在光波导46f中传播，并从第一输出端口44a输出。而且，第二耦合光在光波导46g中传播，并从第二输出端口44b输出。

当在第一移相器部41a的p型区域16与n型区域14之间施加输入信号（电信号）时，芯19中的载流子密度响应于输入信号的变化而改变。结果是，芯19的折射率由于等离子体效应而改变，使得第一分支光的相位根据输入信号而改变。

另一方面，当在第二移相器部41b的p型区域16与n型区域14之间施加恒压时，根据所施加的电压在芯19中聚集了恒定密度的载流子。结果是，芯19的折射率由于等离子体效应而改变，使得赋予第二分支光恒定的相位变化。通过相位变化，第一分支光传播路径的光学长度（当输入信号没有被施加到第一移相器部41a时）与第二分支光的光学长度之间的差变得与零（或者传播光波长的整数倍）基本上一致。

因此，响应于施加到第一移相器部41a的电信号的变化，第一耦合光和第二耦合光闪烁（blink）（打开和关闭）。当第一分支光和第二分支光进入光耦合器42时，如果第一分支光与第二分支光之间的相位差为0rad（或πrad的偶数倍），则开启第一耦合光。如果第一分支光与第二分支光之间的相差为πrad（或πrad的奇数倍），则开启第二耦合光。

换句话说，响应于施加到第一移相器部41a的输入信号，在第一输入端口38a处进入的光从第一输出端口44a或第二输出端口44b输出。

如上所述，第一移相器部41a和第二移相器部41b中的载流子密度远高于同质结移相器部2a中的载流子密度。因此，根据本实施例的MZ光开关36的功率消耗远远小于同质结MZ光开关的功率消耗。可替代地，当通过移相器部的长度而不是功率消耗来调节传播光的相位变化时，用于获得期望相位差的器件长度变短。

图8为描述第一移相器部41a和第二移相器部41b的长度L与用于切断输出光（例如，第一耦合光）的功率消耗之间的关系的示意图。水平轴表示第一移相器部41a的长度L。垂直轴表示用于切断输出光的功率消耗。通过由图6的模拟获得的载流子密度和表达式（1）来获得用于图8的数据。

$\mathrm{\Δn}=-(e^2{\mathrm{\λ}}^2/8{\mathrm{\π}}^2{c}^2{\mathrm{\ϵ}}_{0}n)\·[\mathrm{\Δ}{N}_e/{m^{*}}_{\mathrm{ce}}+\mathrm{\Δ}{N}_h/{m^{*}}_{\mathrm{ch}}]......\left(1\right)$

其中Δn为由于等离子体效应引起的折射率的变化，ΔN_e和ΔN_h分别为电子密度和空穴密度，e为单元电荷，c为光速，ε₀为真空的介电常数，λ为波长，n为折射率，m*_ce和m*_ch分别为电子和空穴的有效质量。

在图8中，第一曲线52和第二曲线54描绘当第二半导体层12分别为Si_0.7Ge_0.3层和Si_0.9Ge_0.1层时的关系。另外，第三曲线56描述同质结MZ光开关的关系。

如图8中描绘的，假如第一移相器部41a的长度L相同，则根据本实施例的MZ光开关36的功率消耗远远小于同质结MZ光开关的功率消耗。

例如，当第一移相器部41a的长度为0.1mm时，使用硅芯的同质结MZ光开关的功率消耗为6.8mW。相反，具有由Si_0.7Ge_0.3层形成的第二半导体层12的MZ光开关36的功率消耗为0.9mW。即，根据本实施例的MZ光开关36，功率消耗减少了85%。而且，在具有由Si_0.9Ge_0.1层形成的第二半导体层12的MZ光开关36的情况下，功率消耗变得小于同质结器件中的功率消耗。

就同质结MZ光开关而言，如图8中描绘的，当移相器部的长度L为0.2mm或更小时，功率消耗突然增大。因此，就同质结MZ光开关而言，使移相器部的长度L为0.2mm或更小不是优选的。另一方面，如图8中描绘的，就根据本实施例的MZ光开关36而言，如果移相器部的长度L降低到大约0.02-0.04mm，则功率消耗基本上恒定。因而，根据本实施例，可以缩短MZ光开关的器件长度。

图9为描绘本实施例的变形实例的示意图。图7中描绘的MZ光开关36包括两个移相器部。然而，如图9中描绘的，可以省略第二移相器部41b，并且作为替代，光波导46i可以被设置为第二分支光的光路径。

在本器件中，通过将恒压叠加到待被施加到第一移相器部41a的输入信号上，第一分支光与第二分支光的传播路径的光学长度之间的差基本上为零（或传播光波长的整数倍）。

此时，在移相器部2中带隙最小的区域为第二半导体层12。因此，移相器部2的工作波长的下限为与第二半导体层12的带隙对应的波长。

图10为描绘在Si衬底上生长的Si_1-xGe_x层的入射光能与光吸收系数之间的关系的示意图（L.Naval，R.Jalali，L.Gomelsky，以及J.M.Liu，“运行于1.3um的Si_1-xGe_x/Si波导光检测器的优化”，光波技术杂志，Vol.14，pp.787-797，1996）。水平轴表示入射光能（光子能）。垂直轴表示光吸收系数。图10中的每一个参数x表示Ge组成比（composition ratio）。

例如，本实施例的MZ光开关36可适用于用于光通信的发送器或接收器。在光通信中使用的波长的上限为1620nm（L频带中的上限波长）。如图10中描绘的，当Ge组成比x为0.35或更小时，Si_1-xGe_x的吸收边缘比上述上限波长1620nm（0.75eV）短。因此，当根据本实施例的光开关用于光通信时，优选的是第二半导体层12的Ge组成比x为0.35或更小（并且大于0）。这同样适用于下文描述的实施例。

如图10中描绘的SiGe层，在Si层上生长的SiGe层由于压缩应力而发生畸变。这种SiGe层的带隙可依赖于Si层的平面方向而改变。然而，其变化较小，图10中描绘的关系基本上保持恒定，而与Si层的平面方向无关。因此，优选的是第二半导体层12的Ge组成比x处于0.35或更小的范围（并且大于0），与第一半导体层10的平面方向无关。

然而，移相器部2中的功率消耗依赖于第一半导体层10的平面方向而改变。当在（110）Si层上外延生长SiGe层时，导带边缘上的带偏ΔE_C增大（Chris G.Van de Walle和Richard M.Martin，“Si/Ge系统中异质结不连续的理论计算”，Vol.34，pp.5621-5633，1986）。例如，当Si层（以及Si_0.7Ge_0.3层）的平面方向为（100）时，Si层和Si_0.7Ge_0.3层的ΔE_C为0.03eV。相反，当Si层的平面方向为（110）时，ΔE_C为0.07eV。这样，通过将Si层的平面方向从（100）改变为（110），ΔE_C增大了大约0.04eV。结果是，第二半导体层12中的载流子密度增大，移相器部2中的功率消耗相应地减小。

移相器部2中的这一第二半导体层（SiGe层）12是在第一半导体层（Si层）10上外延生长的半导体层。因此，第一半导体层10和第二半导体层12两者都具有（110）平面方向。这同样适用于第三半导体层13。

（4）制造方法

图11A至图13C为示出根据本实施例的MZ光开关36的制造方法的工艺剖视图。

首先，如图11A中描绘的，制备晶片形状的SOI（绝缘体上硅）衬底58。

接下来，如图11B中描绘的，去除覆盖SOI衬底58的Si层60的原生氧化膜62。如图11C中描绘的，在Si层60上，通过例如MOVPE（金属有机汽相外延生长）来外延生长SiGe层64和Si层66。

通过外延生长，形成包括Si层60、SiGe层64以及Si层66的层叠膜65。层叠膜65的Si层60变为第一半导体层10。SiGe层64变为第二半导体层12。而且，Si层66变为第三半导体层13。

接下来，如图12A中描绘的，在Si层66上形成与光学元件（光分路器件40、移相器部41a、41b、光耦合器42以及光波导46a-46h）的每一个突起部（移相器部等的凸部）对应的光致抗蚀剂膜68a。之后，如图12B中描绘的，使用光致抗蚀剂膜68a作为掩模，对Si层66和SiGe层64进行干蚀刻。通过干蚀刻，形成条形的第三半导体层13（Si层）和条形的第二半导体层12（SiGe层）。

接下来，如图12C中描绘的，形成光致抗蚀剂膜68b，该光致抗蚀剂膜68b包括在n型区域14的形成位置处的开口部。之后，使用光致抗蚀剂膜68b作为掩模，将n型掺杂剂（例如，磷）离子注入到Si层60中。

接下来，在去除光致抗蚀剂膜68b之后，形成光致抗蚀剂膜68c，该光致抗蚀剂膜68c包括在p型区域16的形成位置处的开口部。之后，使用光致抗蚀剂膜68c作为掩模，将p型掺杂剂（例如，硼）离子注入到Si层60中。之后，去除光致抗蚀剂膜68c，执行热处理以激活杂质。通过热处理，激活了离子注入的杂质。因而，形成了n型区域14和p型区域16。

接下来，在包括第一半导体层10、第二半导体层12以及第三半导体层13的光波导层8的表面上，例如，通过CVD（化学气相淀积）方法来沉积SiO₂膜70。SiO₂膜70变为第二包覆层6。

接下来，通过在连接导体24a、24b的形成位置处蚀刻SiO₂膜70，形成接触孔。在SiO₂膜70上，沉积导体膜（例如，金属膜），之后，去除接触孔外的导体膜。由此，形成连接导体24a、24b。

如图13C中描绘的，在SiO₂膜70上，进一步沉积导体膜，使得第一外部电极22a和第二外部电极22b形成。

之后，SOI衬底58被划分以形成片状MZ光开关36。

在上文提到的制造方法中，如图12B中描绘的，在完成SiGe层64的蚀刻之后，立即停止干蚀刻。这里，在完成SiGe层64的蚀刻之后，该蚀刻可以持续一段时间，使得不会发生蚀刻不均匀。图14描绘通过这种过蚀刻形成的移相器部2b的剖视图。

如图14中描绘的，在上述移相器部2b中，在第二半导体层（SiGe层）12的两侧，第一半导体层（Si层）10比其接触第二半导体层12的区域薄。类似于图2中描绘的移相器部2，利用这一结构，因为载流子被限制在第二半导体层12中，所以MZ光开关的功率消耗也减少。

（5）移相器部的变形实例

图15为示出移相器部2的变形实例2d的剖视图。该移相器部2d包括布置在光波导层8a的i型区域18a中的凹槽72。第二半导体层12被设置在凹槽72上，使得第二半导体层12的侧面的至少一部分接触i型区域18a。

从n型区域14和p型区域16供应的载流子也从第二半导体层12的侧面注入。由此，与参考图2示出的移相器部2的情况相比，在第二半导体层12中聚集了更大量的载流子。因此，根据图15中描绘的移相器部2d，可以进一步减少MZ光开关36的功率消耗。可替代地，可以进一步缩短MZ光开关36的长度。

可以通过在SOI衬底的Si层上预先形成凹槽72来制造移相器部2d。除了使用这一衬底之外，移相器部2d的制造方法与参考图11A至图13C示出的制造方法基本上相同。

另外，第一半导体层10可以在第二半导体层12的两侧更厚，使得第二半导体层12的整个侧面接触第一半导体层10。即使利用这一结构，入射光也能够在第二半导体层12中传播，这是因为第二半导体层12的折射率高于第一半导体层10。

此时，如图2中描绘的，在移相器部2中，第二半导体层12被布置得稍微远离n型区域14侧和p型区域16侧。由此，可以抑制由n型区域14和p型区域16中的载流子引起的传播光的衰减。然而，当这种衰减不成为问题时，第二半导体层12和n型区域14可以彼此接触。类似地，第二半导体层12和p型区域16也可以彼此接触。

在图6和图8的模拟中使用的n型区域14和p型区域16中的载流子密度为1×10¹⁹cm^-3。然而，n型区域14和p型区域16中的载流子密度不限于这一值。例如，n型区域14和p型区域16中的载流子密度可以为1×10¹⁸cm^-3至1×10²¹cm^-3。或者可替代地，n型区域14和p型区域16中的载流子密度也可以为1×10¹⁹cm^-3至1×10²⁰cm^-3。

另外，在图6和图8的模拟中，假设i型区域18中的载流子密度为本征载流子密度。然而，i型区域18可以具有使传播光的衰减不会引起问题这样程度的载流子密度。例如，i型区域18中的载流子密度可以为1×10¹⁰cm^-3至1×10¹⁷cm^-3。可替代地，i型区域18中的载流子密度可以为1×10¹²cm^-3至1×10¹⁵cm^-3。

另外，在图6和图8的模拟中使用的半导体层的大小为一个实例。半导体层的大小可以与模拟中使用的大小不同。这同样适用于器件长度。然而，优选的是第二半导体层12的厚度为临界膜厚度或更小。这里，该临界膜厚度为当执行异质外延生长时在生长层中产生失配位错（misfit dislocation）的膜厚度。在膜厚度为临界膜厚度或更小的情况下，产生失配位错的可能性小。例如，当第一半导体层10为Si层并且第二半导体层12为Si_1-xGe_x层（0<x≤0.3）时，优选的是第二半导体层12的厚度为400nm或更小。

（第2实施例）

根据本实施例的半导体光学器件为选通光开关。

（1）结构

除了器件长度大之外，根据本实施例的选通光开关的结构与根据第1实施例的移相器部2基本上相同。例如，根据第1实施例的移相器部2的器件长度为0.1mm。相反，例如，根据本实施例的选通光开关的器件长度为1mm。根据第2实施例的选通光开关的平面图和剖视图分别与图1和图2基本上相同。

图16为描绘根据本实施例的选通光开关的功率消耗密度与芯19的损耗系数α之间的关系的示意图。水平轴表示功率消耗密度。垂直轴表示芯的损耗系数。

基于从图6的模拟获得的每一个半导体层中的载流子密度以及表达式（2）来获得损耗系数α。

$\mathrm{\&Delta;\&alpha;}=(e^3{\mathrm{\&lambda;}}^2/4{\mathrm{\&pi;}}^2{c}^3{\mathrm{\&epsiv;}}_{0}n)\&CenterDot;[\mathrm{\&Delta;}{N}_e/{m^{*}}_{\mathrm{ce}}{\mathrm{\&mu;}}_e+\mathrm{\&Delta;}{N}_h/{m^{*}}_{\mathrm{ch}}{\mathrm{\&mu;}}_h]......\left(2\right)$

其中Δα为由于等离子体效应引起的损耗系数的增量，ΔN_e为由于载流子注入引起的电子密度的增量，ΔN_h为由于载流子注入引起的空穴密度的增量，λ为波长，n为折射率，e为单元电荷，c为光速，ε₀为真空的介电常数，m*_ce和m*_ch分别为电子和空穴的有效质量，μ_e为电子迁移率，μ_h为空穴迁移率。

根据本实施例的选通光开关的波导散射损耗为最高几cm^-1。因此，在图16中描绘的模拟中，忽略波导散射损耗。

在图16中，描绘了第二半导体层12的Ge组成比为0.3的选通光开关的损耗系数（第一曲线74a）以及第二半导体层12的Ge组成比为0.1的选通光开关的损耗系数（第二曲线74b）。另外，在图16中，还描绘了使用硅芯的选通光开关（在下文中，称为同质结选通光开关）的损耗系数（曲线76）。除了器件长度之外，在图16的模拟中使用的模型的尺寸等与在图6的模拟中使用的模型的尺寸等相同。

如图16中描绘的，与同质结选通光开关相比，根据本实施例中的选通光开关，其功率消耗大大减少。就同质结选通光开关而言，例如，损耗系数α变为15cm^-1的功率消耗为75mW（参考曲线76）。另一方面，根据本实施例的选通光开关的功率消耗为大约10mW（参考第一曲线74a和第二曲线74b）。即，根据本实施例，功率消耗减少了大约87%。

这样，根据本实施例的选通光开关的功率消耗远远小于同质结选通光开关的功率消耗。或者可替代地，当通过选通光开关的长度而不是功率消耗来调节传播光的衰减时，缩短了用于获得期望衰减的器件长度。

（2）运行

接下来，将描述根据本实施例的选通光开关的运行。首先，信号光（根据信息调制后的光）在输入端口48进入，并在芯19中传播（参考图1和图2）。在此状态下，输入信号（电信号）经由外部电极22a、22b被施加到包括n型区域14、i型区域18以及p型区域16的p-i-n结。

由此，载流子从n型区域14和p型区域16被供应到芯19。所供应的载流子聚集到第二半导体层12中，使得传播光由于等离子体效应而被吸收。

因此，在输入信号为ON的周期期间，几乎不从输出端口50输出信号光。另一方面，在输入信号为OFF的周期期间，从输出端口50输出衰减很少的信号光。即，响应于电信号，选通光开关开启/切断信号光。

根据本实施例的选通光开关为用于传递或拦截信号光的半导体器件。然而，根据本实施例的选通光开关也可以用作另一种半导体光学器件。

例如，使具有恒定光强的光输入到选通光开关，并在p型区域16与n型区域14之间施加与期望的信息对应的电信号。然后，输入光强响应于输入信号而改变。

即，根据本实施例的选通光开关也可以用作光学调制器。或者可替代地，根据本实施例的选通光开关也可以用作可变光衰减器。这同样适用于根据其它实施例（包括第1实施例）的光开关。

（第3实施例）

根据本实施例的半导体光学器件具有与第1实施例的MZ光开关基本上相同的结构。然而，在根据本实施例的半导体光学器件中，第二半导体层12的带隙和第三半导体层13的厚度被设定为优选值。在下文中，将省略与第1实施例共同部分的说明。

（1）第二半导体层的带隙

首先，将描述第三半导体层13对MZ光开关特性的影响。

图17为描述根据本实施例的移相器部（在下文中，称为Si/SiGe移相器部）2的功率消耗密度与第二半导体层12中的载流子密度之间的关系的示意图（第一曲线78）。水平轴表示功率消耗密度。垂直轴表示载流子密度。

在第一曲线78的模拟中使用的Si/SiGe移相器部的模型具有与在图6的模拟中使用的模型基本上相同的结构。第二半导体层12的Ge组成比为0.3。

图17还描述了不包括第三半导体层13的移相器部的功率消耗密度（在下文中，称为SiGe移相器部）与SiGe层中的载流子密度之间的关系（第二曲线80）。

SiGe移相器部的模型中的SiGe层具有与包括在Si/SiGe移相器部的模型中的凸部（第二半导体层12和第三半导体层13的层叠结构）相同的大小。关于除了凸部之外的部分，SiGe移相器部的模型结构与Si/SiGe移相器部的模型结构相同。

如图17中描绘的，Si/SiGe移相器部2中的载流子密度78（第二半导体层12中的载流子密度）比SiGe移相器部中的载流子密度80（SiGe层中的载流子密度）大了大约1.3倍。

Si/SiGe移相器部2的第二半导体层（SiGe层）12比SiGe移相器部的SiGe层薄了一第三半导体层13的厚度。载流子集中到了薄的第二半导体层12中，使得第二半导体层12中的载流子密度增大。

结果是，如图17中描绘的，Si/SiGe移相器部中的载流子密度78（第二半导体层12中的载流子密度）变得高于SiGe移相器部中的载流子密度80（SiGe层中的载流子密度）。

图18为描述移相器部的长度L与用于切断MZ光开关的输出光的功率消耗之间的关系的示意图。水平轴表示移相器部的长度L。垂直轴表示用于切断MZ光开关的输出光的功率消耗。

第一曲线82描述Si/SiGe移相器部2的长度L与用于切断包括Si/SiGe移相器部的MZ光开关（在下文中，称为Si/SiGe光开关）的输出光的功率消耗之间的关系。在图18中，还描绘了曲线84，该曲线84描绘了SiGe移相器部的长度L与用于切断包括该SiGe移相器部的MZ光开关（在下文中，称为SiGe光开关）的输出光的功率消耗之间的关系。模拟模型与图17的模型相同。

如图18中描绘的，Si/SiGe光开关的功率消耗82比SiGe光开关的功率消耗84低了大约10%。如图17中描绘的，原因是Si/SiGe移相器部2中的载流子密度高于SiGe移相器部中的载流子密度。

当载流子被注入到移相器部的芯中时，芯的等效折射率由于聚集在芯中的载流子而改变。当等效折射率的变化（在下文中，称为等效折射率变化）达到特定值时，切断MZ光开关的输出光。

如图17中描绘的，聚集在Si/SiGe移相器部2中的载流子密度78高于聚集在SiGe移相器部中的载流子密度80。因此，Si/SiGe移相器部2中的等效折射率变化（<0）的绝对值大于SiGe移相器部中的等效折射率变化的绝对值。因此，用于切断Si/SiGe光开关的功率消耗小于用于切断SiGe光开关的功率消耗。

然而，当载流子不能充分地聚集在第二半导体层12中时，则会出现用于切断Si/SiGe光开关的功率消耗由于设置了第三半导体层13而会增大的情况。

移相器部2中的芯19的等效折射率n_eq通过表达式（3）来近似。

n_eq=n_Si×Γ_Si+n_SiGe×Γ_SiGe  .......（3）

其中n_Si为第一半导体层（Si层）10和第三半导体层（Si层）13的折射率，Γ_Si为第一半导体层10与第三半导体层13的光限制系数（opticalconfinement coefficient）的和，n_SiGe为第二半导体层（SiGe层）12的折射率，以及Γ_SiGe为第二半导体层12的光限制系数。

从表达式（3）可以明显地看出，由表达式（4）来表示通过载流子注入（电流注入）产生的等效折射率变化Δn_eq。

Δn_eq=Δn_Si×Γ_Si+Δn_SiGe×Γ_SiGe  ......（4）

其中Δn_Si（<0）为由于载流子注入引起的第一半导体层和第三半导体层的折射率的变化，Δn_SiGe（<0）为由于载流子注入引起的第二半导体层12的折射率的变化。

此时，如图17中描绘的，通过电流注入，第二半导体层（SiGe层）12中的载流子密度从本征载流子密度（大约10¹⁰cm^-3）增大为10¹⁷-10¹⁹cm^-3。此时，第一半导体层和第三半导体层（Si层）10、13的载流子密度增大为10¹⁶-10¹⁷cm^-3。

即，第一半导体层（Si层）10和第三半导体层（Si层）13中由于电流注入而导致的载流子密度变化比第二半导体层（SiGe层）12中的载流子密度变化小了一位数或更多。因此，等效折射率变化Δn_eq通过表达式（5）来近似。类似地，由表达式（5）来表示SiGe移相器部的等效折射率变化。

${\mathrm{\&Delta;n}}_{\mathrm{eq}}\&cong;{\mathrm{\&Delta;n}}_{\mathrm{SiGe}}\&times;{\mathrm{\&Gamma;}}_{\mathrm{SiGe}}......\left(5\right)$

如参考图17示出的，当设置有第三半导体层13时，第二半导体层12中的载流子密度增大。由此，通过设置第三半导体层13，第二半导体层12中的折射率变化Δn_SiGe（<0）的绝对值增大。

另一方面，当设置有第三半导体层13时，由于第二半导体层12厚度降低，因此第二半导体层12的光限制系数Γ_SiGe降低。这样，在第二半导体层12的折射率变化Δn_SiGe与第二半导体层12的光限制系数Γ_SiGe之间存在折衷关系。

当第一半导体层10与第二半导体层12之间的带隙差足够大时，充足的载流子聚集在第二半导体层12中。因此，折射率变化Δn_SiGe超过了光限制系数Γ_SiGe的减少，Si/SiGe移相器部2的等效折射率的变化绝对值（变化的绝对值）变得大于SiGe移相器部的等效折射率的变化绝对值。

然而，当第一半导体层10的带隙接近第二半导体层12的带隙时，可能存在等效折射率（-Δn_eq）的变化绝对值由于设置了第三半导体层13而降低的情况。例如，当第二半导体层12为Si_0.1Ge_0.9层时，Si/SiGe移相器部2的等效折射率的变化绝对值变得小于SiGe移相器部的等效折射率的变化绝对值。

因此，根据本实施例，通过将第二半导体层12的Ge组成比设定成0.3而增大了第二半导体层12与第一半导体层10之间的带隙差。

即，以如下的方式来设定第二半导体层12的带隙：使由于载流子注入而产生的芯19的等效折射率的变化绝对值变得大于由于载流子注入而产生的SiGe移相器部中的芯的等效折射率的变化绝对值。这同样适用于下文描述的实施例。

这里，如图2中描绘的，芯19为包括第二半导体层12、第三半导体层13以及位于第二半导体层12下方的第一半导体层10的肋部（rib portion）（在下文中，称为三层肋部）。另一方面，SiGe移相器部中的芯为包括第二半导体层12和位于第二半导体层12下方的第一半导体层10的肋部（在下文中，称为两层肋部），具有与该三层肋部相同的大小。这里，三层肋部与两层肋部中第一半导体层10的厚度相等。

典型地，第二半导体层（SiGe层）12的带隙被设定为不大于Si_0.83Ge_0.17的带隙。换句话说，第二半导体层（SiGe层）12的Ge组成比被设定为0.17或更大。这里，第一半导体层和第三半导体层为Si层。

如第1实施例所示，由于基于工作波长的限制，因此优选的是第二半导体层12的Ge组成比为0.35或更小。因此，第二半导体层12的Ge组成比被设定为大于等于0.17且小于等于0.35。

另外，通过使第二半导体层12的Ge组成更大，光限制系数Γ_SiGe也变得更大。光限制系数Γ_SiGe的上述增大也有助于芯19中的等效折射率的变化绝对值的增大。

（2）第三半导体层的厚度

图19为描绘Si/SiGe移相器部2的功率消耗与芯19的标准化等效折射率（即-Δn_eq/n_eq）的变化绝对值之间的关系的示意图。水平轴表示功率消耗。垂直轴表示标准化等效折射率的变化绝对值。

在图19中，描绘了相对于具有不同第三半导体层13厚度H（参考图2）的多个芯19的标准化等效折射率的变化绝对值。这里，芯19的大小（厚度和宽度）为恒定的。除了第三半导体层13的厚度H之外，该模拟模型的结构与图17中描绘的Si/SiGe移相器部的模型相同。

如图19中描绘的，当第三半导体层的厚度H处于30-100nm的范围时，标准化等效折射率的变化绝对值变得比当H为0nm时的标准化等效折射率的变化绝对值大了大约10%。

如图19中描绘的，如果第三半导体层13的厚度H在30nm与100nm之间变化，则变化绝对值的增长率几乎不变。原因是由于第三半导体层13的厚度H增大引起的第二半导体层12的折射率变化Δn_SiGe可以通过降低光限制系数Γ_SiGe来抵消。

除了图19中描绘的0nm之外的第三半导体层13的厚度（H=30至100nm）处于相对于第二半导体层12和第三半导体层13的厚度之和（200nm）的15%到50%的范围内。如图19中描绘的，如果厚度H处于上述范围内，则标准化等效折射率的变化绝对值增大了大约10%。因此，优选的是第三半导体层13的厚度为包括第二半导体层12和第三半导体层13的凸部21的厚度的15-50%这么大。如果厚度H偏离该范围，则等效折射率的变化绝对值逐渐降低。

优选的是，整个凸部21的厚度为100nm至300nm（处于基模的光在该厚度中可以容易地传播），更优选的是150nm至250nm。

而且，可以考虑将第三半导体层13设置在第一半导体层10与第二半导体层12之间，而不是设置在第二半导体层12的上表面上。然而，这一结构不是优选的，这是因为第二半导体层12的光限制系数Γ_SiGe变小。

在本实施例中，已经描述了包括在移相器部2中的第二半导体层12的带隙和厚度的优选范围。对于选通光开关中的第二半导体层的带隙，应用相同的范围也是优选的。

（第4实施例）

类似于第1实施例，根据本实施例的半导体光学器件为MZ光开关。因此，将省略与第1实施例共同部分的描述。

（1）结构和特性

图20为根据本实施例的MZ光开关的移相器部2e的剖视图。如图20中描绘的，根据本实施例的移相器部2e包括与第1实施例的移相器部2基本上相同的结构。然而，第三半导体层13a覆盖第二半导体层12的侧面。由此，第二半导体层12中的载流子密度高于第1实施例中的载流子密度，结果是，MZ光开关的功率消耗小于根据第1实施例的MZ光开关。

图21为描绘移相器部2e的功率消耗密度与第二半导体层12中的载流子密度之间的关系的示意图。水平轴表示功率消耗密度（=电流×电压/器件长度）。垂直轴表示第二半导体层12的载流子密度（=电子密度+空穴密度）。类似于图6中描述的载流子密度，从模拟中获得图21中描绘的载流子密度。

用于模拟的模型与图6的模型基本上相同。然而，第二半导体层12的宽度为400nm。包括第三半导体层13的芯部19b的宽度与第1实施例的芯19的宽度（480nm）相同。因此，覆盖第二半导体层12的侧面的第三半导体层13的厚度为40nm。少数载流子的寿命为2ns（这比第1实施例长）。上述值（2ns）是基于载流子寿命的实际测量值。

在图21中，第一曲线86和第二曲线88描绘当第二半导体层12分别为Si_0.7Ge_0.3层和Si_0.9Ge_0.1层时的关系。第三曲线90描绘关于同质结移相器部的功率消耗密度与芯中的载流子密度之间的关系。同质结移相器部的结构参数（如芯大小以及n型区域和p型区域中的杂质浓度）与移相器部2e的相同。

如图21中描绘的，移相器部2e中的每一个载流子密度86、88远高于同质结移相器部中的载流子密度90。

例如，当第二半导体层12为Si_0.7Ge_0.3层时，在40mW/mm的功率消耗密度下，移相器部2e中的载流子密度比同质结移相器部中的载流子密度大了大约九倍。

如前所述，第1实施例的载流子密度的增长率为大约5倍。这样，根据本实施例，第二半导体层12中的载流子密度增长得比第1实施例多。原因是第二半导体层12的宽度W2变得比芯19b的宽度W1窄了第三半导体层13a的厚度。顺便提及，同质结移相器部中的载流子密度（第三曲线90）与图6中描绘的同质结移相器部中的载流子密度（第三曲线34）略有不同。上述不同是由于模拟中使用的少数载流子寿命不同引起的。这同样适用于以下描述。

图22为描绘移相器部2e的长度L与用于切断MZ光开关的输出光的功率消耗之间的关系的示意图。水平轴描绘移相器部2e的长度L。垂直轴描绘用于切断输出光的功率消耗。用于模拟的模型与图21的模型相同。

在图22中，第一曲线92和第二曲线94描绘当第二半导体层12分别为Si_0.7Ge_0.3层和Si_0.9Ge_0.1层时的关系。另一方面，第三曲线96描述同质结MZ光开关中的第一移相器部的长度L与用于切断输出光的功率消耗之间的关系。

如图22中描绘的，当移相器部的长度L相同时，根据本实施例的MZ光开关的功率消耗92、94远远小于同质结MZ光开关的功率消耗96。例如，当移相器部的长度为0.1mm时，同质结MZ光开关的功率消耗96为6.8mW。相反，MZ光开关（其中第二半导体层12为Si_0.7Ge_0.3层）的功率消耗92为0.8mW。即，根据本实施例的MZ光开关，功率消耗降低了88%。其中第二半导体层12为Si_0.9Ge_0.1层的MZ光开关的功率消耗也小于包括同质结的MZ光开关。

当在相同的条件下进行比较时，第1实施例中的MZ光开关的功率消耗减少了85%。该减少率（reduction rate）没有达到本实施例的减少率88%。即，根据本实施例，MZ光开关的功率消耗小于第1实施例的功率消耗。可替代地，可以缩短MZ光开关的器件长度，而不改变功率消耗。

图23为描述移相器部2e的功率消耗与位于其中的芯的标准化等效折射率（-Δn_eq/n_eq）的变化绝对值之间的关系的示意图。水平轴表示功率消耗。垂直轴表示标准化等效折射率的变化绝对值。

图23中的第一曲线98描绘根据本实施例的移相器部2e的标准化等效折射率的变化绝对值。第二曲线100描绘在第3实施例中描述的Si/SiGe移相器部的标准化等效折射率的变化绝对值。第三曲线102描绘在第3实施例中描述的SiGe移相器部的标准化等效折射率的变化绝对值。

Si/SiGe移相器部和SiGe移相器部中每一个的模型与第3实施例中的模型相同（即，芯大小等与移相器部2e的相同）。少数载流子寿命为2ns，这与移相器部2e的相同。

如图23中描绘的，40mW/mm的功率消耗附近移相器部2e的标准化等效折射率的变化绝对值98比Si/SiGe移相器部和SiGe移相器部中每一个的标准化等效折射率的变化绝对值大了大约15%。

因此，移相器部2e的功率消耗小于Si/SiGe移相器部和SiGe移相器部的功率消耗。原因是，因为第二半导体层12的宽度W2通过第三半导体层13a变窄，所以第二半导体层12中的载流子浓度增大。

另外，类似于第3实施例，第二半导体层12的Ge组成比的优选范围为大于等于0.17且小于等于0.35。而且，类似于第1实施例，第二半导体层12可以被布置于形成在第一半导体层10的i型区域上的凹槽中。

（2）制造方法

图24A-图24B为示出根据本实施例的MZ光开关的制造方法的工艺剖视图。首先，如图24A中描绘的，在SOI衬底58的表面上形成条形凸部106，该条形凸部106包括SiGe层（第二半导体层12）和覆盖SiGe层12的顶表面的Si层104。凸部106的形成过程与已经参考图11A至图12B描述的第1实施例的过程相同。

接下来，在SOI衬底58的表面上生长Si层108。此时，在凸部106的顶表面、凸部106的侧面以及SOI衬底58的表面上生长Si层108（参考图24B）。

在凸部106的顶表面和侧面上生长的来自Si层108的部分与覆盖SiGe层12的顶表面的Si层104一体化，以变为覆盖SiGe层12的第三半导体层13a。另一方面，在SOI衬底58的表面上生长的来自Si层108的部分与SOI衬底的Si层60一体化，以变为第一半导体层10。

之后，根据与参考图12C至图13C描述的过程基本上相同的步骤来形成MZ光开关。

图25为示出根据本实施例的MZ光开关的变形实例的剖视图。类似于第1实施例，如图25中描绘的，在包括第二半导体层12和第三半导体层13a的凸部108两侧（即，第二半导体层12的两侧）的第一半导体层10比其接触第二半导体层12的区域薄。

（第5实施例）

类似于第2实施例，根据本实施例的半导体光学器件为选通光开关。因此，将省略与第2实施例共同部分的说明。

（1）结构和特性

除了器件长度长之外，根据本实施例的选通光开关的结构与根据第4实施例的移相器部2e的结构基本上相同。根据第4实施例的移相器部2e的器件长度例如为0.1mm。另一方面，根据本实施例的选通光开关的器件长度例如为1mm。根据本实施例的选通光开关的平面图和剖视图分别与图1和图20基本上相同。

图26为描绘根据本实施例的选通光开关的功率消耗密度与芯19的损耗系数α之间的关系的示意图。水平轴表示功率消耗密度。垂直轴表示芯的损耗系数。用于模拟的模型与图21的模拟中使用的模型相同。

在图26中，描绘了第二半导体层12的Ge组成比为0.3的选通光开关的损耗系数（第一曲线112）以及第二半导体层12的Ge组成比为0.1的选通光开关的损耗系数（第二曲线114）。而且，在图26中，描绘了使用硅芯的同质结选通光开关的损耗系数（第三曲线116）。

如图26中描绘的，与同质结选通光开关相比，根据本实施例的选通光开关，功率消耗大大减少。例如，在同质结选通光开关的情况下，产生13cm^-1的损耗系数α的功率消耗为60mW（参考第三曲线116）。另一方面，在根据本实施例的选通光开关中，当第二半导体层12的Ge组成比为0.3时，产生13cm^-1的损耗系数α的功率消耗为大约4mW。

即，根据本实施例的选通光开关，功率消耗112比同质结选通光开关的功率消耗116小了大约93%。上述功率消耗的减少率大于第2实施例的功率消耗的减少率。

（第6实施例）

类似于第1实施例，根据本实施例的半导体光学器件为MZ光开关。因此，将省略与第2实施例共同的部分的说明。

图27为根据本实施例的MZ光开关中的移相器部2f的剖视图。类似于根据第1实施例的移相器部2，移相器部2f包括第一包覆层（例如，SOI衬底58的SiO₂层）4和第二包覆层（例如，SiO₂层）6。另外，移相器部2f包括夹设于第一包覆层4与第二包覆层6之间的光波导层8a。

如图27中描绘的，光波导层8a包括第一半导体层（例如，单晶硅层）10a以及设置在第一半导体层10a上且沿一个方向延伸的i型第二半导体层（例如，单晶SiGe层）12。光波导层8a还包括覆盖第二半导体层12的顶表面（与第一半导体层10a侧的表面相对的表面15）的第三半导体层（例如，单晶Si层）13。类似于第4实施例，第三半导体层13可以覆盖第二半导体层12的侧面。

第一半导体层10a包括n型区域14a以及接触n型区域14a且与n型区域14之间具有沿一个方向延伸的边界110的p型区域16a。n型区域14a和p型区域16a形成p-n结。

图28为光波导层8a的平面图。如图28中描绘的，第二半导体层12被布置在边界110上，并具有比第一半导体层10a和第三半导体层13窄的带隙。

图29为沿图27中描绘的线XXIX-XXIX的能带图。图30为沿图27中描绘的线XXX-XXX的能带图。在图29和图30中，描绘了正向电压被施加到p型区域16a与n型区域14a之间的p-n结的每一个状态。

如图29中描绘的，当正向电压被施加到p-n结时，空穴28被供应到n型区域14a，从而扩散到第二半导体层12。扩散到第二半导体层12的空穴28a通过ΔE_V而向第二半导体层12中聚集。由此，第二半导体层12中的空穴密度增大。

另外，如图30中描绘的，当正向电压被施加到p型区域16a与n型区域14a之间的p-n结时，电子26被供应到p型区域16a。电子26扩散到第二半导体层12并通过ΔE_C而向第二半导体层12中聚集。由此，第二半导体层12中的电子密度增大。

这样，根据本实施例的移相器部2f，第二半导体层12中的载流子密度增大。结果是，用于切断MZ光开关的功率消耗降低。或者，如果功率消耗无变化，则MZ光开关的器件长度缩短。

另外，根据本实施例的移相器部2f，因为第二半导体层12被布置在n型区域14a和p型区域16a上，所以传播光由于最初存在于这些区域中的载流子而在一定程度上受到衰减。因此，优选的是移相器部2f可以用于使这一衰减不会引起问题的使用。

在上述实施例中，第一半导体层10和第三半导体层13为单晶Si层。然而，第一半导体层10和第三半导体层13也可以为其它半导体层，例如单晶GaAs层和单晶InP层。类似地，第二半导体层12可以为除单晶SiGe层之外的半导体层，例如单晶InGaAs层和单晶InGaAsP层。

而且，在上述实施例中，第一半导体层10为SOI衬底的硅层。然而，第一半导体层10可以为不同的半导体层，例如布置在石英衬底的表面上的硅层。

另外，在上述实施例中，第一包覆层4和第二包覆层6为SiO2。然而，第一包覆层4和第二包覆层6也可以为其它绝缘体层，例如氮氧化硅层（SiNO层）和氮化硅层（SiN层）。

而且，在上述实施例中，仅光学元件被设置在SOI衬底上。然而，电子电路（例如，光开关驱动电路）也可以被设置在SOI衬底上。

Claims (11)

1.一种半导体光学器件，包括：

第一包覆层、第二包覆层以及夹设于所述第一包覆层和所述第二包覆层之间的光波导层；

其中所述光波导层包括：第一半导体层；第二半导体层，布置在所述第一半导体层上且沿一个方向延伸；以及第三半导体层，覆盖所述第二半导体层的顶表面；以及

其中所述第一半导体层包括：n型区域，布置在所述第二半导体层的一侧；p型区域，布置在所述第二半导体层的另一侧；以及i型区域，布置在所述n型区域与所述p型区域之间；以及

其中所述第二半导体层的带隙比所述第一半导体层和所述第三半导体层的带隙窄。

2.根据权利要求1所述的半导体光学器件，其中所述第三半导体层还覆盖所述第二半导体层的侧面。

3.根据权利要求1或2所述的半导体光学器件，其中所述第二半导体层的所述带隙被设定为：使得由注入到三层肋部中的载流子产生的所述三层肋部的等效折射率变化的绝对值比由注入到二层肋部中的载流子产生的所述二层肋部的等效折射率变化的绝对值大，所述三层肋部包括所述第二半导体层、所述第三半导体层以及在所述第二半导体层下侧的所述第一半导体层，所述二层肋部包括所述第二半导体层以及在所述第二半导体层下侧的所述第一半导体层，并且所述二层肋部具有与所述三层肋部相同的大小。

4.根据权利要求1所述的半导体光学器件，还包括：

凹槽，布置在所述i型区域上；

其中所述第二半导体层被布置在所述凹槽上，并且所述第二半导体层的至少部分侧面接触所述i型区域。

5.根据权利要求1所述的半导体光学器件，其中在所述第二半导体层的两侧的所述第一半导体层比所述第一半导体层的接触所述第二半导体层的区域薄。

6.根据权利要求1所述的半导体光学器件，其中所述第一半导体层和所述第三半导体层为单晶硅层，以及

其中所述第二半导体层为单晶硅锗层。

7.根据权利要求6所述的半导体光学器件，其中所述第二半导体层中锗的组成比大于0且不大于0.35。

8.根据权利要求6或7所述的半导体光学器件，其中所述第一半导体层、所述第二半导体层以及所述第三半导体层具有（110）平面方向。

9.一种半导体光学器件，包括：

第一包覆层、第二包覆层以及夹设于所述第一包覆层与所述第二包覆层之间的光波导层；

其中所述光波导层包括：第一半导体层；第二半导体层，布置在所述第一半导体层上且沿一个方向延伸；以及第三半导体层，覆盖所述第二半导体层的顶表面；以及

其中所述第一半导体层包括：n型区域以及接触所述n型区域且与所述n型区域之间具有沿着所述一个方向延伸的边界的p型区域；以及

其中所述第二半导体层被布置在所述边界上，并且带隙比所述第一半导体层和所述第三半导体层的带隙窄。

10.根据权利要求9所述的半导体光学器件，其中所述第一半导体层和所述第三半导体层为单晶硅层，以及

其中所述第二半导体层为单晶硅锗层。

11.根据权利要求9所述的半导体光学器件，其中所述第一半导体层、所述第二半导体层以及所述第三半导体层具有（110）平面方向。

Images